CN101150078A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN101150078A
CN101150078A CNA200710167235XA CN200710167235A CN101150078A CN 101150078 A CN101150078 A CN 101150078A CN A200710167235X A CNA200710167235X A CN A200710167235XA CN 200710167235 A CN200710167235 A CN 200710167235A CN 101150078 A CN101150078 A CN 101150078A
Authority
CN
China
Prior art keywords
substrate
adhesive material
chip
semiconductor device
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200710167235XA
Other languages
English (en)
Other versions
CN100578745C (zh
Inventor
吴彦毅
宋威岳
张简宝徽
李政颖
翁国良
朱吉植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200710167235A priority Critical patent/CN100578745C/zh
Publication of CN101150078A publication Critical patent/CN101150078A/zh
Application granted granted Critical
Publication of CN100578745C publication Critical patent/CN100578745C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明公开一种半导体装置的制造方法及半导体装置，该半导体装置的制造方法包括以下步骤：a)提供一基板；b)附着一芯片至该基板的一表面；c)形成若干个导电元件以电性连接该芯片及该基板；d)形成若干个第一导体于该基板的该表面；e)形成一封胶材料以包覆该基板的该表面、该芯片、这些导电元件及这些第一导体；及f)去除该封胶材料的一外围区域，使得该封胶材料具有至少两个高度，且暴露出这些第一导体的一端。通过这种方式，该封胶材料会包覆该基板的整个该表面，因此不会污染该表面上的焊垫。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明是有关于一种半导体装置的制造方法，且特别是有关于一种封胶材料具有不同高度的半导体装置的制造方法及该半导体装置。
背景技术
参考图1，显示现有由堆栈式封装结构所组成的半导体装置的示意图。该现有半导体装置1包括一第一封装结构10及一第二封装结构20。该第一封装结构10包括一第一基板11、一第一芯片12、若干条第一导线13、一第一封胶材料14及若干个第一焊球15。该第一基板11具有一上表面111、一下表面112及若干个第一焊垫113。这些第一焊垫113是位于该第一基板11的上表面111。该第一芯片12是黏附于该第一基板11的上表面111，且利用这些第一导线13电性连接至该第一基板11的上表面111。该第一封胶材料14包覆该第一芯片12、这些第一导线13及部分该第一基板11的上表面111，且暴露出这些第一焊垫113。这些第一焊球15是位于该第一基板11的下表面112。
该第二封装结构20叠设于该第一封装结构10上。该第二封装结构20包括一第二基板21、一第二芯片22、若干条第二导线23、一第二封胶材料24及若干个第二焊球25。该第二基板21具有一上表面211、一下表面212及若干个第二焊垫213。这些第二焊垫213是位于该第二基板21的下表面212。该第二芯片22是黏附于该第二基板21的上表面211，且利用这些第二导线23电性连接至该第二基板21的上表面211。该第二封胶材料24包覆该第二芯片22、这些第二导线23及该第二基板21的上表面211。这些第二焊球25的上端连接该第二基板21下表面212的第二焊垫213，其下端连接该第一基板11上表面111的第一焊垫113。
该现有半导体装置1的缺点在于：该第一封装结构10的第一封胶材料14所包覆的面积小于该第二封装结构20的第二封胶材料24，因此该第一封装结构10及该第二封装结构20必须由两个不同的模具来进行灌胶(Molding)的作业，制造模具的费用昂贵，且当生产不同封装元件时，往往需要制造不同尺寸的模具以因应后续灌胶的需求，这样将会大大地增加制造成本。此外，在该第一封装结构10的灌胶作业中，该第一封胶材料14容易溢出至该第一基板11的上表面111，而污染这些第一焊垫113。
因此，有必要提供一种创新且具进步性的半导体装置及半导体装置及其制造方法，以解决上述问题。
发明内容
本发明的主要目的在于提供一种半导体装置的制造方法，其可以避免封胶材料污染位于基板的第一表面上的焊垫，并且还能够暴露出位于焊垫上的第一导体的一端，从而便于另一封装结构电性连接至该第一导体。
本发明的另一目的在于提供一种半导体装置，该半导体装置的第二封装结构的尺寸与第一封装结构的尺寸相同，只要一种灌胶模具即可进行第二封装结构及第一封装结构的灌胶作业，从而减少制造成本。
为达成上述目的或是其它目的，本发明采用如下技术方案：一种半导体装置的制造方法，包括以下步骤：
a)提供一第一基板，该第一基板具有一第一表面及一第二表面；
b)附着一第一芯片至该第一基板的第一表面；
c)形成若干个第一导电元件以电性连接该第一芯片及该第一基板；
d)形成若干个第一导体于该第一基板的第一表面；及
e)形成一第一封胶材料以包覆该第一基板的第一表面、该第一芯片、这些第一导电元件及这些第一导体；以及
f)去除该第一封胶材料的一外围区域，使得该第一封胶材料具有至少两个高度，且暴露出这些第一导体的一端。
为达成上述目的或是其它目的，本发明还采用如下技术方案：一种半导体装置，包括有一第一封装结构，该第一封装结构包括：一第一基板、一第一芯片、若干个第一导电元件、若干个第一导体及一第一封胶材料，其中该第一基板具有一第一表面及一第二表面；该第一芯片附着至该第一基板的第一表面；这些第一导电元件电性连接该第一芯片及该第一基板；这些第一导体位于该第一基板的第一表面；及该第一封胶材料包覆该第一基板的第一表面、该第一芯片、这些第一导电元件及这些第一导体，该第一封胶材料具有至少两个高度，且暴露出这些第一导体的一端。
相较于现有技术，本发明半导体装置的封胶材料包覆了第一基板的第一表面、第一芯片、这些第一导电元件及这些第一导体，该封胶材料具有至少两个高度，且暴露出这些第一导体的一端。通过这种方式，该封胶材料不但可以包覆该第一基板的整个第一表面，以避免该第一表面上的焊垫被污染。而且，由于第二封装结构的尺寸与第一封装结构的尺寸相同，因此只要一种灌胶模具即可进行第二封装结构及第一封装结构灌胶的作业，从而减少制造成本。
附图说明
图1显示现有由堆栈式封装结构所组成的半导体装置的示意图。
图2显示本发明半导体装置的制造方法的流程图。
图3至图8显示本发明半导体装置的制造方法的步骤示意图。
具体实施方式
参考图2，显示本发明半导体装置的制造方法的流程图。请同时参考图3，步骤S201是提供一第一基板31，该第一基板31具有一第一表面311、一第二表面312、若干个第一焊垫313及若干个第二焊垫314，这些第一焊垫313是位于该第一表面311上，这些第二焊垫314是位于该第二表面312上。步骤S202是附着一第一芯片32至该第一基板31的第一表面311，在本实施例中，该第一芯片32黏附于该第一基板31的第一表面311。步骤S203是形成若干个第一导电元件(例如若干条第一导线33)以电性连接该第一芯片32及该第一基板31的第一表面311。步骤S204是形成若干个第一导体(例如若干个第一焊球34)于该第一基板31的第一表面311的第一焊垫313。
请同时参考图2及图4，步骤S205是形成一第一封胶材料35以包覆该第一基板31的第一表面311、该第一芯片32、这些第一导线33及这些第一焊球34。需要注意的是，该第一封胶材料35包覆该第一基板31的第一表面311的整个表面。
请同时参考图2及图5，步骤S206是形成若干个第二焊球36于该第一基板31的第二表面312的第二焊垫314。需要注意的是，本步骤为一选择性步骤。
请同时参考图2及图6，步骤S207是去除该第一封胶材料35的一外围区域的一部分，使得该第一封胶材料35具有至少两个高度，且暴露出这些第一焊球34的一端，而制成一第一封装结构3。本步骤的去除方法为雷射切割、化学蚀刻或刀具切割。在本实施例中，本步骤的去除方法为刀具切割，即去除该第一封胶材料35的外围区域的上半部351，而留下该外围区域的下半部352。而且该第一封胶材料35的中间区域353未被切割，而被完全保留。
因此，切割后，该封胶材料35具有一第一高度H1、一第二高度H2、一中间区域353、一外围区域的下半部352、一第一顶面354及一第二顶面355。该第一高度H1为该中间区域353的高度，即该第一高度H1是指包覆有该第一芯片32及这些第一导线33的封胶材料的高度。该第二高度H2为该外围区域的下半部352的高度，即该第二高度H2是指包覆有这些第一焊球34的封胶材料的高度。该第一高度H1是大于该第二高度H2。该第一顶面354是位于该第一高度H1，也就是说，该第一顶面354为该中间区域353的顶面。该第一顶面354具有一第一表面粗糙度。该第二顶面355是位于该第二高度H2，也就是说，该第二顶面355为该外围区域的下半部352的顶面。该第二顶面355具有一第二表面粗糙度，该第一表面粗糙度是不同于该第二表面粗糙度。
参考图7，显示图6的俯视示意图。该第二顶面355为一切割面，其在切割后会具有若干条切割纹路37。在本实施例中，这些第一焊球34的上半端是与该第一封胶材料35的外围区域的上半部351一起被去除，因此，这些第一焊球34只剩下半端，而形成半球状(图6)，而且该第二顶面355中包括该封胶材料35的部分及这些第一焊球34的部分皆有这些切割纹路37。由图中可看出，位于该第二顶面355四边的切割纹路37为平行，且位于该第二顶面355四角落的切割纹路37为垂直交错，这是因为该第二顶面355四角落被切割两次。
请再参考图6，显示本发明中第一封装结构的示意图。该第一封装结构3包括一第一基板31、一第一芯片32、若干个第一导电元件(例如若干条第一导线33)、若干个第一导体(例如若干个第一焊球34)、一第一封胶材料35及若干个第二焊球36。该第一基板31具有一第一表面311、一第二表面312、若干个第一焊垫313及若干个第二焊垫314，这些第一焊垫313位于该第一表面311上，这些第二焊垫314位于该第二表面312上。该第一芯片32附着至该第一基板31的第一表面311。在本实施例中，该第一芯片32黏附于该第一基板31的第一表面311。这些第一导线33电性连接该第一芯片32及该第一基板31。这些第一焊球34为半球状，且位于该第一基板31的第一表面311的第一焊垫313。这些第二焊球36位于该第一基板31的第二表面312的第二焊垫314。
该第一封胶材料35包覆该第一基板31的第一表面311、该第一芯片32、这些第一导线33及这些第一焊球34。该封胶材料35具有一第一高度H1、一第二高度H2、一中间区域353、一外围区域的下半部352、一第一顶面354及一第二顶面355。该第一高度H1为该中间区域353的高度，即该第一高度H1是指包覆有该第一芯片32及这些第一导线33的封胶材料的高度。该第二高度H2为该外围区域的下半部352的高度，即该第二高度H2是指包覆有这些第一焊球34的封胶材料的高度。该第一高度H1大于该第二高度H2。该第一顶面354是位于该第一高度H1，也就是说，该第一顶面354为该中间区域353的顶面。该第一顶面354具有一第一表面粗糙度。该第二顶面355是位于该第二高度H2，也就是说，该第二顶面355为该外围区域的下半部352的顶面。该第二顶面355具有一第二表面粗糙度，该第一表面粗糙度不同于该第二表面粗糙度。
参考图7，在本实施例中，该第二顶面355为一切割面，其在切割后会具有若干条切割纹路37。而且该第二顶面355中包括该封胶材料35的部分及这些第一焊球34的部分皆有这些切割纹路37。由图7中可看出，位于该第二顶面355四边的切割纹路37为平行，且位于该第二顶面355四角落的切割纹路37为垂直交错，这是因为该第二顶面355四角落被切割两次。
请同时参考图2及图8，步骤S208是叠设一第二封装结构4于这些第一焊球34上，且该第二封装结构4与这些第一焊球34电性连接，以制得一半导体装置5。该第二封装结构4可以是任一种半导体封装结构。在本实施例中，该第二封装结构4包括一第二基板41、一第二芯片42、若干条第二导线43、一第二封胶材料44及若干个第三焊球45。该第二基板41具有一第一表面411及一第二表面412。该第二芯片42附着至该第二基板41的第一表面411。这些第二导线43电性连接该第二芯片42及该第二基板41。该第二封胶材料44包覆该第二基板41的第一表面411、该第二芯片42及这些第二导线43。这些第三焊球45位于该第二基板41的第二表面412，这些第三焊球45电性连接这些第一焊球34。
在本实施例中，该第二封装结构4的该第二封胶材料44的尺寸与该第一封装结构3的该第一封胶材料35的尺寸相同，因此只要一种灌胶机器即可进行该第二封装结构4及该第一封装结构3灌胶的作业，如此将可减少制造成本。此外，在该第一封装结构3的灌胶作业中，该第一封胶材料35包覆该第一基板31的整个第一表面311，因此不会污染该第一表面311上的焊垫。
请再参考图8，显示本发明半导体装置的示意图。该半导体装置5包括一第一封装结构3及一第二封装结构4。该第二封装结构4叠设于该第一封装结构3上。该第一封装结构3包括一第一基板31、一第一芯片32、若干个第一导电元件(例如若干条第一导线33)、若干个第一导体(例如若干个第一焊球34)、一封胶材料35及若干个第二焊球36。该第一基板31具有一第一表面311、一第二表面312、若干个第一焊垫313及若干个第二焊垫314，这些第一焊垫313位于该第一表面311上，这些第二焊垫314位于该第二表面312上。该第一芯片32附着至该第一基板31的第一表面311。这些第一导线33电性连接该第一芯片32及该第一基板31。这些第一焊球34为半球状，且位于该第一基板31的第一表面311的第一焊垫313。
该第一封胶材料35包覆该第一基板31的第一表面311、该第一芯片32、这些第一导线33及这些第一焊球34。该封胶材料35具有一第一高度H1、一第二高度H2、一中间区域353、一外围区域的下半部352、一第一顶面354及一第二顶面355。该第一高度H1为该中间区域353的高度，即该第一高度H1是指包覆有该第一芯片32及这些第一导线33的封胶材料的高度。该第二高度H2为该外围区域的下半部352的高度，即该第二高度H2是指包覆有这些第一焊球34的封胶材料的高度。该第一高度H1大于该第二高度H2。该第一顶面354是位于该第一高度H1，也就是说，该第一顶面354为该中间区域353的顶面。该第一顶面354具有一第一表面粗糙度。该第二顶面355是位于该第二高度H2，也就是说，该第二顶面355为该外围区域的下半部352的顶面。该第二顶面355具有一第二表面粗糙度，该第一表面粗糙度不同于该第二表面粗糙度。
配合参考图7，在本实施例中，该第二顶面355为一切割面，其在切割后会具有若干条切割纹路37。而且该第二顶面355中包括该封胶材料35的部分及这些第一焊球34的部分皆有这些切割纹路37。由图7中可看出，位于该第二顶面355四边的切割纹路37为平行，且位于该第二顶面355四角落的切割纹路37为垂直交错，这是因为该第二顶面355四角落被切割两次。
该第二封装结构4包括一第二基板41、一第二芯片42、若干条第二导线43、一第二封胶材料44及若干个第三焊球45。该第二基板41具有一第一表面411及一第二表面412。该第二芯片42附着至该第二基板41的第一表面411。这些第二导线43电性连接该第二芯片42及该第二基板41。该第二封胶材料44包覆该第二基板41的第一表面411、该第二芯片42及这些第二导线43。这些第三焊球45位于该第二基板41的第二表面412，这些第三焊球45电性连接这些第一焊球34。

Claims (11)

1.一种半导体装置的制造方法，包括以下步骤：
a)提供一第一基板，该第一基板具有一第一表面及一第二表面；
b)附着一第一芯片至该第一基板的第一表面；
c)形成若干个第一导电元件以电性连接该第一芯片及该第一基板；
d)形成若干个第一导体于该第一基板的第一表面；及
e)形成一第一封胶材料以包覆该第一基板的第一表面、该第一芯片及这些第一导电元件；
其特征在于：在步骤e)中，该第一封胶材料还包覆这些第一导体，该半导体装置的制造方法还包括以下步骤：
f)去除该第一封胶材料的一外围区域，使得该第一封胶材料具有至少两个高度，且暴露出这些第一导体的一端。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：在步骤f)后还包括步骤：
g)叠设一第二封装结构于这些第一导体上，且该第二封装结构与这些第一导体电性连接。
3.如权利要求1所述的半导体装置的制造方法，其特征在于：在步骤d)中的这些第一导体为若干个第一焊球；在步骤e)中的该第一封胶材料包覆该第一基板的整个第一表面；在步骤f)中更去除至少一个第一导体的一部分，使得该至少一个第一导体的剩余部分形成半球状。
4.如权利要求1所述的半导体装置的制造方法，其特征在于：步骤f)的去除方法为雷射切割、化学蚀刻或刀具切割，该刀具切割的方法更包括在该封胶材料上形成若干条切割纹路。
5.如权利要求2所述的半导体装置的制造方法，其特征在于：在步骤g)中的该第二封装结构包括：一第二基板、一第二芯片、若干条第二导线、一第二封胶材料及若干个第三焊球，其中该第二基板具有一第一表面及一第二表面；该第二芯片附着至该第二基板的第一表面；这些第二导线电性连接该第二芯片及该第二基板；该第二封胶材料包覆该第二基板的第一表面、该第二芯片及这些第二导线；及这些第三焊球位于该第二基板的第二表面，这些第三焊球电性连接这些第一导体。
6.一种半导体装置，包括一第一封装结构，该第一封装结构包括：一第一基板、一第一芯片、若干个第一导电元件、若干个第一导体及一第一封胶材料，其中该第一基板具有一第一表面及一第二表面；该第一芯片附着至该第一基板的第一表面；这些第一导电元件电性连接该第一芯片及该第一基板；这些第一导体位于该第一基板的第一表面；及该第一封胶材料包覆该第一基板的第一表面、该第一芯片及这些第一导电元件，其特征在于：该第一封胶材料还包覆这些第一导体，该第一封胶材料具有至少两个高度，且暴露出这些第一导体的一端。
7.如权利要求6所述的半导体装置，其特征在于：该半导体装置还包括一第二封装结构，该第二封装结构叠设于该第一封装结构上，且电性连接至这些第一导体。
8.如权利要求6所述的半导体装置，其特征在于：这些第一导体为若干个第一焊球，这些第一焊球为半球状。
9.如权利要求6所述的半导体装置，其特征在于：该第一封胶材料具有一第一高度及一第二高度，该第一高度是指包覆有该芯片及这些导电元件的第一封胶材料的高度，该第二高度是指包覆有这些第一导体的第一封胶材料的高度，且该第一高度大于该第二高度。
10.如权利要求6所述的半导体装置，其特征在于：该第一封胶材料具有一第一顶面及一第二顶面，该第一顶面位于该第一高度及具有一第一表面粗糙度，该第二顶面位于该第二高度及具有一第二表面粗糙度，该第一表面粗糙度不同于该第二表面粗糙度，且该第二顶面为一切割面，其具有若干条切割纹路，位于该第二顶面四边的该切割纹路为平行，位于该第二顶面四角落的该切割纹路为垂直交错。
11.如权利要求7所述的半导体装置，其特征在于：该第二封装结构包括：一第二基板、一第二芯片、若干条第二导线、一第二封胶材料及若干个第三焊球，其中该第二基板具有一第一表面及一第二表面；该第二芯片附着至该第二基板的第一表面；这些第二导线电性连接该第二芯片及该第二基板；该第二封胶材料包覆该第二基板的第一表面、该第二芯片及这些第二导线；以及这些第三焊球位于该第二基板的第二表面，这些第三焊球电性连接这些第一导体。
CN200710167235A 2007-10-30 2007-10-30 半导体装置的制造方法及半导体装置 Active CN100578745C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200710167235A CN100578745C (zh) 2007-10-30 2007-10-30 半导体装置的制造方法及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200710167235A CN100578745C (zh) 2007-10-30 2007-10-30 半导体装置的制造方法及半导体装置

Publications (2)

Publication Number Publication Date
CN101150078A true CN101150078A (zh) 2008-03-26
CN100578745C CN100578745C (zh) 2010-01-06

Family

ID=39250517

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710167235A Active CN100578745C (zh) 2007-10-30 2007-10-30 半导体装置的制造方法及半导体装置

Country Status (1)

Country Link
CN (1) CN100578745C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976651A (zh) * 2009-11-18 2011-02-16 日月光半导体制造股份有限公司 堆栈式半导体封装件的制造方法
CN102104035A (zh) * 2009-12-17 2011-06-22 三星电子株式会社 堆叠半导体封装及其制造方法以及包括该封装的系统
CN103713369A (zh) * 2012-09-28 2014-04-09 洪枫昇 一种用于光学组件贴合的无溢胶残留工艺方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101976651A (zh) * 2009-11-18 2011-02-16 日月光半导体制造股份有限公司 堆栈式半导体封装件的制造方法
CN101976651B (zh) * 2009-11-18 2013-04-03 日月光半导体制造股份有限公司 堆栈式半导体封装件的制造方法
CN102104035A (zh) * 2009-12-17 2011-06-22 三星电子株式会社 堆叠半导体封装及其制造方法以及包括该封装的系统
US9042115B2 (en) 2009-12-17 2015-05-26 Samsung Electronics Co., Ltd. Stacked semiconductor packages
US9978721B2 (en) 2009-12-17 2018-05-22 Samsung Electronics Co., Ltd. Apparatus for stacked semiconductor packages and methods of fabricating the same
US10403606B2 (en) 2009-12-17 2019-09-03 Samsung Electronics Co., Ltd. Method of fabricating a semiconductor package
US10593652B2 (en) 2009-12-17 2020-03-17 Samsung Electronics Co., Ltd. Stacked semiconductor packages
CN103713369A (zh) * 2012-09-28 2014-04-09 洪枫昇 一种用于光学组件贴合的无溢胶残留工艺方法

Also Published As

Publication number Publication date
CN100578745C (zh) 2010-01-06

Similar Documents

Publication Publication Date Title
CN104520987B (zh) 具有引线键合互连且基板少的堆叠封装
US7642133B2 (en) Method of making a semiconductor package and method of making a semiconductor device
CN105990266B (zh) 功率转换电路的封装模块及其制造方法
US20090032926A1 (en) Integrated Support Structure for Stacked Semiconductors With Overhang
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
CN101901791B (zh) 一个可用于多封装组件的模组以及一种制作该模组和多封装组件的方法
JP2016535463A (ja) 垂直コラムを有するオーバラップ形スタック化ダイパッケージ
CN103811355B (zh) 用于叠层封装器件的模制底部填充物
CN104205313A (zh) 半导体组件及其制造方法
CN106935556A (zh) 半导体封装件及其制造方法
CN208848898U (zh) 半导体封装体
CN103101875A (zh) 半导体封装件及其制法
CN101350318A (zh) 电子封装及电子装置
US20170263542A1 (en) Preformed lead frame device and lead frame package including the same
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN100578745C (zh) 半导体装置的制造方法及半导体装置
CN104795356A (zh) 半导体封装件及其制法
CN104205327B (zh) 半导体组件及其制造方法
CN101989581B (zh) 封装结构与封装方法
CN104810327A (zh) 芯片封装体结构及其形成方法
CN105006454A (zh) 扁平无引脚封装及其制造方法
CN101814461B (zh) 封装基板结构与芯片封装结构及其制作方法
CN102208391A (zh) 具有凹陷的单元片接合区域的引线框
KR101474135B1 (ko) 적층형 반도체 패키지 및 반도체다이

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant