CN101145324A - 半导体集成电路设备和移动终端设备 - Google Patents

半导体集成电路设备和移动终端设备 Download PDF

Info

Publication number
CN101145324A
CN101145324A CNA2007101418240A CN200710141824A CN101145324A CN 101145324 A CN101145324 A CN 101145324A CN A2007101418240 A CNA2007101418240 A CN A2007101418240A CN 200710141824 A CN200710141824 A CN 200710141824A CN 101145324 A CN101145324 A CN 101145324A
Authority
CN
China
Prior art keywords
interface
signal
circuit
data
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101418240A
Other languages
English (en)
Inventor
石井达也
森田新
东优里
坂卷五郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Publication of CN101145324A publication Critical patent/CN101145324A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

在液晶显示器驱动控制器的半导体集成电路设备中，本发明旨在抑制用于接口控制信号的输出端子的数量增长，该信号用于控制针对副液晶显示器驱动控制器的并行接口。主机接口电路包括用于以差分方式进行串行数据输入和输出的第一串行接口电路、并行接口电路和其他接口电路。当第一串行接口电路被选择用作主机接口时，主机接口电路将经由第一串行接口电路从主机设备输入的预定信息并行地输出至外部，并且生成用于并行输出的接口控制信号。指派给其他接口电路的用于主机接口的外部端子用于双重用途，从而输出接口控制信号。

Description

半导体集成电路设备和移动终端设备
相关申请的交叉引用
将2006年9月15日提交的包括说明书、附图和摘要的日本专利申请No.2006-250631公开内容进行整体并入以作为参考。
技术领域
本发明涉及一种液晶显示器驱动控制器，一种包括该液晶显示器驱动控制器的移动终端设备，以及一种有效地应用于例如移动电话的技术。
背景技术
移动电话包括射频接口部分、基带部分、液晶显示器驱动控制器、液晶显示器和其他组件。如果采用可折叠结构外壳作为包装该移动电话所有内部电路的外壳，则需要耦合一对半壳从而可以通过铰接件进行开启和闭合。当液晶显示器驱动控制器和液晶显示器置于一个半壳内时，通常将基带单元和射频接口单元一起置于另一个半壳内，其中该基带单元用于将显示命令和显示数据提供给液晶显示器驱动控制器。当基带单元和液晶显示器驱动控制器分别被置于不同的半壳中时，在它们之间连线的大量信号线穿过铰接件。
日本未审专利公开No.2006-146220提出，未来需要高速串行接口功能等功能，来减少液晶显示设备系统接口的连接管脚数量。
发明内容
然而，尽管采用了高速串行接口，但如果能够显示动态图像、静态图像等的副显示器置于与液晶显示器所在的半壳相同的半壳内，并且如果增加了用于控制该副显示器的接口信号线，则穿过铰接件的信号线总数会增加。因此，本发明人在先前的申请(日本专利申请2005-156938)中提出了一种见解，包括：通过使用高速串行接口电路，将用于主显示器的液晶显示器驱动控制器与主机系统进行对接；以及，通过使用并行接口，经由用于主显示器的液晶显示器驱动控制器，将用于副显示器的命令和显示数据提供给用于副显示器的液晶显示设备。但是，伴随着并行接口的使用，本发明人发现了如下问题。用于主显示器的液晶显示器驱动控制器需要另外向用于副显示器的液晶显示器驱动控制器提供并行接口控制信号，如片选信号和写信号，这将会增加液晶显示器驱动控制器的、用于主机接口的外部端子的数量。
本发明的目的在于提供一种半导体集成电路设备，该设备可以抑制用于接口控制信号的输出端子的数量增长，其中该控制信号用于控制与外部组件的并行对接。
本发明的另一目的在于降低由具有半壳的移动终端设备中液晶显示器驱动控制器的外部端子的数量带来的成本，其中，封套有液晶显示器驱动控制器和多个显示器的一个半壳，通过铰接件可折叠地与另一半壳铰接。
本发明的上述目的、其他目的和新颖的特性，都将在对本说明书和附图进行描述后变得清楚。
下面，对本申请中公开的典型方面进行总结。
根据本发明一个方面的半导体集成电路设备(10)包括用于主机接口的外部端子(TML1)；与用于主机接口的外部端子耦合的主机接口电路(20)；与主机接口电路耦合的显示器驱动电路(21)；以及与显示器驱动电路耦合的用于显示器驱动的外部端子(TML2)。主机接口电路包括：用于以差分方式进行串行数据输入和输出的第一串行接口电路(25)、并行接口电路(33)以及其他接口电路，其中根据主机接口模式设置来选择用作与主机设备之间的接口的接口电路。当选择第一串行接口电路用作与主机设备之间的接口时，主机接口电路将经由第一串行接口电路从主机设备输入的预定信息从并行接口电路并行地输出至外部，并且产生用于并行输出的接口控制信号(cs，rs，wr)；其中指派给其他接口电路的用于主机接口的外部端子(SDO，HSYNC，ENABLE)用于双重用途，从而输出所生成的接口控制信号。根据本发明的该方面，高速串行接口用作本发明的半导体集成电路设备与主机设备之间的接口，因此，本发明可以在减少主机接口信号线的数量方面做出贡献。同时，半导体集成电路设备从主机设备接收用于副液晶显示器驱动控制器的命令和数据，并可以将该命令和数据经由并行接口电路提供给副液晶显示器驱动控制器。因此，不需要将副液晶显示器驱动控制器耦合至主机设备的接口信号线。而且，和用于主机接口的主机接口信号的输出端子一样，指派给其他接口电路的外部端子用于双重用途，从而使得本发明也可以在降低外部端子的数量方面做出贡献。
在本发明的一个特殊方面，其他接口电路包括第二串行接口电路(40)，用于以低于第一串行接口电路的速度进行时钟同步串行对接。指派给第二串行接口电路的串行数据输出端子(SDO)，是一个用于主机接口的外部端子，其用于双重用途，从而输出接口控制信号中的一个(cs)。在另一个方面，半导体集成电路设备进一步包括显示数据存储器(43)，能够用作被供给驱动电路的显示数据的帧缓冲区；其他接口电路包括位图输入控制接口电路(65)，用于输入用于呈现图像数据的输入定时控制信号，该图像数据经由并行接口电路输入至帧缓冲区。与定时控制信号一样，输入指出存在有效数据的数据使能信号、水平同步信号、垂直同步信号，以及指定用于接受数据的定时的点时钟。用于输入数据使能信号的输入端子(ENABLE)和用于水平同步信号的输入端子(HSYNC)是用于主机接口的剩余外部端子，该剩余外部端子用于双重用途，从而输出接口控制信号中的剩余信号(wr，rs)。
上述预定信息是将要提供给另一个用于显示控制的半导体集成电路设备(例如，副液晶显示器驱动控制器)的、用于显示控制的信息。
上述接口控制信号是：例如片选信号(cs)、写信号(wr)和寄存器选择信号(rs)。
在本发明的进一步具体方面中，用于主机接口的外部端子沿着半导体芯片两个相对的纵向边缘中的一个(EDG1)排列，用于显示器驱动的外部端子沿着半导体芯片的两个相对的纵向边缘中的另一个(EDG2)排列。指派给第一串行接口电路的用于主机接口的外部端子(TML1_b)被置于与指派给并行接口电路和其他接口电路的用于主机接口的外部端子(TML1_a)在空间上相隔的位置，其中插入有用于电源线和接地线的外部端子。端子的布置被设计为使得用于高速接口的端子几乎不会受到来自于其他信号端子和信号布线的感应噪音或者串音的影响。
根据本发明一个方面的移动终端设备，包括第一半壳(17)，和经由铰接件(16)与第一半壳可折叠地耦合的第二半壳(15)。第一半壳包括主机设备(5)。第二半壳包括液晶显示器驱动控制器(10)，其经由多个信号线与主机设备进行对接；液晶显示器(11)，其显示操作由液晶显示器驱动控制器控制；副液晶显示器驱动控制器(12)，其与液晶显示器驱动控制器耦合；以及副液晶显示器(13)，其显示操作由副液晶显示器驱动控制器控制。信号线穿过铰接件。液晶显示器驱动控制器包括上述半导体集成电路设备，其中该半导体集成电路设备包括：用于主机接口的外部端子；与用于主机接口的外部端子耦合的主机接口电路；与主机接口电路耦合的显示器驱动电路；以及与显示器驱动电路耦合的用于显示器驱动的外部端子。主机接口电路包括用于以差分方式进行串行数据输入和输出的第一串行接口电路、并行接口电路以及其他接口电路，其中根据主机接口模式设置来选择用作与主机设备之间的接口的接口电路。当第一串行接口电路被选择用作与主机设备之间的接口时，主机接口电路将经由第一串行接口电路从主机设备输入的、用于副液晶显示器驱动控制器的信息从并行接口电路并行地输出至副液晶显示器驱动控制器，并且产生用于并行输出的接口控制信号；其中指派给其他接口电路的用于主机接口的外部端子用于双重用途，从而将所生成的接口控制信号输出至副液晶显示器驱动控制器。根据本发明的这方面，高速串行接口用作液晶显示器驱动控制器与主机设备的接口，因此，本发明可以在减少穿过铰接件的主机接口信号线的数量方面做出贡献。同时，液晶显示器驱动控制器从主机设备接收用于副液晶显示器驱动控制器的命令和数据，并可以将该命令和数据经由并行接口电路供给副液晶显示器驱动控制器。因此，不需要为了将副液晶显示器驱动控制器耦合至主机设备而将接口信号线穿过铰接件进行布线。而且，与用于主机接口的主机接口信号的输出端子一样，指派给其他接口电路的外部端子用于双重用途，从而使得本发明也可以在降低外部端子的数量方面做出贡献。
以下对本申请公开的、本发明的典型方面带来的有益效果作简要描述。
可以抑制接口控制信号的输出端子的数量增长，其中，该接口控制信号用于控制对外部组件的并行接口。
可以降低由具有半壳的移动终端设备中液晶显示器驱动控制器的外部端子数量带来的成本，其中，封套有液晶显示器驱动控制器和多个显示器的一个半壳通过铰接件可折叠地与另一半壳铰接。
附图说明
图1是示意了移动电话中接口配置细节的框图，其中该移动电话使用经由高速串行接口电路与主机设备进行对接的液晶显示器驱动控制器。
图2是示出了移动电话的示意性结构框图。
图3示意了在图2所示的移动电话中显示命令和显示数据的传输路径。
图4是示出了移动电话的一种比较实例的框图，其中主液晶显示器驱动控制器和副液晶显示器驱动控制器通过不同的接口信号线与主机设备进行对接。
图5是示出了移动电话的另一种比较实例的框图，其中不具有差分串行接口功能的主液晶显示器驱动控制器通过桥接电路与主机设备进行并行对接。
图6是示意了在图1中的另一个可选主机接口功能采用并行接口的情况下的主机接口配置框图。
图7是示意了液晶显示器驱动控制器的详细结构的框图。
图8是示意了当用于使能信号的外部输入端子ENABLE被用作写信号WR输出端子从而用于双重用途时，输入/输出缓冲电路的电路图。
图9是示意了当串行输出端子SDO被用作片选信号CS输出端子从而用于双重用途时，输出缓冲电路的电路图。
图10是示意了液晶显示器驱动控制器的半导体芯片的平面视图。
具体实施方式
《移动电话》图2示意了移动电话1的实例。天线2接收的无线波段信号传送至射频接口(RFIF)部分3。RFIF部分3将接收的信号转换成低频信号，解调并转换成提供给基带部分(BBP)4的数字信号。基带部分4利用数据处理器(MCU)5，如微型计算机或微型控制单元，执行信道编解码处理、对接收的数字信号进行解密、以及对信号进行纠错。然后，BBP使用专用半导体器件(ASIC)6将接收的信号数据分离为通信所需的控制数据和诸如压缩语音数据的通信数据。控制数据被传送至MCU5，MCU5对该控制数据执行通信协议处理等操作。利用MCU5对信道编解码处理提取出的语音数据进行解压缩，语音接口电路(VCIF)9将解压缩的语音数据转换成模拟信号，该模拟信号由扬声器7呈现为语音。在发射操作中，从麦克风8输入的语音信号由VCIF电路9转换为数字信号。利用MCU5等对数字信号进行滤波，并将其转换为压缩语音数据。ASIC6将压缩的语音数据和来自于MCU的控制数据合并为发射数据串，并利用MCU向该数据串加入纠错码、检错码以及加密码，从而生成发射数据。RFIF部分3对发射数据进行调制，调制后的发射数据被转换成RF信号，该信号在经过放大后，由天线2作为无线信号发射。
MCU 5向液晶显示器驱动控制器(LCDCNT)10下发显示命令和显示数据等。LCDCNT10根据下发的显示命令和显示数据，控制液晶显示器11上图像的显示；或者将显示命令和显示数据传输至用于控制的副液晶显示器驱动控制器(SLCDCNT)12，以便能在副液晶显示器(SDISP)13上显示图像。MCU 5包括电路单元，如中央处理单元(CPU)和数字信号处理器(DSP)。MCU5可以配置有单独的处理器：基带处理器，执行用于通信的基带处理任务；应用处理器，执行如显示控制和安全控制的附加功能控制任务。尽管没有限制，在所描述的实施方式中，LCDCNT10、SLCDCNT12、ASIC6和MCU5分别由独立的半导体器件配置。MCU作为针对LCDCNT10的主机设备。
图3示出了在图2所示的移动电话中，显示命令和显示数据的传输路径。这里，移动电话具有第二半壳15和经由铰接件16与第二半壳15可折叠耦合的第一半壳17。第二半壳15包括LCDCNT10和SLCDCNT12，以及由这些控制器驱动的液晶显示器11和副液晶显示器13。在图3中，应该理解，SLCDCNT12和SDISP13置于第二半壳15的反面。第一半壳17包括作为主机设备的MCU5。其还包括多个用于耦合LCDCNT10和MCU5的信号线18。信号线18穿过铰接件16。信号线18中的一部分是差分信号线，用于通过高速串行对接进行的信息传输。SLCDCNT12通过多个信号线19与LCDCNT10耦合。显示命令和显示数据通过信号线19并行地传输至SLCDCNT12。通过使用差分信号线，可以在LCDCNT10和MCU5之间实现具有低振幅的高速串行对接。即使该差分信号线的数量少于用于并行对接的总线信号线19的数量，这些线也可以提供所需的传输速率。其结果是，可以减少在LCDCNT10和MCU5之间进行布线的信号线，并可以明显地降低由于习惯性地开合半壳导致的铰接件16的老化所引起的信号线损坏的风险。由于信号线19不通过铰接件16，因此该信号线19可以通过并行传输来输送显示命令和显示数据。在如图4所示的比较实例的情况下，信号线19也是从MCU5拉伸出，并穿过铰接件16进行布线，使得在铰接件16处损坏信号线18和19的风险增大。图5所示的另一个比较实施例采用了不具有差分串行接口功能的显示器驱动控制器10A，其中该差分串行接口功能使用信号线18，并替代地采用了桥接电路芯片10B，该桥接电路芯片在差分串行接口和并行接口之间具有桥接功能。在这种情况下，需要一个如桥接电路芯片10B的附加的芯片，并且该桥接电路芯片10B必须具备将信号分发给特别是用于副显示器的副液晶显示器驱动控制器12和液晶显示器驱动控制器10A的功能，这样就引入了使控制变复杂以及降低实用性的风险。
图1示意了封套在第二半壳15内的电路的细节，该电路被配置为使得图3中所示的高速串行对接得以执行。液晶显示器驱动控制器10包括主机接口电路(HIF)20、显示器驱动电路(DRV)21，和输入电路(TSC)23。主机接口电路20用于与作为主机设备的MCU5耦合。显示器驱动电路21基于由主机接口电路20提供的显示数据，输出显示器驱动信号至液晶显示器11。
在如图1的配置中，主机接口电路20借助用于差分方式串行数据输入和输出的高速串行接口电路(HSSIF)来对来自/去往主机设备的命令和数据的输入/输出进行对接。除了HSSIF25外，主机接口电路20还包括并行接口电路(PIF)33，以及用于以低于HSSIF25的速度进行时钟同步串行对接的时钟同步串行接口电路(LSSIF)40。这些接口电路也能够对来自/去往主机设备的命令和数据的输入/输出进行对接。根据模式终端或者模式寄存器的设置，确定使用哪个接口电路。
高速串行接口电路(HSSIF)25执行与差分信号线的串行对接。将两个差分数据端子data±和两个差分选通信号端子Stb±指派给高速串行接口。时钟同步串行接口电路40控制与时钟同步的串行输入和输出。
并行接口电路33具有并行数据端子15-0(在该端子处输入和输出数据)，并接受作为用于并行对接的接口控制信号的片选信号、寄存器选择信号、写信号和读信号的输入。尽管没有限制，但是在此认为，用于访问Z80微处理器的外部总线的访问控制信号用于并行接口。
主机接口电路20还包括位图输入控制接口电路(BMIF)65，随着经由并行接口电路33输入的数据，该位图输入控制接口电路(BMIF)65变得可用。位图输入控制接口电路(BMIF)65是用于输入定时控制信号的电路，该定时控制信号用于呈现经由并行接口电路33输入至帧缓冲区的图像数据。例如当接收到自主机设备发送的动态图像数据，并将该动态图像数据写入帧缓冲区时，使用这些信号，并由显示器驱动电路21控制动态图像的显示。通过位图输入控制接口电路65输入的定时控制信号，是指示存在有效数据的数据使能信号、水平同步信号、垂直同步信号，以及指定用于接受数据的定时的点时钟。
当选择高速串行接口电路25被选择作为与主机设备之间的接口时，主机接口电路20在从主机设备接收到用于副液晶显示器驱动控制器12的命令和显示数据后，经由并行接口电路33的并行数据输入/输出端子DB15-0，将命令和显示数据输出至副液晶显示器驱动控制器12，并通过接口控制信号生成电路(IFSG)22生成用于并行输出的接口控制信号。接口控制信号生成电路22生成接口控制信号，以响应通过高速串行接口电路接收到用于副液晶显示器驱动控制器12的命令和显示数据。为了输出生成的接口控制信号，指派给低速(时钟同步)串行接口电路的串行输出端子SDI，和指派给位图输入控制接口电路65的、用于水平同步信号的外部输入端子HSYNC以及用于使能信号的外部输入端子ENABLE都用于双重用途。对用于副液晶显示器驱动控制器12的并行数据的输出进行的定时与接口控制信号的输出同步。用于并行输出的接口控制信号具体为片选信号cs、寄存器选择信号rs和写信号wr。因此，当与这样的情况相比时，即指派专用端子如端口端子，以将用于并行输出命令和显示数据的接口控制信号输出至副液晶显示器驱动控制器12，减少了外部端子的数量。由于副显示器驱动控制器只接收来自液晶显示器驱动控制器10的命令和显示数据，所以对于副液晶显示器驱动控制器12而言，作为接口控制信号的读信号并不是必须的。
主机接口电路20生成帧同步信号，以指定用于逐帧同步接受显示数据的定时。帧同步信号从帧同步信号端子FMARK输出。例如，基于信号FLM(主)生成帧同步信号，该信号FLM(主)指示与显示数据每一帧的起始点相对应的显示数据的帧的开始及其脉冲改变。信号FLM(主)是内部控制信号，其在显示数据被写入帧缓冲区时与显示数据每一帧的起始点同步地进行改变，并且通过控制显示定时的定时控制电路(图7中的定时生成器50)来生成FLM。液晶显示器驱动控制器1 0将该帧同步信号提供给MCU5，以便MCU5将与帧同步信号同步的显示数据等提供给液晶显示器驱动控制器10。
提供输入电路23，以允许副液晶显示器驱动控制器12接受与每一帧的起始点同步的显示数据。即，输入电路23接受由副液晶显示器驱动控制器12输出的信号FLM(副)的输入，并允许从端子FMARK输出此信号。具体地，当主机接口电路20从并行接口电路33将由高速串行接口电路25接收的显示数据等输出至副液晶显示器驱动控制器12，以在副液晶显示器驱动控制器12的控制下在副显示器上显示时，输入电路23接受从副液晶显示器驱动控制器12输出的信号FLM(副)的输入。输入信号FLM(副)替代在液晶显示器驱动控制器10内生成的信号FLM(主)，由选择器35选择，并从端子FMARK输出至MCU5。可以依照寄存器36中设置的控制数据对选择器35进行控制。因此，即使当液晶显示器驱动控制器10将显示数据提供给副液晶显示器驱动控制器12用于副显示时，副液晶显示器驱动控制器12也可以接受与每一帧的起始点同步的显示数据。
信号线18进一步包括重置信号线RESET、垂直同步信号线VSYNC、针对液晶显示器驱动控制器10的信号CS、电压提供线VCC，和地提供线GND。重置信号线RESET用于初始化液晶显示器驱动控制器10和12。垂直同步信号线VSYNC用于控制动态图像(典型的为可视电话等)的同步显示。如果高速串行接口电路用作与主机之间的接口，则信号CS用作中断信号，以将液晶显示器驱动控制器12从睡眠模式中唤醒。如果并行接口电路33用作与主机之间的接口，则信号CS作为针对液晶显示器驱动控制器10的片选信号。
图6示意了当使用并行接口电路33的主机接口功能被选择时主机接口的状态。
如果选择了并行接口功能，则主机接口电路20主要通过并行接口电路33与主机即MCU5进行对接。通过下述线路执行与MCU5的并行对接：重置信号RESET、帧标记信号FMARK、片选信号CS、写信号WR、寄存器选择信号RS、读信号RD，以及并行数据DB15-0。而且，当有图像数据经由并行接口电路33输入时，也可以使用位图输入控制接口电路(BMIF)65，其中数据使能信号ENABLE和水平同步信号HSYNC可以通过该位图输入控制接口电路(BMIF)65从主机设备输入。由于高速串行接口电路25和时钟同步串行接口电路40处于未用，所以指派给它们的端子，例如Data±、Stb±和SDO设置于例如浮接(开)状态。在并行接口代替高速串行接口被采用作为主机接口功能的情况下，与主机对接所需的信号线38的数量增至几十根。如果MCU 5不具备与高速串行接口电路25对接的功能，则事实上必须采用如图6所示的接口形态。在这种情况下，自然不能达到如图1所示的、减少穿过铰接件16的接线数量的效果。如图6所示，使用了副液晶显示器驱动控制器12和副液晶显示器13，在液晶显示器驱动控制器10和主机设备之间布线的并行接口的信号线可以在第一半壳侧分支，并耦合至副液晶显示器驱动控制器12的相应端子。
《液晶显示器驱动控制器》图7示意了液晶显示器驱动控制器10的详细结构。液晶显示器驱动控制器10包括用于主机接口的外部端子TML1、与用于主机接口的外部端子TML1耦合的主机接口电路20、与主机接口电路20耦合的显示器驱动电路21、与显示器驱动电路耦合的用于显示器驱动的外部端子TMK2、以及其他组件。
主机接口电路20包括用于差分方式的串行数据输入和输出的高速串行接口电路(HSSIF)25、并行接口电路(PIF)33、用于以低于HSSIF25的速度进行时钟同步串行对接的时钟同步串行接口电路(LSSIF)40、位图图像输入控制接口电路(BMIF)65和接口控制信号生成电路(IFSG)22。
高速串行接口电路(HSSIF)25执行与差分信号线的串行对接。将两个差分数据端子data±和两个差分选通信号端子Stb±指派给高速串行接口。时钟同步串行接口电路40控制与时钟同步的串行输入和输出。在这里并没有严格地描述用于高速串行接口的具体传输协议。然而，例如，接口的发射机侧通过差分数据端子data±发送数据，该发送动作与在差分选通信号端子Stb±处出现的时钟信号的沿的变化同步。接收器侧在时钟信号的每个固定周期内，接受在差分数据端子data±出现的数据，其中该时钟信号出现在差分选通信号端子Stb±处。根据差分电流的方向，确定信号是“1”还是“0”。优选地，传输速率设置在高速率，例如100-400Mbps，而信号振幅设置为低振幅，例如300mV。
将并行数据端子DB0-15、片选端子CS、寄存器选择端子RS、写端子WR，和读端子RD被指派给并行接口电路33。尽管没有限制，但是在此认为用于访问Z80微处理器的外部总线的接入控制信号用于并行接口。
时钟同步串行接口电路40，通过使用串行输入端子SDI和串行输出端子SDO而用作数据的串行输入和输出。通过这些端子SDI和SDO传输的信号的振幅约为1.5V之高，并且传输速率较低。
位图图像输入控制接口电路(BMIF)65是用于输入定时控制信号的电路，该定时控信号用于呈现经由并行接口电路33输入至帧缓冲区的图像数据。例如当收到自主机设备发送的动态图像数据，并将该动态图像数据写入帧缓冲区时，使用定时控制信号。显示器驱动电路21控制动态图像的显示。通过位图图像输入控制接口电路65输入的定时控制信号，是指示存在有效数据的数据使能信号ENABLE、水平同步信号HSYNC、垂直同步信号VSYNC，以及指定接受数据的定时的点时钟DOTCLK。
可以使用并行接口电路33、高速串行接口电路25，或低速串行接口电路40，输入和输出来自/去往作为主机设备的MCU5的命令和显示数据。根据每个模式端子IM3-0的上拉或者下拉状态，确定使用哪个接口。如果选择了高速串行接口，则如图1所示的接口配置可以实现。如果选用了并行接口，则如图6所示的接口配置可以实现。如果选择了低速串行接口，则如图6所示的使用低速串行接口来替代并行接口的接口配置可以实现。由于在这种方式下，液晶显示器驱动控制器10和MCU5之间的接口配置是可选择的，因此系统配置的灵活性可以得到保证。
MCU5和主机接口电路20之间，命令和数据的传输采用预定格式的包。如果高速接口电路用作主机接口，则它从差分数据端子data±接收命令和显示数据。如果并行接口用作主机接口，则它从数据输入/输出端子DB15-0接收命令和显示数据。如果低速串行接口电路用作主机接口，则它从串行数据输入端子SDI接收命令和显示数据。如果并行接口用作与MCU5之间的接口，则片选信号CS、写信号WR、读信号RD，以及寄存器选择信号RS将会作为来自于主机设备5的接口控制信号而输入。片选信号CS意味着当信号电平为低时，进行芯片选择。写信号WR在此定义为写选通信号，其意思是当信号电平为低时进行写入。读信号RF在此定义为读选通信号，其意思是当信号电平为低时进行读取。
当主机接口电路20接收到来自于MCU5的命令包时，它会将通过该包接收的地址信息存入索引寄存器(IDREG)47。索引寄存器47通过对存储于其中的命令地址进行解码而生成寄存器选择信号等。通过包接收的命令数据被提供至命令数据寄存器数阵列(CREG)46。命令寄存器数阵列46包括大量映射到预定地址的命令数据寄存器。由寄存器选择信号选择将要存储所接收命令的命令数据寄存器，其中该寄存器选择信号输出自索引寄存器47。将锁存在所选择的命令数据寄存器中的命令数据，作为指令或者控制数据提供给用于控制内部操作的适当的电路部分。也可能根据包头信息，直接将命令写入由命令包的地址信息所指定的命令数据寄存器中。如果选择了并行接口，则通过寄存器选择信号RS的高电平指明直接将命令写入命令数据寄存器。
当主机接口电路20接收到来自于MCU5的数据包时，主机按照下述进行操作：根据包头信息，主机接口电路20将数据写入诸如写数据寄存器42的寄存器中，其中该写数据寄存器42的地址由地址信息指明，或者，从诸如读数据寄存器45的寄存器中读取数据，其中该读数据寄存器45的地址由地址信息指明；以及将地址信息设置在地址计数器49内。地址计数器49执行增量等操作，其中该操作是根据由地址信息所指的命令数据寄存器的内容来执行的；并在显示数据存储器(GRAM)43中执行寻址。这时，如果命令数据对显示数据存储器43指定写接入操作，则数据包中包含的数据经由总线41提供给写数据寄存器(WDR)42，并在精确的定时下存储至显示数据存储器(GRAM)43。以例如显示数据帧为单元等方式来存储显示数据。如果命令数据从显示数据存储器43指定读接入操作，则存储在显示数据存储器43中的数据被读取到读数据寄存器(RDR)45，数据可以从该读数据寄存器(RDR)45中提供至MCU5。当命令数据寄存器接收到显示命令时，与显示定时同步地执行来自于显示数据存储器43的读操作。读和显示的定时控制由定时生成器(TGNR)50执行。从显示数据存储器43中与显示定时同步地读出的显示数据锁存在锁存电路(LAT)51中。被锁存的数据被提供至源极驱动器(SOCDRV)52。液晶显示器11的驱动由液晶显示器驱动控制器10控制并且包括点矩阵类型液晶面板，其中该点矩阵类型液晶面板包括薄膜晶体管(TFT)。液晶面板进一步包括大量源极，作为信号极；以及大量栅极，作为用于驱动像素的扫描电极。源极驱动器(SOCDRV)52经由驱动端子S1-720驱动液晶显示器11的源极。驱动端子S1-720的驱动电平由音调电压确定，该音调电压由音调电压生成电路(TWVG)54生成，并应用至这些端子。音调电压可以由伽马校正电路(γMD)55对其进行伽马校正。扫描数据生成电路(SCNDG)57生成用于与来自定时生成器50的扫描定时同步地进行扫描的数据。用于扫描的数据被提供给栅极驱动器(GTDRV)56。栅极驱动器(SOCDRV)56经由驱动端子G1-320驱动液晶显示器11的栅极。驱动端子G1-320的驱动电平由驱动电压确定，该驱动电压由具有电荷泵电路的液晶显示器驱动电平生成电路(DRLG)58生成，并应用至驱动端子G1-320。连在DRLG58上的多个外部端子TML3，是用于组成电荷泵电路的外部端子，诸如电容元件。
时钟脉冲生成器(CPG)60接受来自端子OSC1和OSC2的源震荡时钟、生成内部时钟，以及将该内部时钟作为用于操作定时的参考时钟提供给定时生成器50。内部参考电压生成电路(IVREFG)61生成参考电压，并将该参考电压提供给内部逻辑电源调节器(ILOGVG)62。内部逻辑电源调节器62基于参考电压生成用于内部逻辑的电源。
当选择高速串行接口电路25被选择作为主机接口时，高速串行接口电路25确定预定的头信息是否包含在命令包或者数据包的头部。在头部里找到预定的头信息后，高速串行接口电路25开始知道该包是去往副液晶显示器驱动控制器12的。因此，高速串行接口电路25将包含有命令或显示数据的包传给并行接口电路，以从数据端子DB15-0将其输出，并请求接口控制信号生成电路(IFSG)22生成片选信号cs、寄存器选择信号rs和写信号wr来作为用于并行接口的接口控制信号。这些控制信号从指派给时钟同步串行接口电路的串行输出端子SDI、用于使能信号的外部输入端子ENABLE，和用于水平同步信号的、并指派给位图输入控制接口电路65的外部输入端子HSYNC输出到外部。
图8示意了当用于使能信号的外部输入端子ENABLE被用作写信号WR输出端子从而用于双重用途时的输入/输出缓冲电路。附图标记70表示输入缓冲门，低使能信号选择地输入其中，并且当输入控制信号EN_CTL为低电平时，激活该输入。附图标记71表示用于写信号wr的输出缓冲区。它的输出端子与端子ENABLE耦合，并在输出控制信号P_CTL1和N_CTL1处于高电平时，输出低电平，在输出控制信号P_CTL1和N_CTL1处于低电平时，输出高电平。该输出由补电平激活。当一个输出控制信号P_CTL1处于高电平，且另一个信号N_CTL1处于低电平时，该输出被控制成为高输出阻抗。
图9示意了当串行输出端子SDO被用作片选信号cs输出端子从而用于双重用途时的输出缓冲电路。附图标记72表示用于串行数据的输出缓冲。它的输出端子与端子SDO耦合，并在输出控制信号P_CTL2和N_CTL2处于高电平时，输出低电平；在输出控制信号P_CTL2和N_CTL2处于低电平时，输出高电平。当输出控制信号P_CTL2处于高电平，且另一个信号N_CTL2处于低电平时，该输出被控制成为高输出阻抗。附图标记73表示用于片选信号cs的输出缓冲区。它的输出端子与端子SDO耦合，并在输出控制信号P_CTL3和N_CTL3处于高电平时，输出低电平；在输出控制信号P_CTL3和N_CTL3处于低电平时，输出高电平。当输出控制信号P_CTL3处于高电平，且另一个信号N_CTL3处于低电平时，该输出被控制成为高输出阻抗。
图10示出了液晶显示器驱动控制器10的半导体芯片的平面视图。由于附图空间的限制，整个芯片沿平面A-B切开。用于主机接口的外部端子TML1(TML1_a，TML1_b)沿着液晶显示器驱动控制器10的半导体芯片的两个纵向相对的边缘中的一个边，即EDG1进行布置。用于显示器驱动控制器的外部端子TML2沿着半导体芯片的两个纵向相对的边缘中的一个边，即EDG2进行布置。尤其值得注意的是，指派给高速串行接口电路的用于主机接口的外部端子TML1_b置于与指派给并行接口电路和其他接口电路的用于主机接口的外部端子TML1_a空间上相隔的位置，其间设置有用于电源线和地线的外部端子TMLv。端子的布置被设计为使得用于高速接口的端子TML1_b几乎不会受到来自于其他信号端子和信号电线的感应噪音或者串音的影响。
尽管本发明已经基于上文中示例性的实施方式进行了具体描述，但是应当理解，本发明并不限于所描述的实施方式，并且可以在不脱离本发明思想的情况下做出各种改进。
例如，这里使用的术语“命令”并不仅仅意味着将在命令寄存器中设置的指令，还意味着将要在控制寄存器诸如端口控制寄存器中设置的控制数据。换言之，对于任一液晶显示器驱动控制器，除了显示数据以外的数据都可以认为是命令，并且意味着以任何方式对动作做出指导的指令数据。在液晶显示器驱动控制器中，如图1或者图6所示的任一将要使用的接口配置不仅可由模式端子设置来进行选择，并且可以由寄存器设置来进行选择。寄存器的初始化可通过运行软件中的安装指令等实现，由液晶显示设备自动执行。主机设备不限于一个用于基带处理和应用处理的MCU 5。基带处理器和应用处理器都可以担任主机设备的角色，并且其他的电路也可以作为主机设备进行操作。本发明可以广泛地应用于不同的移动终端设备，诸如移动数据处理终端和个人数字助理(PDA)的存储终端，不仅限于移动电话。

Claims (11)

1.一种半导体集成电路设备，包括
用于主机接口的外部端子；
与所述用于主机接口的外部端子耦合的主机接口电路；
与所述主机接口电路耦合的显示器驱动电路；以及
与所述显示器驱动电路耦合的用于显示器驱动的外部端子，
其中，所述主机接口电路包括：用于以差分方式进行串行数据输入和输出的第一串行接口电路、并行接口电路和其他接口电路，
其中，根据主机接口模式设置来选择用作与主机设备之间的接口的接口电路，
其中，当所述第一串行接口电路被选择用作与所述主机设备之间的接口时，所述主机接口电路将经由所述第一串行接口电路从所述主机设备输入的预定信息从所述并行接口电路并行地输出至外部，并且生成用于所述并行输出的接口控制信号，以及
其中，指派给所述其他接口电路的主机接口的外部端子用于双重用途，从而输出所述生成的接口控制信号。
2.根据权利要求1所述的半导体集成电路设备，
其中，所述其他接口电路包括第二串行接口电路，用于以低于所述第一串行接口电路的速度进行时钟同步串行对接，以及
其中，指派给所述第二串行接口电路的串行数据输出端子是一个用于主机接口的外部端子，其用于双重用途，从而输出所述接口控制信号中的一个。
3.根据权利要求2所述的半导体集成电路设备，进一步包括：
显示数据存储器，能够用作被供给所述驱动电路的显示数据的帧缓冲区，
其中，所述其他接口电路包括位图输入控制接口电路，用于输入用于呈现图像数据的输入定时控制信号，该图像数据经由所述并行接口电路输入至所述帧缓冲区，
其中，与所述定时控制信号一样，输入指示存在有效数据的数据使能信号、水平同步信号、垂直同步信号，以及指定用于接受数据的定时的点时钟，以及
其中，用于所述输入数据使能信号的输入端子和用于所述水平同步信号的输入端子是用于主机接口的剩余外部端子，该剩余外部端子用于双重用途，从而输出所述接口控制信号中的剩余信号。
4.根据权利要求3所述的半导体集成电路设备，其中，所述预定信息是将要提供给另一用于显示控制的半导体集成电路设备的、用于显示控制的信息。
5.根据权利要求4所述的半导体集成电路设备，其中，所述接口控制信号是片选信号、写信号和寄存器选择信号。
6.根据权利要求5所述的半导体集成电路设备，其中，所述用于主机接口的外部端子沿着所述半导体芯片两个相对的纵向边缘中的一个排列，并且所述用于显示器驱动的外部端子沿着所述半导体芯片的两个相对的纵向边缘中的另一个排列，指派给所述第一串行接口电路的用于主机接口的外部端子被置于与指派给所述并行接口电路和其他接口电路的用于主机接口的外部端子在空间上相隔的位置，其中插入有用于电源和接地线的外部端子。
7.一种移动终端设备，包括
第一半壳；以及
第二半壳，经由铰接件与所述第一半壳可折叠地耦合，
其中，所述第一半壳包括主机设备，
其中，所述第二半壳包括：液晶显示器驱动控制器，其经由多个信号线与所述主机设备进行对接；液晶显示器，其显示操作由所述液晶显示器驱动控制器控制；副液晶显示器驱动控制器，其与所述液晶显示器驱动控制器耦合；以及副液晶显示器，其显示操作由所述副液晶显示器驱动控制器控制，
其中，所述信号线穿过所述铰接件，
其中，所述液晶显示器驱动控制器包括半导体集成电路设备，该半导体集成电路设备包括：用于主机接口的外部端子；与所述用于主机接口的外部端子耦合的主机接口电路；与所述主机接口电路耦合的显示器驱动电路；以及与所述显示器驱动电路耦合的用于显示器驱动的外部端子，
其中，所述主机接口电路包括：用于以差分方式进行串行数据输入和输出的第一串行接口电路、并行接口电路和其他接口电路，
其中，根据主机接口模式设定来选择用作与主机设备之间的接口的接口电路，
其中，当所述第一串行接口电路被选择用作与所述主机设备之间的接口时，所述主机接口电路将经由所述第一串行接口电路从所述主机设备输入的、用于所述副液晶显示器驱动控制器的信息从所述并行接口电路并行地输出至所述副液晶显示器驱动控制器，并且生成用于所述并行输出的接口控制信号，以及
其中，指派给所述其他接口电路的用于主机接口的外部端子用于双重用途，从而将所述生成的接口控制信号输出至所述副液晶显示器驱动控制器。
8.根据权利要求7所述的移动终端设备，
其中，所述其他接口电路包括第二串行接口电路，用于以低于所述第一串行接口电路的速度进行时钟同步串行对接，以及
其中，指派给所述第二串行接口电路的串行数据输出端子是一个用于主机接口的外部端子，其用于双重用途，从而输出所述接口控制信号中的一个。
9.根据权利要求8所述的移动终端设备，进一步包括：
显示数据存储器，能够用作被供给所述驱动电路的显示数据的帧缓冲区，
其中，所述其他接口电路包括位图输入控制接口电路，用于输入用于呈现图像数据的输入定时控制信号，该图像数据经由所述并行接口电路输入至所述帧缓冲区，
其中，与所述定时控制信号一样，输入指示存在有效数据的数据使能信号、水平同步信号、垂直同步信号，以及指定用于接受数据的定时的点时钟，以及
其中，用于所述输入数据使能信号的输入端子和用于所述水平同步信号的输入端子是用于主机接口的剩余外部端子，该剩余外部端子用于双重用途，从而输出所述接口控制信号中的剩余信号。
10.根据权利要求9所述的移动终端设备，其中，所述接口控制信号是：片选信号，其指示选择所述副液晶显示器驱动控制器；写信号，其指示所述副液晶显示器驱动控制器来写数据；以及寄存器选择信号，其用于选择数据要写入的寄存器。
11.根据权利要求10所述的移动终端设备，其中，所述用于主机接口的外部端子沿着所述半导体芯片两个相对的纵向边缘中的一个排列，并且所述用于显示器驱动的外部端子沿着所述半导体芯片两个相对的纵向边缘中的另一个排列，指派给所述第一串行接口电路的用于主机接口的外部端子被置于与指派给所述并行接口电路和其他接口电路的用于主机接口的外部端子在空间上相隔的位置，其中插入有用于电源和地线的外部端子。
CNA2007101418240A 2006-09-15 2007-08-13 半导体集成电路设备和移动终端设备 Pending CN101145324A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP250631/2006 2006-09-15
JP2006250631A JP2008070715A (ja) 2006-09-15 2006-09-15 半導体集積回路及び携帯端末システム

Publications (1)

Publication Number Publication Date
CN101145324A true CN101145324A (zh) 2008-03-19

Family

ID=39188105

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101418240A Pending CN101145324A (zh) 2006-09-15 2007-08-13 半导体集成电路设备和移动终端设备

Country Status (5)

Country Link
US (1) US7889164B2 (zh)
JP (1) JP2008070715A (zh)
KR (1) KR20080025346A (zh)
CN (1) CN101145324A (zh)
TW (1) TW200822052A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594331A (zh) * 2011-12-29 2012-07-18 中国西电电气股份有限公司 基于fpga内部的一种模拟并行接口电路及其实现方法
CN102867488A (zh) * 2011-07-06 2013-01-09 联咏科技股份有限公司 串行接口的控制系统
US9229677B2 (en) 2011-06-28 2016-01-05 Novatek Microelectronics Corp. Control system with serial interface
CN107181946A (zh) * 2012-10-09 2017-09-19 联发科技股份有限公司 数据处理装置与相关数据处理方法
CN109949838A (zh) * 2017-12-21 2019-06-28 爱思开海力士有限公司 选通信号发生电路和包括其的半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008197600A (ja) 2007-02-16 2008-08-28 Renesas Technology Corp 半導体集積回路及びデータ処理システム
US8207973B2 (en) * 2008-01-11 2012-06-26 Mediatek Inc. Systems and methods for control signal and data transmission between various types of electronic modules
US8194146B2 (en) * 2008-01-11 2012-06-05 Mediatek Inc. Apparatuses for capturing and storing real-time images
KR101495357B1 (ko) * 2008-10-02 2015-02-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
JP6070524B2 (ja) * 2013-12-04 2017-02-01 ソニー株式会社 表示パネル、駆動方法、および電子機器
JP2017009853A (ja) * 2015-06-24 2017-01-12 株式会社ジャパンディスプレイ 表示装置
JP7240133B2 (ja) * 2018-10-29 2023-03-15 ラピスセミコンダクタ株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305240B2 (ja) * 1997-10-23 2002-07-22 キヤノン株式会社 液晶表示パネル駆動装置と駆動方法
JP2001117074A (ja) * 1999-10-18 2001-04-27 Hitachi Ltd 液晶表示装置
TWI280547B (en) * 2000-02-03 2007-05-01 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR20060054811A (ko) 2004-11-16 2006-05-23 삼성전자주식회사 표시장치용 구동칩과, 이를 갖는 표시장치
JP5077977B2 (ja) * 2005-05-30 2012-11-21 ルネサスエレクトロニクス株式会社 液晶ディスプレイ駆動制御装置及び携帯端末システム

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9229677B2 (en) 2011-06-28 2016-01-05 Novatek Microelectronics Corp. Control system with serial interface
CN102867488A (zh) * 2011-07-06 2013-01-09 联咏科技股份有限公司 串行接口的控制系统
CN102594331A (zh) * 2011-12-29 2012-07-18 中国西电电气股份有限公司 基于fpga内部的一种模拟并行接口电路及其实现方法
CN102594331B (zh) * 2011-12-29 2014-10-01 中国西电电气股份有限公司 基于fpga内部的一种模拟并行接口电路及其实现方法
CN107181946A (zh) * 2012-10-09 2017-09-19 联发科技股份有限公司 数据处理装置与相关数据处理方法
CN109949838A (zh) * 2017-12-21 2019-06-28 爱思开海力士有限公司 选通信号发生电路和包括其的半导体装置
CN109949838B (zh) * 2017-12-21 2023-04-25 爱思开海力士有限公司 选通信号发生电路和包括其的半导体装置

Also Published As

Publication number Publication date
JP2008070715A (ja) 2008-03-27
US20080068390A1 (en) 2008-03-20
KR20080025346A (ko) 2008-03-20
TW200822052A (en) 2008-05-16
US7889164B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
CN101145324A (zh) 半导体集成电路设备和移动终端设备
KR101329850B1 (ko) 반도체 장치 및 데이터 처리 시스템
KR101223397B1 (ko) 데이터 처리 시스템 및 휴대 단말기 시스템
US8519926B2 (en) Liquid crystal display device and driving method thereof
JP3786120B2 (ja) データ転送制御装置及び電子機器
WO2001041119A1 (fr) Pilote a ram integree, unite d'affichage associee audit pilote et dispositif electronique
JP3835459B2 (ja) データ転送制御装置及び電子機器
KR20160128538A (ko) 표시 장치
KR101872944B1 (ko) 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
WO2012172976A1 (ja) 半導体集積装置、表示装置、および半導体集積装置のデバッグ方法
JP3786121B2 (ja) データ転送制御装置及び電子機器
CN101140742A (zh) 显示控制设备、半导体集成电路设备和移动终端设备
CN215868589U (zh) 一种振幅型空间光调制器的驱动装置
US20050206632A1 (en) Integrated display module

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20080319