CN102594331A - 基于fpga内部的一种模拟并行接口电路及其实现方法 - Google Patents

基于fpga内部的一种模拟并行接口电路及其实现方法 Download PDF

Info

Publication number
CN102594331A
CN102594331A CN2011104527015A CN201110452701A CN102594331A CN 102594331 A CN102594331 A CN 102594331A CN 2011104527015 A CN2011104527015 A CN 2011104527015A CN 201110452701 A CN201110452701 A CN 201110452701A CN 102594331 A CN102594331 A CN 102594331A
Authority
CN
China
Prior art keywords
signal
ufm
read
write
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104527015A
Other languages
English (en)
Other versions
CN102594331B (zh
Inventor
张杭
严结实
刘吕娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an XD Automated Control System Co., Ltd.
China XD Electric Co Ltd
Original Assignee
China XD Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China XD Electric Co Ltd filed Critical China XD Electric Co Ltd
Priority to CN201110452701.5A priority Critical patent/CN102594331B/zh
Publication of CN102594331A publication Critical patent/CN102594331A/zh
Application granted granted Critical
Publication of CN102594331B publication Critical patent/CN102594331B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种基于FPGA内部的一种模拟并行接口电路及其实现方法，包括读写和选通产生模块、UFM地址、数据产生模块、UFM察除信号产生模块、UFM模块，以及数据锁存模块，CPU产生的读、写信号、在读写和选通产生模块内经延时和整形处理后生成满足UFM时序要求的读、写信号以及读、写选通信号，UFM地址、数据产生模块根据读、写选通信号生成地址总线或地址总线和数据总线，其中，写信号的地址总线和数据总线上对应的内容被保存在UFM模块内，读信号的地址总线上的内容在读信号有效的情况下被锁存在数据锁存模块内。通过本发明接口电路，外部CPU可以直接访问UFM，实现随时存取数据的目的。

Description

基于FPGA内部的一种模拟并行接口电路及其实现方法
技术领域
本发明涉及一种基于FPGA内部的一种模拟并行接口电路及其实现方法，实现SF6智能监测装置中物理量(密度、压力、微水等)连续测量参数计算、报警门限自由设置与保存，以提高高压智能测控装置智能水平。
背景技术
密封式高压开关(GIS：Gas Insulated Switchgear)是智能高压设备的重要设备之一，在高压电网中完成设备与设备或设备与电网间的分合作用；在GIS高压开关内部充满SF6气体，每个间隔都配有监测IED(Intelligent ElectronicDevice)装置，在SF6监测IED的研制中，采用了FPGA(Field-Programmable GateArray)芯片，用其内部的UFM(User Flash Memory)作为IED初始化变量或特征变量存储单元。本发明主要是在FPGA内部设计一种通用的、模拟并行接口电路，使外部CPU可直接访问UFM，已达到随时存取数据的目的。
发明内容
本发明所要解决的技术问题是提供一种基于FPGA内部的一种模拟并行接口电路及其实现方法，使外部CPU可直接访问UFM(User Flash Memory)，已达到随时存取数据的目的。
为实现上述目的，本发明采用如下技术方案：
基于FPGA内部的一种模拟并行接口电路，包括读写和选通产生模块、UFM地址、数据产生模块、UFM察除信号产生模块、UFM模块，以及数据锁存模块，CPU产生的读信号tnRD或写信号tnWR在读写和选通产生模块内经延时和整形处理后生成满足UFM时序要求的读信号nRD或写信号nWR以及读选通信号RD_STB或写选通信号WR_STB，UFM地址、数据产生模块根据读选通信号或写选通信号对读信号的地址信号或写信号的地址信号和数据信号进行锁存并生成地址总线ADD或地址总线ADD和数据总线DAT，其中，写信号的地址总线和数据总线上对应的内容被保存在UFM模块内，读信号的地址总线上的内容在读信号有效的情况下被锁存在数据锁存模块内。
优选地，所述UFM的察除信号nERASE由片选信号yBK_CS、扇区地址BK_A1...BK_A4和写信号经或非门运算后再经数字单稳态处理后构建以满足UFM脉宽要求；
基于FPGA内部的一种模拟并行接口电路的实现方法，CPU产生的读、写信号在读写和选通产生模块内经延时和整形处理后生成满足UFM模块时序要求的读、写信号和读、写选通信号，然后UFM地址、数据产生模块根据读、写选通信号对读信号的地址信号、写信号的地址信号和数据信号进行锁存生成地址总线、数据总线，当UFM接收到的有效信号为读信号时，UFM模块将读信号的地址总线上所对应的内容传输给数据锁存模块并进行锁存以备需要读取该信号时读取，当UFM接收到的有效信号为写信号时，写信号的地址总线和数据总线上所对应的内容被存储在UFM模块内。
所述CPU产生的读、写信号在读写和选通产生模块内经延时和整形处理的具体过程为：CPU产生的读、写信号在片选信号的范围内以时钟频率为周期经D触发器两级时延后，再与原读、写信号经或非门运算，生成读、写选通信号，读、写选通信号经数字单稳态处理，生成满足UFM时序要求的读、写信号。
本发明基于FPGA内部的一种模拟并行接口电路及其实现方法与现有技术相比，至少具有以下优点：本发明根据UFM时序要求对CPU产生的读信号或写信号进行处理，从而使得外部CPU可以直接对UFM进行访问，以达到随时存取数据的目的，电路结构简单，且使用方便。
附图说明
图1是本发明基于FPGA内部的一种模拟并行接口电路的原理框图；
图2是本发明读写信号和读写选通信号产生电路图；
图3是本发明写信号地址构建扇区察除信号的电路图；
图4是本发明并行地址和并行数据产生电路图、UFM和输出锁存电路图。
具体实施方式
下面结合附图对本发明基于FPGA内部的一种模拟并行接口电路及其实现方法做详细描述：
请参阅图1并结合图2至图4所示，本发明接口电路包括读写和选通产生模块、UFM地址、数据产生模块、UFM察除信号产生模块、UFM模块，以及数据锁存模块，其中，读写和选通产生模块的输入端为CPU产生的读信号tnRD或写信号tnWR，读信号tnRD或写信号tnWR在读写和选通产生模块内经延时和整形处理后生成满足UFM时序要求的读信号nRD或写信号nWR以及读选通信号RD_STB或写选通信号WR_STB，其中，满足UFM时序要求的读信号nRD或写信号nWR被传输到UFM模块中，读选通信号RD_STB或写选通信号WR_STB被传输到UFM地址、数据产生模块中；所述UFM地址、数据产生模块的输入端连接有CPU产生的读信号的地址信号tADD或CPU产生的写信号的地址信号tADD和数据信号tDAT，UFM地址、数据产生模块根据读选通信号或写选通信号对地址信号或地址信号和数据信号进行锁存并生成地址总线ADD或地址总线ADD和数据总线DAT，该地址总线或地址总线和数据总线被传输到UFM模块中后，如果UFM模块接收到的是满足UFM时序要求的读信号nRD，则地址总线ADD上所对应的内容被传输到数据锁存模块并进行锁存，以供需要读取时向外读取。
上述接口电路设计主要有三点。一是将CPU的读信号tnRD或写信号tnWR经延时和整形处理，变为满足UFM时序要求的读nRD或写nWR信号和读选通信号RD_STB或写选通信号WR_STB，同时UFM地址、数据产生模块根据该选通信号建立并行地址总线和并行数据总线，以符合UFM时序要求。其次，由地址tADD、片选tnCSx和写信号tnWR构建UFM的察除信号nERASE，因为UFM的察除是按扇区进行的。第三，将UFM输出用自产生的读信号(nRD)进行数据锁存，以免CPU读书时发生数据变化，这样，使接口电路稳健、可靠。
请特别参阅图2所示，CPU产生的读、写信号(低电平，后沿有效)在片选信号的范围内以时钟频率为周期经D触发器两级时延后，再与原读、写信号经或非门运算，生成读、写选通信号，读、写选通信号经数字单稳态处理，产生满足UFM时序要求的读、写信号。
请特别参阅图3所示，所述UFM的察除信号nERASE由片选信号yBK_CS、扇区地址BK_A1...BK_A4和写信号(由CPU发出的)经或非门运算后再经数字单稳态处理后构建而成以满足UFM脉宽要求，实现UFM按扇区察除。
在所述UFM模块的输出级增加有数据锁存模块，实现外部CPU从并行锁存器随机访问，使接口电路可靠、稳健。
最后为UFM本体部分，参看图4。根据实际应用和需求，应用FPGA开发平台软件定制所需容量的UFM，多数为512K或1024K。本发明实现应用512K的容量。
以上所述仅为本发明的一种实施方式，不是全部或唯一的实施方式，本领域普通技术人员通过阅读本发明说明书而对本发明技术方案采取的任何等效的变换，均为本发明的权利要求所涵盖。

Claims (4)

1.一种基于FPGA内部的一种模拟并行接口电路，其特征在于：包括读写和选通产生模块、UFM地址、数据产生模块、UFM察除信号产生模块、UFM模块，以及数据锁存模块，CPU产生的读信号tnRD或写信号tnWR在读写和选通产生模块内经延时和整形处理后生成满足UFM时序要求的读信号nRD或写信号nWR以及读选通信号RD_STB或写选通信号WR_STB，UFM地址、数据产生模块根据读选通信号或写选通信号对读信号的地址信号或写信号的地址信号和数据信号进行锁存并生成地址总线ADD或地址总线ADD和数据总线DAT，其中，写信号的地址总线和数据总线上对应的内容被保存在UFM模块内，读信号的地址总线上的内容在读信号有效的情况下被锁存在数据锁存模块内。
2.如权利要求1所述的基于FPGA内部的一种模拟并行接口电路，其特征在于：所述UFM的察除信号nERASE由片选信号yBK_CS、扇区地址BK_A1...BK_A4和写信号经或非门运算后再经数字单稳态处理后构建以满足UFM脉宽要求。
3.如权利要求1所述的基于FPGA内部的一种模拟并行接口电路的实现方法，其特征在于：CPU产生的读、写信号在读写和选通产生模块内经延时和整形处理后生成满足UFM模块时序要求的读、写信号和读、写选通信号，然后UFM地址、数据产生模块根据读、写选通信号对读信号的地址信号、写信号的地址信号和数据信号进行锁存生成地址总线、数据总线，当UFM接收到的有效信号为读信号时，UFM模块将读信号的地址总线上所对应的内容传输给数据锁存模块并进行锁存以备需要读取该信号时读取，当UFM接收到的有效信号为写信号时，写信号的地址总线和数据总线上所对应的内容被存储在UFM模块内。
4.如权利要求3所述的基于FPGA内部的一种模拟并行接口电路的实现方法，其特征在于：所述CPU产生的读、写信号在读写和选通产生模块内经延时和整形处理的具体过程为：CPU产生的读、写信号在片选信号的范围内以时钟频率为周期经D触发器两级时延后，再与原读、写信号经或非门运算，生成读、写选通信号，读、写选通信号经数字单稳态处理，生成满足UFM时序要求的读、写信号。
CN201110452701.5A 2011-12-29 2011-12-29 基于fpga内部的一种模拟并行接口电路及其实现方法 Expired - Fee Related CN102594331B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110452701.5A CN102594331B (zh) 2011-12-29 2011-12-29 基于fpga内部的一种模拟并行接口电路及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110452701.5A CN102594331B (zh) 2011-12-29 2011-12-29 基于fpga内部的一种模拟并行接口电路及其实现方法

Publications (2)

Publication Number Publication Date
CN102594331A true CN102594331A (zh) 2012-07-18
CN102594331B CN102594331B (zh) 2014-10-01

Family

ID=46482594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110452701.5A Expired - Fee Related CN102594331B (zh) 2011-12-29 2011-12-29 基于fpga内部的一种模拟并行接口电路及其实现方法

Country Status (1)

Country Link
CN (1) CN102594331B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676730A (zh) * 2016-01-14 2016-06-15 上海航空电器有限公司 多路电气负载控制的电源配电管理设备超控装置
CN107066356A (zh) * 2017-05-17 2017-08-18 郑州云海信息技术有限公司 一种服务器bmc配置数据的存储方法
CN109472086A (zh) * 2018-11-07 2019-03-15 西安微电子技术研究所 一种并行接口读写电路及数据读写方法
CN110362527A (zh) * 2019-06-30 2019-10-22 中国船舶重工集团公司第七一六研究所 应用于fpga内部模块数据交换的系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168891A1 (en) * 2004-01-30 2005-08-04 Abb Technology Ltd. Condition monitor for an electrical distribution device
CN101145324A (zh) * 2006-09-15 2008-03-19 株式会社瑞萨科技 半导体集成电路设备和移动终端设备
CN101499053A (zh) * 2008-01-31 2009-08-05 上海普芯达电子有限公司 实现微控制器可配置性的方法和可配置的微控制器
US7920983B1 (en) * 2010-03-04 2011-04-05 TaKaDu Ltd. System and method for monitoring resources in a water utility network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050168891A1 (en) * 2004-01-30 2005-08-04 Abb Technology Ltd. Condition monitor for an electrical distribution device
CN101145324A (zh) * 2006-09-15 2008-03-19 株式会社瑞萨科技 半导体集成电路设备和移动终端设备
CN101499053A (zh) * 2008-01-31 2009-08-05 上海普芯达电子有限公司 实现微控制器可配置性的方法和可配置的微控制器
US7920983B1 (en) * 2010-03-04 2011-04-05 TaKaDu Ltd. System and method for monitoring resources in a water utility network

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105676730A (zh) * 2016-01-14 2016-06-15 上海航空电器有限公司 多路电气负载控制的电源配电管理设备超控装置
CN105676730B (zh) * 2016-01-14 2021-01-01 上海航空电器有限公司 多路电气负载控制的电源配电管理设备超控装置
CN107066356A (zh) * 2017-05-17 2017-08-18 郑州云海信息技术有限公司 一种服务器bmc配置数据的存储方法
CN109472086A (zh) * 2018-11-07 2019-03-15 西安微电子技术研究所 一种并行接口读写电路及数据读写方法
CN110362527A (zh) * 2019-06-30 2019-10-22 中国船舶重工集团公司第七一六研究所 应用于fpga内部模块数据交换的系统
CN110362527B (zh) * 2019-06-30 2023-06-30 中国船舶集团有限公司第七一六研究所 应用于fpga内部模块数据交换的系统

Also Published As

Publication number Publication date
CN102594331B (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
CN102594331B (zh) 基于fpga内部的一种模拟并行接口电路及其实现方法
CN102087606B (zh) 一种fpga配置文件更新装置
CN103473159B (zh) 基于动态重构的fpga配置信息翻转测试平台及测试方法
CN105814560A (zh) 用于实现高吞吐量键-值存储的存储器设置
CN105045766B (zh) 基于3072点快速傅里叶变换的数据处理方法及处理器
CN110222164A (zh) 一种问答模型训练方法、问题语句处理方法、装置及存储介质
CN104142892B (zh) 一种数据读写方法、装置及系统
CN108009126A (zh) 一种计算方法及相关产品
CN109359729B (zh) 一种在fpga上实现缓存数据的系统及方法
CN103150228A (zh) 面向高速缓冲存储器的可综合伪随机验证方法及装置
CN102801593A (zh) 一种基于fpga和arm的数据传输方法及系统
CN103257846B (zh) 一种用于压缩采样的伪随机序列产生装置
CN102880427A (zh) 一种基于fpga的sata主控制器
CN103034621B (zh) 基2×k并行fft架构的地址映射方法及系统
CN107957975A (zh) 一种计算方法及相关产品
Zheng et al. A reliable method of wind power fluctuation smoothing strategy based on multidimensional non‐linear exponential smoothing short‐term forecasting
CN109412999A (zh) 一种概率成型的映射方法及装置
CN104035539B (zh) 指示移动设备中的临界电池状态
CN103389413A (zh) 一种频谱直方图的实时统计方法
CN115408568B (zh) 一种对神经网络的算子进行融合的方法和相关产品
CN104536807A (zh) 基于fpga的dc/dc实时仿真器及方法
CN109062808A (zh) 一种ssd开发性能的测试方法、装置及相关设备
CN111077354B (zh) 一种基于fpga产生用户自定义波形的装置及方法
WO2022047040A1 (en) Shared error correction code (ecc) circuitry
CN107193236A (zh) 可编程控制系统、控制方法及电子设备终端

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180625

Address after: No. 7, Tang Xing Road, Xi'an, Shaanxi Province

Co-patentee after: China XD Electronic Corporation

Patentee after: Xi'an XD Automated Control System Co., Ltd.

Address before: No. 7, Tang Xing Road, Xi'an, Shaanxi Province

Patentee before: China XD Electronic Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141001

Termination date: 20181229