CN109472086A - 一种并行接口读写电路及数据读写方法 - Google Patents

一种并行接口读写电路及数据读写方法 Download PDF

Info

Publication number
CN109472086A
CN109472086A CN201811321080.5A CN201811321080A CN109472086A CN 109472086 A CN109472086 A CN 109472086A CN 201811321080 A CN201811321080 A CN 201811321080A CN 109472086 A CN109472086 A CN 109472086A
Authority
CN
China
Prior art keywords
signal
data
read
write
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811321080.5A
Other languages
English (en)
Inventor
陈卫国
王剑峰
任永杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN201811321080.5A priority Critical patent/CN109472086A/zh
Publication of CN109472086A publication Critical patent/CN109472086A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design

Abstract

本发明公开了一种并行接口读写电路及数据读写方法，利用输入处理单元以及与输入处理单元连接的地址锁存器组、数据触发器组和BUS HOLD单元；地址锁存器组的输出端连接有SEL单元，SEL单元的输出端连接于数据触发器组时钟输入端，由于设计的输入处理单元的作用，端口处地址信号A0～An对片选信号CEn、写信号WRn、读信号RDn的建立时间最小值可以为0，且保持时间只要满足锁存器要求即可，能够减少对时钟信号的要求，本发明采用异步并行接口指外部读写时钟和电路内部的时钟不同、或外部无时钟信号，这种类型的电路对时钟质量要求比较低，特别是外部无需时钟时，并行接口读写数据不受时钟信号的限制，设计灵活简单，能够减轻并行接口读写设计难度。

Description

一种并行接口读写电路及数据读写方法
技术领域
本发明属于电路设计领域，涉及一种并行接口读写电路。
背景技术
在电路设计中，电路并行接口一般包含同步和异步两种，在数据交换及通信方面具有广泛的应用。同步并行接口一般指接口的外部读写时钟和电路读写信号同步，这种类型的电路对时钟信号质量要求高，且对读写时序要求较为严苛。在现有技术中，电路同步设计具有设计时序约束可控、物理实现简单等优点。但设计中对时钟信号质量及读写时序要求高，特别是在高速并行接口设计中，信号质量容易受系统干扰或设计因素的影响；另一方面，对读写时序要求严苛，且要求在设计中留有足够的设计余量以避免工艺实现偏差的影响。
发明内容
本发明的目的在于提供一种并行接口读写电路，以克服现有技术的不足。
为达到上述目的，本发明采用如下技术方案：
一种并行接口读写电路，包括输入处理单元以及与输入处理单元连接的地址锁存器组、数据触发器组和BUS HOLD单元；地址锁存器组的输出端连接有SEL单元，SEL单元的输出端连接于数据触发器组时钟输入端；
所述输入处理单元用于对输入数据或控制信号进行滤波、延时及整形处理；
地址锁存器组用于对地址信号的锁存；
数据触发器组在写信号WRn且片选信号CEn有效时，根据锁存的地址信号实现对不同地址可写寄存器的写数据控制；
BUS_HOLD单元为数据输出控制单元，用于数据输出；
SEL单元用于对输入处理单元处理后的信号有效时，根据读写及片选信号、锁存的地址信号实现对不同地址寄存器的读或写控制。
进一步的，地址锁存信号产生逻辑由写信号WRn、读信号RDn及片选信号CEn通过二输入与门、或门或类似逻辑产生，在WRn或RDn、且CEn有效时锁存地址信号。
一种数据读写方法，包括以下步骤：
由输入处理单元对输入数据或控制信号进行滤波、延时及整形，然后由地址锁存器组对输入处理单元处理后的地址信号进行锁存，利用SEL单元在WRn或RDn、且CEn有效时，根据锁存的地址信号实现对不同地址寄存器的读或写控制；通过数据触发器组在WRn且CEn有效时，根据锁存的地址信号实现对不同地址可写寄存器的写数据控制。
进一步的，经输入单元处理后的WRn信号、CEn信号及锁存的地址信号，通过二输入或非门及与门或类似逻辑在WRn上升沿产生脉冲控制信号形成CK端产生逻辑，在控制信号的上升沿实现对数据触发器组D端的数据采样，采样后的数据由D0～Dn经过输入处理单元产生，控制信号脉冲宽度必须满足数据触发器对CK信号的要求。
进一步的，经输入单元处理后的RDn信号、CEn信号及锁存的地址信号，通过二输入或非门、与门及反相器或类似逻辑产生的数据控制信号形成DATA_OE产生逻辑，在DATA_OE有效时输出数据Q0～Qn。
进一步的，写信号为WRn，读信号为RDn，片选信号为CEn，信号均为低有效；地址信号为A0～An；写数据信号为D0～Dn、读数据输出信号为Q0～Qn、数据控制信号为DATA_OE。
进一步的，在片选信号CEn有效时，读写电路在写信号WRn下降沿锁存地址信号A0～An，在写信号的上升沿对D0～Dn进行采样。
进一步的，在片选信号CEn有效时，读写电路在读信号RDn下降沿锁存地址信号A0～An；在读信号RDn下降沿一定延迟时间后，输出数据Q0～Qn，且输出数据在读信号RDn撤销后保持一定的时间，主机可以在读信号上升沿对输出数据进行采样。
与现有技术相比，本发明具有以下有益的技术效果：
本发明一种并行接口读写电路，利用输入处理单元以及与输入处理单元连接的地址锁存器组、数据触发器组和BUS HOLD单元；地址锁存器组的输出端连接有SEL单元，SEL单元的输出端连接于数据触发器组时钟输入端，由于设计的输入处理单元的作用，端口处地址信号A0～An对片选信号CEn、写信号WRn、读信号RDn的建立时间最小值可以为0，且保持时间只要满足锁存器要求即可，能够减少对时钟信号的要求，地址信号对片选/读/写信号的建立时间、片选信号对读/写信号的建立及保持时间、输入数据对写信号保持时间时序要求较为宽松，适用于更多的系统接口，在具有并行接口的电路设计中具有普适性，本发明采用异步并行接口指外部读写时钟和电路内部的时钟不同、或外部无时钟信号，这种类型的电路对时钟质量要求比较低，特别是外部无需时钟时，并行接口读写数据不受时钟信号的限制，设计灵活简单，能够减轻并行接口读写设计难度。
本发明一种数据读写方法，在片选信号CEn有效时，读写电路在写信号WRn或读信号RDn下降沿锁存地址信号A0～An，在写信号的上升沿对D0～Dn进行采样或者读信号RDn下降沿一定延迟时间后，输出数据Q0～Qn，且输出数据在读信号RDn撤销后保持一定的时间，主机可以在读信号上升沿对输出数据进行采样，由于设计的输入处理单元的作用，端口处地址信号A0～An对片选信号CEn、写信号WRn的建立时间最小值可以为0，且保持时间只要满足锁存器要求即可；片选信号CEn对写信号WRn的建立及保持时间最小值可以为0；写数据D0～Dn对写信号WRn的保持时间最小值可以为0，方法简单，可以减少对时钟信号的要求，地址信号对片选/读/写信号的建立时间、片选信号对读/写信号的建立及保持时间、输入数据对写信号保持时间的时序要求较为宽松。
附图说明
图1为并行接口读写电路。
图2为8位并行接口读写电路。
图3为8位并行接口读写电路写时序。
图4为8位并行接口读写电路读时序。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，虽然所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的其他所有实施例都属于本申请的保护范围。
如图1所示，一种并行接口读写电路，包括输入处理单元以及与输入处理单元连接的地址锁存器组、数据触发器组和BUS HOLD单元；地址锁存器组的输出端连接有SEL单元，SEL单元的输出端连接于数据触发器组时钟输入端；
所述输入处理单元用于对输入数据或控制信号进行滤波、延时及整形处理；滤波功能可以信号毛刺，减轻对信号的干扰；延时功能可以实现写信号WRn上升沿的获取，实现在写信号WRn上升沿写数据的控制；整形功能实现对数据或控制信号上升沿或下降沿的整形；
地址锁存器组用于对地址信号的锁存；地址锁存信号产生逻辑由写信号WRn、读信号RDn及片选信号CEn通过二输入与门、或门或类似逻辑产生，在WRn或RDn、且CEn有效时锁存地址信号；
数据触发器组(DFF)在WRn且CEn有效时，根据锁存的地址信号实现对不同地址可写寄存器的写数据控制；
CK端产生逻辑由经输入单元处理后的WRn信号、CEn信号及锁存的地址信号，通过二输入或非门及与门或类似逻辑在WRn上升沿产生脉冲控制信号。在控制信号的上升沿实现对触发器D端的数据采样，该数据由D0～Dn经过输入处理单元产生，控制信号脉冲宽度必须满足数据触发器对CK信号的要求。
DATA_OE产生逻辑由经输入单元处理后的RDn信号、CEn信号及锁存的地址信号，通过二输入或非门、与门及反相器或类似逻辑产生的数据控制信号，在DATA_OE有效时输出数据Q0～Qn；
BUS_HOLD单元是数据输出控制单元，可以避免数据的三态输出，在数据有效时正常输出，反之则保持上一状态的数据输出。
SEL单元用于对输入处理单元处理后的信号有效时，根据锁存的地址信号实现对不同地址寄存器的读或写控制；
利用输入处理单元、地址锁存器组(Latch)、地址锁存信号产生逻辑、SEL单元、数据触发器组、CK端产生逻辑、BUS HOLD单元及DATA_OE产生逻辑；本发明可以减轻并行接口读写设计难度，减少对时钟信号的要求，地址信号对片选/读/写信号的建立时间、片选信号对读/写信号的建立及保持时间、输入数据对写信号保持时间的时序要求较为宽松，适用于更多的系统接口，在具有并行接口的电路设计中具有普适性。
本发明的一种具体实施例如图2所示，为一种8bit并行接口读写电路，写信号为WRn，读信号为RDn，片选信号为CEn，信号均为低有效；地址信号为A1、A0；写数据信号为D0～d7、读数据输出信号为Q0～Q7、数据控制信号为DATA_OE。
本实施例包含输入处理单元、地址锁存器组(Latch)、地址锁存信号产生逻辑、SEL单元、数据触发器组及CK端产生逻辑、DATA_OE产生逻辑及BUS_HOLD单元。
其中，输入处理单元对输入数据或控制信号进行滤波、延时及整形，包括BUF、滤波、延时及整形部分。滤波功能可以信号毛刺，减轻对信号的干扰；延时功能可以实现写信号上升沿的获取，实现在写信号上升沿写数据的控制；整形功能实现对数据或控制信号上升沿或下降沿的整形。
地址锁存器组(Latch)实现对地址信号A1～A0的锁存。
地址锁存信号产生逻辑由写信号WRn、读信号RDn及片选信号CEn通过二输入与门、或门或类似逻辑产生，在WRn或RDn、且CEn有效时锁存A1～A0。
SEL单元在WRn或RDn、且CEn有效时，根据锁存的A1～A0实现对不同地址寄存器的读或写控制。
数据触发器组在WRn且CEn有效时，根据锁存的A1～A0实现对不同地址可写寄存器的写数据控制。
CK端产生逻辑由经输入单元处理后的WRn信号、CEn信号及锁存的A1～A0，通过二输入或非门、与门或类似逻辑在WRn上升沿产生控制信号，在控制信号的上升沿实现对触发器D端由D7～D0经过输入处理单元产生的数据采样，控制信号宽度必须满足数据触发器对CK信号的要求。
DATA_OE产生逻辑由经输入单元处理后的RDn信号、CEn信号及锁存的A1～A0，通过二输入或非门、与门及反相器或类似逻辑产生的数据控制信号，在DATA_OE有效时输出数据Q7～Q0。
BUS_HOLD单元是数据输出控制单元，可以避免数据的三态输出，在数据有效时正常输出，反之则保持上一状态的数据输出。
图3为一种8位并行接口读写电路写时序。在片选信号CEn有效时，读写电路在写信号WRn下降沿锁存地址信号A1～A0，在写信号的上升沿对D7～D0进行采样。由于设计的输入处理单元的作用，端口处地址信号A1～A0对片选信号CEn、写信号WRn的建立时间最小值可以为0，且保持时间只要满足锁存器要求即可；片选信号CEn对写信号WRn的建立及保持时间最小值可以为0；写数据D7～D0对写信号WRn的保持时间最小值可以为0。
图4为一种8位并行接口读写电路读时序。在片选信号CEn有效时，读写电路在读信号RDn下降沿锁存地址信号A1～A0。在读信号RDn下降沿一定延迟时间后，输出数据Q7～Q0，且输出数据在读信号RDn撤销后保持一定的时间，主机可以在读信号上升沿对输出数据进行采样。输出数据的有效采样时间受制造工艺和读信号宽度的影响。由于设计的输入处理单元的作用，端口处地址信号A1～A0对片选信号CEn、读信号RDn的建立时间最小值可以为0，且保持时间只要满足锁存器要求即可；片选信号CEn对读信号RDn的建立及保持时间最小值可以为0。
这种8位并行接口读写电路可以减少对时钟信号的要求，地址信号对片选/读/写信号的建立时间、片选信号对读/写信号的建立及保持时间、输入数据对写信号保持时间的时序要求较为宽松。
以上对本申请提供的一种并行接口读写电路进行了详细介绍，本文中应用具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时对于本领域的普通技术人员，依据本申请思想在具体实施方式及应用范围上均没有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种并行接口读写电路，其特征在于，包括输入处理单元以及与输入处理单元连接的地址锁存器组、数据触发器组和BUS HOLD单元；地址锁存器组的输出端连接有SEL单元，SEL单元的输出端连接于数据触发器组时钟输入端；
所述输入处理单元用于对输入数据或控制信号进行滤波、延时及整形处理；
地址锁存器组用于对地址信号的锁存；
数据触发器组在写信号WRn且片选信号CEn有效时，根据锁存的地址信号实现对不同地址可写寄存器的写数据控制；
BUS_HOLD单元为数据输出控制单元，用于数据输出；
SEL单元用于对输入处理单元处理后的信号有效时，根据读写及片选信号、锁存的地址信号实现对不同地址寄存器的读或写控制。
2.根据权利要求1所述的一种并行接口读写电路，其特征在于，地址锁存信号产生逻辑由写信号WRn、读信号RDn及片选信号CEn通过二输入与门、或门或类似逻辑产生，在WRn或RDn、且CEn有效时锁存地址信号。
3.一种基于权利要求1所述的并行接口读写电路的数据读写方法，其特征在于，包括以下步骤：
由输入处理单元对输入数据或控制信号进行滤波、延时及整形，然后由地址锁存器组对输入处理单元处理后的地址信号进行锁存，利用SEL单元在WRn或RDn、且CEn有效时，根据锁存的地址信号实现对不同地址寄存器的读或写控制；通过数据触发器组在WRn且CEn有效时，根据锁存的地址信号实现对不同地址可写寄存器的写数据控制。
4.根据权利要求3所述的数据读写方法，其特征在于，经输入单元处理后的WRn信号、CEn信号及锁存的地址信号，通过二输入或非门及与门或类似逻辑在WRn上升沿产生脉冲控制信号形成CK端产生逻辑，在控制信号的上升沿实现对数据触发器组D端的数据采样，采样后的数据由D0～Dn经过输入处理单元产生，控制信号脉冲宽度必须满足数据触发器对CK信号的要求。
5.根据权利要求3所述的数据读写方法，其特征在于，经输入单元处理后的RDn信号、CEn信号及锁存的地址信号，通过二输入或非门、与门及反相器或类似逻辑产生的数据控制信号形成DATA_OE产生逻辑，在DATA_OE有效时输出数据Q0～Qn。
6.根据权利要求3所述的数据读写方法，其特征在于，写信号为WRn，读信号为RDn，片选信号为CEn，信号均为低有效；地址信号为A0～An；写数据信号为D0～Dn、读数据输出信号为Q0～Qn、数据控制信号为DATA_OE。
7.根据权利要求3所述的数据读写方法，其特征在于，在片选信号CEn有效时，读写电路在写信号WRn下降沿锁存地址信号A0～An，在写信号的上升沿对D0～Dn进行采样。
8.根据权利要求3所述的数据读写方法，其特征在于，在片选信号CEn有效时，读写电路在读信号RDn下降沿锁存地址信号A0～An；在读信号RDn下降沿一定延迟时间后，输出数据Q0～Qn，且输出数据在读信号RDn撤销后保持一定的时间，主机可以在读信号上升沿对输出数据进行采样。
CN201811321080.5A 2018-11-07 2018-11-07 一种并行接口读写电路及数据读写方法 Pending CN109472086A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811321080.5A CN109472086A (zh) 2018-11-07 2018-11-07 一种并行接口读写电路及数据读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811321080.5A CN109472086A (zh) 2018-11-07 2018-11-07 一种并行接口读写电路及数据读写方法

Publications (1)

Publication Number Publication Date
CN109472086A true CN109472086A (zh) 2019-03-15

Family

ID=65672011

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811321080.5A Pending CN109472086A (zh) 2018-11-07 2018-11-07 一种并行接口读写电路及数据读写方法

Country Status (1)

Country Link
CN (1) CN109472086A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111079167A (zh) * 2019-12-22 2020-04-28 哈尔滨新中新电子股份有限公司 一种通过cpld实现的硬件电路加密装置
CN111090893A (zh) * 2019-12-22 2020-05-01 哈尔滨新中新电子股份有限公司 一种硬件电路加密方法
CN114489233A (zh) * 2022-01-24 2022-05-13 上海华力集成电路制造有限公司 一种相位可调任意波形发生器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594331A (zh) * 2011-12-29 2012-07-18 中国西电电气股份有限公司 基于fpga内部的一种模拟并行接口电路及其实现方法
CN103714190A (zh) * 2013-05-07 2014-04-09 深圳市汇春科技有限公司 简单高效的在线仿真方法及接口电路
CN107045879A (zh) * 2015-10-08 2017-08-15 阿尔特拉公司 集成电路中的状态可见性和操纵
US9798848B1 (en) * 2014-09-02 2017-10-24 Cadence Design Systems, Inc. Method, system, and computer program product for performing channel analyses for an electronic circuit design including a parallel interface

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102594331A (zh) * 2011-12-29 2012-07-18 中国西电电气股份有限公司 基于fpga内部的一种模拟并行接口电路及其实现方法
CN103714190A (zh) * 2013-05-07 2014-04-09 深圳市汇春科技有限公司 简单高效的在线仿真方法及接口电路
US9798848B1 (en) * 2014-09-02 2017-10-24 Cadence Design Systems, Inc. Method, system, and computer program product for performing channel analyses for an electronic circuit design including a parallel interface
CN107045879A (zh) * 2015-10-08 2017-08-15 阿尔特拉公司 集成电路中的状态可见性和操纵

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111079167A (zh) * 2019-12-22 2020-04-28 哈尔滨新中新电子股份有限公司 一种通过cpld实现的硬件电路加密装置
CN111090893A (zh) * 2019-12-22 2020-05-01 哈尔滨新中新电子股份有限公司 一种硬件电路加密方法
CN111079167B (zh) * 2019-12-22 2023-06-16 哈尔滨新中新电子股份有限公司 一种通过cpld实现的硬件电路加密装置
CN114489233A (zh) * 2022-01-24 2022-05-13 上海华力集成电路制造有限公司 一种相位可调任意波形发生器

Similar Documents

Publication Publication Date Title
CN109472086A (zh) 一种并行接口读写电路及数据读写方法
CN203909710U (zh) 一种适用于SoC芯片的多功能低电平复位电路
US20130250701A1 (en) Write command and write data timing circuit and methods for timing the same
CN105117360A (zh) 基于fpga的接口信号重映射方法
CN105244054B (zh) 一种适用于宇航用sram型fpga的抗单粒子瞬态加固寄存器
CN102682700B (zh) 一种led恒流驱动芯片及其输出电流控制方法
US8315114B2 (en) Memory controllers
CN104571263B (zh) 一种片上定时器
CN109039307A (zh) 双沿防抖电路结构
CN103592881A (zh) 一种基于fpga的多路信号同步采样控制电路
CN108038068A (zh) 一种基于ddr读数据同步方法及系统
CN109918332A (zh) Spi从设备及spi设备
CN103247324B (zh) 一种串行接口快闪存储器及其设计方法
CN106055496B (zh) 一种eeprom控制器的信号生成电路及控制方法
CN102790605B (zh) 异步信号同步器
CN104216856A (zh) 一种dcr总线和apb总线之间的总线桥
US7165184B2 (en) Transferring data between differently clocked busses
CN108170616B (zh) 利用锁存器实现跨时钟域信号传输的系统
CN102789424A (zh) 基于fpga的外扩ddr2的读写方法及基于fpga的外扩ddr2颗粒存储器
CN110097902B (zh) 针对同一端口的读写控制模块及方法、双端口存储器
CN102280129B (zh) 闪速存储器及其读取电路
CN105991138B (zh) 异步逐次逼近型模数转换电路
CN204086871U (zh) 一种基于fpga的多路信号同步采样控制电路
CN103247323B (zh) 一种串行接口快闪存储器
CN106571156B (zh) 一种高速读写ram的接口电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination