CN101141550A - 在图像传感器中的相关双采样和模数转换的装置和方法 - Google Patents

Abstract

为了在图像传感器中用相关双采样模数转换，在水平扫描时间段内，采样来自给定像素的像素信号，以生成N次相应采样信号，其中N＞1。生成对于每个相应采样信号具有相应倾斜部分的斜坡信号。比较每个相应采样信号与相应倾斜部分，以生成相应比较信号，从而确定相应数字码。将N个相应数字码相加来生成减少了随机噪声的最终数字码。

Description

在图像传感器中的相关双采样和模数转换的装置和方法

本申请要求于2006年9月8日在韩国知识产权局提交的韩国专利申请No.2006-86688的优先权，其全部内容通过引用并入这里。

技术领域

本发明总的涉及图像传感器，如CMOS(互补金属氧化物半导体)图像传感器，尤其涉及在利用CDS(相关双采样)的ADC(模数转换)的水平扫描时间段期间使用来自像素的重置信号和图像信号的多个采样，以减少随机噪声。

背景技术

图像传感器通过半导体材料的光的光转换捕获图像。电荷耦合器件(CCD)是图像传感器的这样一个例子。最近，使用CMOS(互补金属氧化物半导体)晶体管的CMOS图像传感器已经迅速发展并在电子设备中得到广泛使用。

图1是传统CMOS图像传感器(CIS)10的框图。参照图1，CIS 10包括像素阵列20、定时控制电路30、行驱动器40和ADC(模数转换)模块50。像素阵列20输出与感测的图像相对应的像素信号。定时控制电路30生成定时控制信号。行驱动器40基于定时控制信号，选择生成要处理的像素信号的像素阵列20的一行。

ADC模块50从所选的这行接收作为模拟信号的像素信号，以便转换成数字信号。ADC模块50在该模数转换期间还使用CDS(相关双采样)。CDS被广泛用来通过从像素阵列20的单位像素所生成的信号中除去固定模式的噪声(FPN)，从而仅检测期望的信号分量。在确定重置信号与图像信号之差的CDS中除去该噪声。重置信号是当施加重置电压于单位像素上时由该单位像素生成的，并且图像信号是由单位像素根据该单位像素接收的光生成的。

图2是图1的ADC模块50的ADC单元的框图，它用于处理来自像素阵列20的一列像素的像素信号。在任何给定时刻，行驱动器选择单个像素来生成在水平扫描时间段期间由单位ADC模块50处理的像素信号。参照图2，ADC模块50包括CDS单元210、码生成器240和数据总线250。

CDS单元210包括采样单元220和比较单元230。采样单元220包括开关222和存储单元224，存储单元224是电容器C1。开关222向电容器C1发送重置信号和图像信号，它们是由所选的单位像素生成的模拟信号。电容器224在第一节点上存储这些采样的重置和图像信号，并且在第二节点上施加预定斜坡信号RAMP。

比较单元230包括比较器232和反相器234。比较器232的负输入端施加有输入电压VIN，而正输入端施加有参考信号REF。斜坡信号RAMP使输入电压VIN从采样的重置电压或采样的输入电压倾斜变化(ramp)。

在任一情况下，比较器232将输入电压VIN与参考信号REF进行比较。作为结果，比较单元230从反相器234输出具有取决于根据比较器232的这个比较的逻辑状态的比较信号CDSO1。也可以使用缓冲器或放大器来代替反相器234，在这种情况下，比较信号CDSO1的逻辑状态将与反相器234的输出反相。

码生成器240从使能信号CEN的有效开始，对时钟信号CLK的边沿计数来生成数字码，例如格雷码。斜坡信号RAMP也在使能信号CEN有效时开始倾斜变化。

数据总线250接收比较信号CDSO1和数字码(格雷码)，以便在比较信号CDSO1的逻辑转换处锁存该数字码。由此当采样单元220采样重置信号时生成重置数字码，并且由此当采样单元220采样图像信号时生成图像数字码。数据总线250确定该重置和图像数字码之间的差，以生成与单位像素所感测的图像相对应的最终数字码CODE1。

图3是在图2的ADC模块50操作期间信号的时序图。参照图1、图2和图3，定义水平扫描时间段以便处理来自每行的各个单位像素的像素信号。图1中的ADC模块50包括多个ADC单元，每个类似于图2实现，并且每个耦接到像素阵列20的各自像素行。行驱动器40选择具有相应的单位像素的行，以生成在每个水平扫描时间段期间由相应ADC单元50处理的像素信号。

参照图3，图像传感器10的操作是根据时钟信号CLK定时的。在时间点t1，开关222闭合，使得在斜坡信号RAMP开始倾斜变化之前重置信号Vres被电容器224采样(图3中的重置信号采样)。在时间点t2，开关222断开，并且使能信号CEN有效，使得斜坡信号开始倾斜变化，使得码生成器240开始根据时钟信号CLK的边沿计数。

随着斜坡信号RAMP倾斜上升，输入电压VIN也从采样的重置电压Vres起倾斜上升。在时间点t3，VIN变得大于参考信号REF，从而来自比较单元230的比较信号CDSO1引起从低状态(“0”)到高状态(“1”)的逻辑转换。数据总线250将码生成器240生成的数字码锁存为重置数字码(图3中的码11)，该数字码是码生成器240从时间点t2到时间点t3对时钟信号CLK计数的结果。

然后，开关222在时间点t4闭合，从而图像信号(Vres-Vsig)在斜坡信号RAMP处在恒定低电压期间被电容器224采样。在时间点t5，开关222断开，结束图像信号的采样，并且斜坡信号RAMP在使能信号CEN的另一次有效时开始倾斜上升。此外，码生成器240根据使能信号CEN的这次有效，开始对时钟信号CLK的边沿计数。

输入电压VIN随着斜坡信号RAMP的倾斜变化而增加，直到输入电压VIN在时间点t6变得大于参考信号REF。来自比较单元230的比较信号CDSO1在时间点t6引起逻辑转换。数据总线250将码生成器240生成的数字码锁存为图像数字码(图3中的码12)，该数字码是码生成器240从时间点t5到时间点t6对时钟信号CLK计数的结果。

为了相关双采样，数据总线250确定图像数字码与重置数字码(图3中的码12-码11)之间的差，以生成与单位像素捕获的图像相对应的最终数字码CODE1。这样的相关双采样消除了像素阵列20中的固定模式噪声的影响。然而，CIS 10还包括像素阵列20和ADC模块50中的随机噪声。

由于随着CIS技术的进步，像素大小被进一步小型化，因此以放大比例生成逻辑高信号，从而随机噪声增加。这种增加的随机噪声可能使CIS 10中的图像质量严重下降。因此，期望能消除这种随机噪声的影响的机制。

发明内容

因此在本发明中，在图像传感器的水平扫描时间段期间对利用CDS(相关双采样)的ADC(模数转换)处理重置和图像信号的多个采样以减少随机噪声。

根据本发明的一个方面，一种图像传感器中的CDS与ADC方法和装置包括采样单元、斜坡信号生成器、比较单元和码生成器。采样单元在图像传感器的水平扫描时间段内，采样来自给定像素的像素信号，以生成N次相应采样信号，其中N＞1。斜坡信号生成器生成对于每个相应采样信号具有相应倾斜部分的斜坡信号。比较单元比较每个相应采样信号与相应倾斜部分，以生成相应比较信号。码生成器由每个相应比较信号生成相应数字码。

在本发明的示例实施例中，每个相应倾斜部分具有从预定斜坡信号的初始斜率根据N增加的斜率，其中该预定斜坡信号是为在水平扫描时间段期间采样一次像素信号而设计的。

在本发明的另一实施例中，数据总线将N个相应数字码相加在一起来生成对应于该像素信号的最终数字码。

在本发明的另一实施例中，码生成器从相应倾斜部分开始倾斜变化起对相应时钟信号计数，直到相应比较信号的逻辑转换为止，以对每个相应采样信号生成相应数字码。

在本发明的另一实施例中，移相器对于N个相应采样信号生成连续相移360°/N的N个相应时钟信号。

在本发明的另一实施例中，采样单元在水平扫描时间段内，采样来自给定像素的另一像素信号，以生成N次另一相应采样信号。在该情况下，斜坡信号生成器利用N个其他相应采样信号每一个的相应倾斜部分，生成相应斜坡信号，并且比较单元将N个其他相应采样信号的每一个与相应倾斜部分比较，以生成相应比较信号。码生成器由N个其他相应采样信号的每一个的每个相应比较信号，生成相应数字码。

例如，像素信号是给定像素生成的重置信号，并且其他像素信号是给定像素生成的图像信号。当图像传感器是CMOS(互补金属氧化物半导体)图像传感器时，使用本发明的该实施例是特别有利的。

在这种情况下，数据总线将N个相应采样信号的相应数字码相加来生成对应于重置信号的最终重置数字码，并且将N个其他相应采样信号的相应数字码相加来生成对应于图像信号的最终图像数字码。同样在这种情况下，数据总线确定最终图像数字码与最终重置数字码之间的差以便生成具有相关双采样的最终数字码。

在本发明的另一实施例中，在水平扫描时间段的头一半期间采样该像素信号N次，并且在水平扫描时间段的后一半期间采样该其他像素信号N次。

在本发明的另一实施例中，可以交替使用多个电容器存储N个像素信号采样的每一个。此外，当使用这样多个电容器时，每个该采样使用一个电容器，这可以与存储在另一电容器中的之前采样的模数转换在时间上重叠。

以这种方式，多次采样重置和图像信号，并且将CDS与ADC的结果相加在一起来减少随机噪声。此外，在水平扫描时间段内执行这些多重采样和这些多重采样的处理，从而保持图像传感器的速度性能。

附图说明

当参照附图详细描述其示例性实施例时，本发明的上述和其他特征和优点将变得更加明白：

图1是传统CIS的框图；

图2是根据现有技术的图1的ADC模块的框图；

图3是根据现有技术的图2的ADC模块操作期间信号的时序图；

图4是根据本发明一个实施例的CDS和ADC装置的框图；

图5是根据本发明一个实施例的、图4的CDS和ADC装置的操作期间信号的时序图；

图6是根据本发明另一实施例的、具有多个采样电容器的CDS和ADC装置的框图；

图7是根据本发明一个实施例的、图6的CDS和ADC装置的操作期间信号的时序图；

图8是根据本发明一个实施例的、包括图4或图6的CDS和ADC装置的图像传感器的框图；

图9是示出根据本发明一个实施例的所选行的单位像素的框图，它生成由图4或图6的CDS和ADC装置处理的像素信号；

图10示出根据本发明一个实施例的、图4或图6的CDS和ADC装置的附加组件的框图；

图11示出根据现有技术的、在水平扫描时间段期间由图2的CDS和ADC装置对于重置和图像信号的单采样的操作期间信号的时序图；

图12示出根据本发明一个实施例的、在水平扫描时间段期间由图4或图6的CDS和ADC装置对于重置和图像信号的多个采样的操作期间信号的时序图；以及

图13示出根据本发明一个实施例的、在水平扫描时间段期间由图4或图6的CDS和ADC装置对于重置和图像信号的多个采样的操作期间的步骤的流程图。

这里的附图是为了使说明清楚而画出的，并不一定是按比例画的。图1、2、3、4、5、6、7、8、9、10、11、12和13中具有相同附图标记的元件指代具有相似结构和/或功能的元件。

具体实施方式

图4是根据本发明实施例的CDS(相关双采样)与ADC(模数转换器)装置400的框图。参照图4，CDS与ADC装置400包括CDS单元410、移相器440、码生成器450和数据总线460。CDS单元410包括采样单元420和比较单元430。采样单元420包括开关422和存储单元424，存储单元424在本发明的一个实施例中是电容器C1。比较单元430包括比较器432和反相器434。

图8示出包括CDS与ADC装置400的图像传感器800。图像传感器800包括定时控制电路802、行驱动器804、像素阵列806和ADC(模数转换器)模块808。行驱动器804响应于来自定时控制电路802的控制信号，选择像素阵列806中生成要由ADC模块808处理的像素信号的一行像素。

ADC模块808包括多个CDS与ADC装置400-1、400-2、...、和400-m，每个类似于图4的CDS与ADC装置400实现。CDS与ADC装置400-1、400-2、...、和400-m中的每一个耦接到像素阵列806的一列像素。图8示出具有m列像素的像素阵列806的例子，从而ADC模块808包括m个CDS与ADC装置400-1、400-2、...、和400-m。

定时控制电路802生成控制信号，使得所选像素行生成在水平扫描时间段期间由CDS与ADC装置400-1、400-2、...、和400-m处理的像素信号。因此，该所选行中的各个单位像素生成在水平扫描时间段期间由CDS与ADC装置400-1、400-2、...、和400-m中每一个进行CDS(相关双采样)和ADC(模数转换)处理的各个像素信号。例如，图9示出所选行中的单位像素807，它生成在水平扫描时间段期间由相应CDS与ADC装置400-1处理的各个像素信号。

定时控制电路802控制行驱动器804来对于每个水平扫描时间段在像素阵列806中选择相应一行像素耦接到CDS与ADC装置400-1、400-2、...、和400-m。因此，像素阵列806中的各像素行在连续的水平扫描时间段内连续耦接到CDS与ADC装置400-1、400-2、...、和400-m。

回来参照图4，开关S1的第一端耦接到生成像素信号APS01的单位像素的节点，并且被选择耦接到CDS与ADC装置400。开关S1的第二端耦接到电容器424的第一端，电容器424的第二端耦接到地节点GND。电容器424的第一端生成采样的输入电压VIN，该电压被施加到比较器430的负输入端。

斜坡信号RAMP被施加到比较器430的正输入端。参照图4和图10，CDS与ADC装置400还包括控制器812和用于生成斜坡信号RAMP的斜坡信号生成器814。比较器432的输出被输入到反相器434，后者生成到数据总线460的比较信号CDSO2。在用缓冲器或放大器替代反相器434的情况下，也可以实践本发明。

CDS与ADC装置400根据图13的流程图和图5、图11和图12的时序图操作。CDS与ADC装置400操作来在图像传感器800的水平扫描时间段期间执行N个重置信号采样和N个图像信号采样(N＞1)。水平扫描时间段是指分配用来处理来自像素阵列806中的一行像素的像素信号的时间段。现在参照图4、图5、图10、图11、图12和图13描述CDS与ADC装置400的操作。

参照图5的时序图，根据本发明的一个实施例，CDS与ADC装置400的操作同步于控制器812生成的原始时钟信号CLK。或者，可以在控制器812作为提供图像传感器800内的原始时钟信号CLK的定时控制电路802的一部分的情况下，实践本发明。

图5示出在图像传感器800的一个水平扫描时间段期间，N＝2个重置信号采样和N＝2个图像信号采样的例子的时序图。水平扫描时间段是指允许用来处理图像传感器800的像素阵列806中的一行像素的时间。因此，根据图5的时序图，所选行的一个单位像素输出要由CDS与ADC装置400在水平扫描时间段期间处理的重置信号和图像信号。

最初，控制器812设置i＝1(图13的步骤S941)，并且通过从时间点t1到时间点t2使T2控制信号有效来闭合开关S1，执行第i(即，第一)重置信号采样(图13的步骤S942)。根据本发明一个实施例，每个重置信号采样是对于原始时钟信号CLK的一个周期的。在该重置信号采样结束时，采样的输入电压VIN达到从单元像素输出的重置信号的重置电压Vres。

移相器440生成使能信号CEN_P和由原始时钟信号CLK修改的时钟信号CLK_P。修改的时钟信号CLK_P被生成为具有(i-1)*360°/N的相移。因此，对于第一重置信号采样，修改的时钟信号CLK_P相对于原始时钟信号CLK具有零相移。

在第一重置信号采样之后，在时间点t2使能信号CEN_P有效。在使能信号CEN_P有效时，码生成器450开始对相对于原始时钟信号CLK具有零相移的修改的时钟信号CLK_P的(上升和/或下降)边沿计数。在本发明一个实施例中，码生成器450根据格雷码序列计数。可以在码生成器450对修改的时钟信号CLK_P的上升和/或下降边沿计数的情况下实践本发明。

此外，在使能信号CEN_P有效时，来自斜坡信号生成器814的斜坡信号RAMP开始第i(即，第一)斜坡部分。在图5中，斜坡信号开始从时间点t2开始倾斜下降。

图11示出在图2的ADC模块50的操作期间信号的时序图。在现有技术的ADC模块50中，在一个水平扫描时间段Thstp期间，执行仅一个重置信号采样841和一个图像信号采样842。在图11中，在图像传感器10的原始时钟信号CLK的一个周期tclk期间执行重置信号采样841和图像信号采样842中的每一个。

在图11中，经过重置信号采样841，比较器输入电压VIN被采样到处在重置电压Vres上的重置信号。在重置信号采样841之后，斜坡信号RAMP开始在第一倾斜部分851中倾斜上升，以便图2的ADC模块50中的相关双采样。类似地，经过图像信号采样842，比较器输入电压VIN被采样到处在(Vres-Vsig)的电压上的图像信号，其中Vsig指示在单位像素接收的光量。在图像信号采样842之后，斜坡信号RAMP开始在第二倾斜部分852中倾斜上升，以便图2的ADC模块50中的相关双采样。

在图11中，斜坡信号RAMP具有两个倾斜部分851和852，因为在水平扫描时间段Thstp期间重置信号采样和图像信号采样每个只执行一次。水平扫描时间段Thstp的头一半用于一个重置信号采样841，而水平扫描时间段Thstp的后一半用于一个重置信号采样842。

因此，倾斜部分851和852的每一个具有(Vramp_max-Vramp_min)/(tmax1-tmin1)的斜率，其中(tmax1-tmin1)≈(1/2*Thstp-tclk)。Vramp_max是倾斜部分851和852例如在时间点tmax1出现的最大值。Vramp_min是倾斜部分851和852例如在时间点tmin1出现的最小值。

相反，图12示出在图4的CDS与ADC装置400的操作期间信号的时序图。在图12中，在水平扫描时间段Thstp期间，执行N个重置信号采样901、902和...以及N个图像信号采样911、912和...，N＞1。水平扫描时间段Thstp被设计来处理来自图像传感器的每行的像素信号，并且基本上与图11和图12相同。在本发明一个实施例中，在水平扫描时间段Thstp的头一半期间执行N个重置信号采样901、902和...，并且在水平扫描时间段Thstp的后一半期间执行N个图像信号采样911、912和...。

进一步参照图12，在每个重置信号采样和每个图像信号采样之后生成各自的倾斜部分。因此，在重置和图像信号采样901、902、911和912之后分别生成相应倾斜部分921、922、931和932。因此，每个倾斜部分921、922、931和932的斜率根据N增加。对于在水平扫描时间段Thstp期间的N个重置信号采样和N个图像信号采样，倾斜部分921、922、931和932每一个的斜率大约是(Vramp_max-Vramp_min)/(tmax2-tmin2)，其中(tmax2-tmin2)≈[Thstp/(2*N)-tclk]。

Vramp_max是倾斜部分921、922、931和932例如在时间点tmax2出现的最大值。Vramp_min是倾斜部分921、922、931和932例如在时间点tmin2出现的最小值。Vramp_max和Vramp_min基本上与图11和图12相同。因此，倾斜部分921、922、931和932每一个的斜率从图11的倾斜部分851和852的每个斜率根据N增加。图5示出对于N＝2的情况的例子，斜坡信号RAMP的每个倾斜部分对于这种多个采样具有相应增加的斜率。

在时间点t2使能信号CEN_P有效时，随着斜坡信号RAMP也开始倾斜下降，码生成器450开始对修改的时钟信号CLK_P的边沿计数。同时，比较器432将采样的输入电压VIN与正倾斜下降的斜坡信号RAMP进行比较。最后，当比较信号CDSO2在时间点t3进行从逻辑低状态“0”到逻辑高状态“1”的转换(图13的步骤S943)时，斜坡信号RAMP变得小于处在重置电压电平Vres上的采样的输入电压VIN。

数据总线460在该时间点t3将码生成器450生成的数字码锁存为第一重置数字码(图5中的码11)，它对应于在时间t1到t2期间的第一重置信号采样(图13的步骤S944)。该第一重置数字码对应于在时间段t2到t3期间码生成器450对修改的时钟信号CLK_P边沿的计数。

随后参照图4、图5和图13，i＝i+1(图13的步骤S945)，如果i仍然小于N(图13的步骤S946)，则在斜坡信号RAMP的第一倾斜部分末端在时间点t4达到Vramp_min之后，执行下一重置信号采样(即，第二重置信号采样)。因此，对在时间段t4到t5期间执行的另一重置信号采样重复步骤S941、S942、S943、S944、S945和S946。

以这种方式，数据总线460锁存对应于该第二重置信号采样的第二重置数字码(图5中的码12)，它对应于在时间段t6到t7期间码生成器450对修改的时钟信号CLK_P边沿的计数。此外，要注意在第二重置信号采样期间修改的时钟信号CLK_P的相位从原始时钟信号CLK偏移180°＝(i-1)*360°/N，在图5的例子中i＝2，且N＝2。

进一步参照图4、图5和图13，当i＞N(图13的步骤S946)时，完成N个重置信号采样。数据总线460将对N个重置信号采样生成的N个重置数字码(码11+码12)相加，生成最终的重置数字码(图13的步骤S947)。

随后，开始执行N个图像信号采样，控制器812设置i＝1(图13的步骤S948)，并且通过从时间点t8到时间点t9使T2控制信号有效来闭合开关S1，执行第i(即，第一)图像信号采样(图13的步骤S949)。根据本发明一个实施例，每个图像信号采样是对于原始时钟信号CLK的一个周期的。在该图像信号采样结束时，采样的输入电压VIN达到从单元像素输出的图像信号的图像电压(Vres-Vsig)。

移相器440生成使能信号CEN_P和具有(i-1)*360°/N的相移的修改的时钟信号CLK_P。因此，对于第一图像信号采样，修改的时钟信号CLK_P相对于原始时钟信号CLK具有零相移。在第一图像信号采样之后，在时间点t9使能信号CEN_P有效。

在使能信号CEN_P有效时，码生成器450开始对相对于原始时钟信号CLK具有零相移的修改的时钟信号CLK_P的边沿计数。此外，在使能信号CEN_P有效时，来自斜坡信号生成器814的斜坡信号RAMP开始第i(即，第一)倾斜部分，该倾斜部分具有类似于重置信号采样的倾斜部分的递增向下的斜率(图13中的步骤S950)。

同时，比较器432将采样的输入电压VIN与正倾斜下降的斜坡信号RAMP进行比较。最后，当比较信号CDSO2在时间点t10进行从逻辑低状态“0”到逻辑高状态“1”的转换(图13的步骤S950)时，斜坡信号RAMP变得小于采样的输入电压VIN。

数据总线460在该时间点t10将码生成器450生成的数字码锁存为第一图像数字码(图5中的码21)，它对应于在时间t8到t9期间的第一图像信号采样(图13的步骤S951)。该第一图像数字码对应于在时间段t9到t10期间码生成器450对修改的时钟信号CLK_P边沿的计数。

随后参照图4、图5和图13，i＝i+1(图13的步骤S952)，如果i仍然小于N(图13的步骤S953)，则执行下一图像信号采样(即，第二图像信号采样)。因此，对第二图像信号采样重复图13的步骤S948、S949、S950、S951、S952和S953。以这种方式，数据总线460锁存对应于该第二图像信号采样的第二图像数字码(图5中的码22)，它对应于码生成器450对修改的时钟信号CLK P边沿的计数。此外，要注意在第二图像信号采样期间修改的时钟信号CLK_P的相位从原始时钟信号CLK偏移180°＝(i-1)*360°/N，在图5的例子中i＝2，且N＝2。

进一步参照图4、图5和图13，当i＞N(图13的步骤S953)时，完成N个图像信号采样。数据总线460将对N个图像信号采样生成的N个图像数字码(码21+码22)相加，生成最终的图像数字码(图13的步骤S954)。此外，数据总线460将步骤S947中确定的最终重置数字码减去步骤S954中确定的最终图像数字码，生成最终数字码CODE2(图13的步骤S955)，最终数字码CODE2对应于在当前水平扫描时间段期间由耦接到CDS与ADC装置400的单位像素感测的图像。

使用这种最终重置数字码与最终图像数字码之间的差会引起相关双采样，以消除固定模式噪声。此外，通过以对于这连续N个多个采样的修改的时钟信号CLK_P的连续相移、将来自N个重置信号采样和N个图像信号采样的数字码相加，即使对每个采样的较低分辨率，也得到较高的模数转换的分辨率。例如，在图5中N＝2，如果每个采样是512个可能电平的分辨率，则通过将N＝2采样相加得到的最终分辨率是1024个可能电平。

因此，即使在图5中的N个采样的每一个的模数转换的分辨率较低的情况下，也可以实现较高的模数转换的最终分辨率。此外，这样的多个N＝2采样将随机噪声减少到1/。一般而言，对于在水平扫描时间段期间这样的N个重置信号采样和N个图像信号采样，随机噪声可以减少到1/sqrt(N)，sqrt(N)是N的平方根。

对于多个重置信号采样和图像信号采样描述了图4和图5的本发明。然而，本发明可以用于在水平扫描时间段期间耦接到CDS与ADC装置400的单位像素的任何其他类型的像素信号的多个采样。

图6是根据本发明另一实施例的CDS与ADC装置600的框图。图4和图6中具有相同附图标记的元件指代具有类似结构和/或功能的元件。图7是图6的CDS与ADC装置600的操作期间信号的时序图，其中在水平扫描时间段期间执行N＝2重置信号采样和N＝2图像信号采样。

比较图4和图6，CDS与ADC装置600具有修改的CDS单元610，CDS单元610具有开关单元620，使用分别是电容器C1和C2的第一和第二存储单元630，采样来自在水平扫描时间段期间耦接到CDS与ADC装置600的单位像素的像素信号(即，重置信号和图像信号)。开关单元620包括第一开关622、第二开关624、第三开关626和第四开关628，它们分别响应于第一、第二、第三和第四控制信号T11、T12、T13和T14操作。

第一和第三开关622和626串联在生成像素信号APS01的单位像素与比较器432的负输入端之间。第二和第四开关624和628串联在生成像素信号APS01的单位像素与比较器432的负输入端之间。

电容器C1的第一端耦接到第一和第三开关622和626之间的节点，并且电容器C1的第二端耦接到地节点GND。电容器C2的第一端耦接到第二和第四开关624和628之间的节点，并且电容器C2的第二端耦接到地节点GND。

参照图6和图7，第一开关622响应于有效的第一控制信号T11闭合，来在时间段t1到t2期间采样重置信号Vres，以将采样的重置信号Vres存储在第一电容器630中。在时间点t2之后，第一开关622断开，并且第三开关626响应于有效的第三控制信号T13而闭合，来将采样的重置信号Vres从第一电容器630传送到比较器432的负输入端。然后，类似于图5，对图7中的该第一重置信号采样执行具有相关双采样的模数转换。

然后在时间点t3，第二开关624响应于有效的第二控制信号T12而闭合，采样重置信号Vres以存储到第二电容器640中。斜坡信号RAMP在时间点t3可以继续倾斜下降，因为第四开关T14仍然断开从而隔离存储在第二电容器640中的第二采样重置信号。因此，第二电容器640预先存储在时间段t3到t4期间采样的重置信号Vref的第二采样。在该时间段期间，可以继续比较存储在第一电容器C1中的重置信号的第一采样和斜坡信号RAMP。

然而，在第四开关628响应于有效的第四控制信号T14而闭合、以将第二采样重置信号Vres从第二电容器640传送到比较器432的负输入端的时间点t4之前，第三开关626断开。因此，图6的CDS与ADC装置600对于N个重置信号采样花费的时间比图4的CDS与ADC装置400要少。

类似地，在图像信号的第二采样的模数转换与图像信号的第一采样的相关双采样之间允许这种交迭。因此，图6的CDS与ADC装置600对于N个图像信号采样花费的时间比图4的CDS与ADC装置400要少。

尽管参照其示例性实施例特别示出和描述了本发明，但本领域技术人员将理解，在不背离权利要求书所限定的本发明宗旨和范围的前提下，可以对其进行形式和细节的各种改变。

本发明仅仅由权利要求书及其等效限定。

Claims (20)

1.一种在图像传感器中CDS(相关双采样)和ADC(模数转换)的方法，包括：

在图像传感器的水平扫描时间段内，采样来自给定像素的像素信号，以生成N次相应采样信号，其中N＞1；

生成对于每个相应采样信号具有相应倾斜部分的斜坡信号；

比较每个相应采样信号与相应倾斜部分，以生成相应比较信号；和

由每个相应比较信号生成相应数字码。

2.如权利要求1所述的方法，其中，每个相应倾斜部分具有从预定斜坡信号的初始斜率根据N增加的斜率，其中该预定斜坡信号是为在水平扫描时间段期间采样一次像素信号而设计的。

3.如权利要求1所述的方法，还包括：

将N个相应数字码相加来生成对应于该像素信号的最终数字码。

4.如权利要求1所述的方法，还包括：

从相应倾斜部分开始倾斜变化起对相应时钟信号计数，直到相应比较信号的逻辑转换为止，以对每个相应采样信号生成相应数字码。

5.如权利要求4所述的方法，还包括：

对于N个相应采样信号生成连续相移360°/N的相应时钟信号。

6.如权利要求1所述的方法，还包括：

在水平扫描时间段内，采样来自给定像素的另一像素信号，以生成N次另一相应采样信号；

利用N个其他相应采样信号每一个的相应倾斜部分，生成相应斜坡信号；

将其他相应采样信号的每一个与相应倾斜部分比较，以生成相应比较信号；和

由N个其他相应采样信号的每一个的每个相应比较信号，生成相应数字码。

7.如权利要求6所述的方法，其中，像素信号是给定像素生成的重置信号，并且其中其他像素信号是给定像素生成的图像信号，并且其中图像传感器是CMOS(互补金属氧化物半导体)图像传感器。

8.如权利要求7所述的方法，还包括：

将N个相应采样信号的相应数字码相加来生成对应于重置信号的最终重置数字码；

将N个其他相应采样信号的相应数字码相加来生成对应于图像信号的最终图像数字码；和

确定最终图像数字码与最终重置数字码之间的差以便相关双采样。

9.如权利要求6所述的方法，还包括：

在水平扫描时间段的头一半期间采样该像素信号N次；和

在水平扫描时间段的后一半期间采样该其他像素信号N次。

10.如权利要求1所述的方法，还包括：

对像素信号的N个采样的每一个交替使用多个电容器；

其中，一个电容器的像素信号的N个采样之一与比较另一电容器的采样像素信号和相应倾斜部分的时间相重叠。

11.一种图像传感器中的CDS(相关双采样)与ADC(模数转换器)装置，该CDS与ADC装置包括：

采样单元，在图像传感器的水平扫描时间段内，采样来自给定像素的像素信号，以生成N次相应采样信号，其中N＞1；

斜坡信号生成器，生成对于每个相应采样信号具有相应倾斜部分的斜坡信号；

比较单元，比较每个相应采样信号与相应倾斜部分，以生成相应比较信号；和

码生成器，由每个相应比较信号生成相应数字码。

12.如权利要求11所述的CDS与ADC装置，其中，每个相应倾斜部分具有从预定斜坡信号的初始斜率根据N增加的斜率，其中该预定斜坡信号是为在水平扫描时间段期间采样一次像素信号而设计的。

13.如权利要求11所述的CDS与ADC装置，还包括：

数据总线，将N个相应数字码相加在一起来生成对应于该像素信号的最终数字码。

14.如权利要求11所述的CDS与ADC装置，其中码生成器从相应倾斜部分开始倾斜变化起对相应时钟信号计数，直到相应比较信号的逻辑转换为止，以对每个相应采样信号生成相应数字码。

15.如权利要求14所述的CDS与ADC装置，还包括：

移相器，对于N个相应采样信号生成连续相移360°/N的N个相应时钟信号。

16.如权利要求11所述的CDS与ADC装置，其中采样单元在水平扫描时间段内，采样来自给定像素的另一像素信号，以生成N次另一相应采样信号；

并且其中斜坡信号生成器利用N个其他相应采样信号每一个的相应倾斜部分，生成相应斜坡信号；

并且其中比较单元将N个其他相应采样信号的每一个与相应倾斜部分比较，以生成相应比较信号；

并且其中码生成器由N个其他相应采样信号的每一个的每个相应比较信号，生成相应数字码。

17.如权利要求16所述的CDS与ADC装置，其中，像素信号是给定像素生成的重置信号，并且其中其他像素信号是给定像素生成的图像信号，并且其中图像传感器是CMOS(互补金属氧化物半导体)图像传感器。

18.如权利要求17所述的CDS与ADC装置，还包括：

数据总线，将N个相应采样信号的相应数字码相加来生成对应于重置信号的最终重置数字码，并且将N个其他相应采样信号的相应数字码相加来生成对应于图像信号的最终图像数字码，并且其中数据总线确定最终图像数字码与最终重置数字码之间的差以便相关双采样。

19.如权利要求16所述的CDS与ADC装置，其中，在水平扫描时间段的头一半期间采样该像素信号N次，并且其中在水平扫描时间段的后一半期间采样该其他像素信号N次。

20.如权利要求16所述的CDS与ADC装置，还包括：

多个电容器；和

开关单元，将像素信号的N个采样交替存储在所述多个电容器中；

其中，一个电容器的像素信号的N个采样之一与比较存储在另一电容器的采样像素信号和相应倾斜部分的时间相重叠。

Images