CN108352840A

CN108352840A - 模数转换和模数转换方法

Info

Publication number: CN108352840A
Application number: CN201680064238.8A
Authority: CN
Inventors: 阿迪·扎库尼; 蒂姆·布兰哈尔特
Original assignee: Ams Sensors Belgium BVBA
Current assignee: Ams Sensors Belgium BVBA
Priority date: 2015-11-06
Filing date: 2016-10-27
Publication date: 2018-07-31
Anticipated expiration: 2036-10-27
Also published as: EP3371889B1; CN108352840B; US20180323795A1; EP3371889A1; US10340936B2; WO2017076748A1

Abstract

一种用于成像设备的模数转换器(110)，包括用于从所述成像设备的像素阵列中接收模拟信号的模拟信号输入端(123)和用于接收N个斜坡信号的N个斜坡信号输入端(121、122)，其中N是≥2的整数。N个斜坡信号具有不同的斜率。ADC具有用于接收至少一个时钟信号的时钟输入端(143)。比较级(120)连接到所述斜坡信号输入端并连接到所述模拟信号输入端。所述比较级(120)被配置为在所述转换期期间将所述斜坡信号与所述模拟信号进行比较以提供比较输出。控制级(130)被配置为基于所述比较输出和指示在所述转换期期间何时已经达到至少一个切换点的选择输入来控制计数器级(140)。

Description

模数转换和模数转换方法

技术领域

本发明涉及一种模数转换器并涉及一种执行模数转换的方法，该方法可以用于例如转换从成像设备的像素阵列输出的模拟信号电平。

背景技术

图像传感器包括称为像素的单位元素的阵列。像素阵列在曝光期间暴露于辐射，并且随后从阵列中读取每个像素的信号值。

像素信号是模拟信号。提供模数转换器(ADC)以将模拟像素信号转换为数字信号。ADC是图像传感器的主要构建块，并且在帧速率、动态范围以及功耗方面常常是成像器的读出块中的瓶颈。已经提出了各种布置，其中对从阵列的列中读取的模拟信号值并行地执行模数转换。这有助于增加可以读取像素阵列的速度。图1示出了具有像素阵列10和针对像素阵列10的每列提供的ADC 20的图像传感器架构的示例。

图像传感器中的一个已知类型的ADC是斜坡ADC。这在图1和图2中示出。斜坡发生器21生成分配到ADC 20的斜坡信号Vramp。每个斜坡ADC 20具有比较器23，该比较器23将从像素阵列10中接收到的模拟像素信号ADC_IN[0]、……、ADC_IN[N]与斜坡信号Vramp进行比较。每个模数转换器20还包括计数器24，该计数器24基于比较器输出被启用一段时间。该时间段可以通过在此期间激活的数字计数器24转化为数字。考虑到其主要数字性质，斜坡ADC利用该技术伸缩性良好。

图3示出了斜坡陡度和时钟速度对斜坡转换器性能的影响。计数器值DN与输入模拟信号的数字表示相对应。如图3(B)所示，减少量化误差并因此减少最低有效位(LSB)值的一个方法是增加时钟速度。如图3(C)所示，减少量化误差并因此减少最低有效位(LSB)值的另一个方法是减少斜坡的陡度。减少斜坡的陡度的显着缺点是ADC的输入范围相应地减少。因此，ADC不能像图3(A)的ADC那样转换相同范围的模拟信号值。

由于每个时钟周期对应量化步长(LSB)，因此N位分辨率所需的时钟周期数等于2^N。例如，12位分辨率需要4096个时钟周期。即使当使用1GHz的高时钟速度时，完成模数转换也花了超过4μs的时间。因此，随着分辨率位数的增加，该转换器拓扑结构变慢且功率效率低。

因此，需要新的解决方案来提高这种转换器在较高位分辨率下的转换速度。

为了减少转换时间和/或减少ADC的功耗，已经提出了用于图像传感器ADC的光子传输曲线(PTC)方法。在Xhakoni，A.、Ha Le-Thai、T.Geurts、G.Chapinal以及G.Gielen，2014年，Sensors Journal，IEEE 2932-2933的论文“PTC-Based Sigma-Delta ADCs forHigh-Speed,Low-Noise Imagers”中描述了示例。图4示出了原理。在图4中，线A图示了信号，线B图示了光子散粒噪声，以及线C图示了量化噪声。

基于PTC的ADC在低亮度时使用小量化步长，在较高的光级时使用大量化步长。在高光级时，读出链的噪声由光电二极管的光子散粒噪声控制，这是信号相关。因此，PTC ADC在高光级时的较大量化步长对SNR的影响最小。在斜坡ADC中，基于PTC的量化可以通过使用不同陡度的两个不同斜坡来实现。例如，在高亮度时可能使用具有陡度X的斜坡。在低亮度时，具有陡度X/8的斜坡也会使量化步长减少8x。如果需要12位低亮度等效分辨率，则可以使用具有9位ADC的相同数量的时钟周期的斜坡ADC，并且具有比快斜坡的陡度低8x的陡度的慢斜坡，实现12位ADC的量化步长(LSB12＝LSB9/8)。

图5示出了当使用具有10ke全阱的像素时，基于PTC的量化在像素读出链的SNR中的影响。基于PTC的12位ADC和常规的12位ADC之间的SNR差值是在中等光级时约0.2dB的SNR下降。

已经开发了几种方法来实现斜坡ADC中基于PTC的量化步长。在MartijnF.Snoeij、Albert JP Theuwissen、Kofi AA Makinwa、Johan H.Huijsing，2007年，IEEEJOURNAL OF SOLID-STATE CIRCUITS 2968-2977的论文“Multiple-Ramp Column-ParallelADC Architectures for CMOS Image Sensors”和在US 2013/0206961 A1中描述了示例。Snoeij描述了多斜坡单斜率(MRSS)方法和多斜坡多斜率(MRMS)方法。在精细比较级之前，两种方法都需要粗略的比较级。

在US 2013/0206961 A1中描述的方法使用比较器来检测待转换的模拟信号是低于参考电平，还是高于参考电平。根据比较的结果，在ADC中使用快斜坡或慢斜坡来转换模拟信号。这需要具有严格偏移要求的斜坡预选比较器。此外，在实际转换之前当执行斜坡预选时，转换时间增加。

本专利申请追求提供一种供选择的模数转换器。

发明内容

本专利申请的目的是提供一种模数转换器和一种模数转换的方法。

该目的将通过独立权利要求的主题来实现。该申请的实施例和发展在从属权利要求中限定。

在实施例中，用于成像设备的模数转换器包括：

模拟信号输入端，其用于从成像设备的像素阵列中接收模拟信号；

N个斜坡信号输入端，其用于接收N个斜坡信号，其中N是≥2的整数，N个斜坡信号具有不同的斜率；

时钟输入端，其用于接收至少一个时钟信号；

比较级，其连接到斜坡信号输入端并连接到模拟信号输入端，该比较级被配置为在转换期期间将斜坡信号与模拟信号进行比较以提供比较输出；

计数器级；以及

控制级，其被配置为基于比较输出和指示在转换期期间何时已经达到至少一个切换点的选择输入来控制计数器级，其中该切换点指示斜坡信号中不同的一个与模拟信号的比较输出可以用于控制计数器级的点。

比较级可以包括最少两个比较器。

模数转换器(缩写为ADC)的比较级可以将N个斜坡信号中的每个与模拟信号同时比较，以提供N个比较输出。可选择地，ADC的比较级可以将N个斜坡信号中的多个(S个)(其中S<N)与模拟信号同时比较，以同时提供S个比较输出。比较级可以被配置为在转换期期间选择性地将斜坡信号中的不同一个与模拟信号进行比较。

控制级可以被配置为在转换期期间将计数器级的控制从第一斜坡信号的比较输出改变为第二不同的斜坡信号的比较输出。第二斜坡信号可以比第一斜坡信号具有更高的斜率。

控制级被配置为在转换期开始之后并且在第一切换点之前使用最缓的(shallowest)斜坡信号的比较输出来控制计数器级。最缓的斜坡信号具有所有斜坡信号的最慢斜率。

控制级可以被配置为：在转换期期间，确定在已经达到与第n个斜坡信号的比较输出相关联的切换点之前，第N个斜坡信号的比较输出是否已经改变状态，其中，n是在1……N-1的范围中的整数；并且如果在已经达到与第n个斜坡信号的比较输出相关联的切换点之前，第N个斜坡信号的比较输出已经改变状态，则使用第n个斜坡信号的比较输出来控制计数器级。

数字n是一个自然数并获得在1和N之间的值。

如果在已经达到与第n个斜坡信号的比较输出相关联的切换点之前，第N个斜坡信号的比较输出没有改变状态，则控制级可以被配置为使用第n+1个斜坡信号的比较输出来控制计数器级。

第n+1个斜坡信号比第n个斜坡信号具有更高的陡度。第n+1个斜坡信号比第n个斜坡信号具有更高的斜率。第n+1个斜坡信号比第n个斜坡信号更快。这对于1≤n≤N-1之间的每个数字n都是有效的。

第一斜坡信号(n＝1)具有最缓的斜率。第N个斜坡信号具有最高的斜率。

ADC的输出级可以被配置为输出计数器值，该计数器值基于在转换期期间控制计数器级的斜坡信号的比较输出而被缩放。

ADC的输出级可以被配置为输出计数器值和在转换期期间控制计数器级的斜坡信号的比较输出的指示。

转换期可以具有预定的持续时间。

ADC可以被配置为在第一转换期期间转换第一模拟信号并且在第二转换期期间转换第二模拟信号，其中模拟信号中的一个模拟信号表示在像素阵列的像素曝光之后的信号电平和模拟信号中的其它模拟信号表示像素阵列的像素的复位电平。

像素阵列可以由一个像素或1倍K个像素或L倍K个像素组成。

ADC可以被配置为：在第一转换期期间选择斜坡信号中的一个斜坡信号的比较输出来控制计数器级；并随后在第二转换期期间使用相同的比较输出来控制计数器级。

ADC可以被配置为：在第一转换期期间选择斜坡信号中的一个斜坡信号的比较输出来控制计数器级；并在第二转换期期间选择斜坡信号中不同的一个斜坡信号的比较输出来控制计数器级。

ADC可以被配置为：在第一转换期期间，转换表示在像素曝光之后的信号电平的第一模拟信号；并随后在第二转换期期间转换表示像素的复位电平的第二模拟信号。

可选择地，ADC可以被配置为：在第一转换期期间转换表示像素的复位电平的第一模拟信号；并且随后在第二转换期期间转换表示在像素曝光之后的信号电平的第二模拟信号。

例如，第一转换期可以在第二转换期之前。

输出级可以被配置为输出表示第一模拟信号和第二模拟信号之间的差值的数字值。

ADC可以被配置为使用计数器级的输出来确定在转换期期间何时已经达到切换点。

比较级可以包括N个比较器，每个比较器具有连接到N个斜坡信号输入端中的一个斜坡信号输入端的第一比较器输入端、连接到模拟信号输入端的第二输入端以及比较输出端。

对于N>2的情况，其可以使用最少两个比较器。比较器中的一个比较器可以连接到最快斜坡信号。最快斜坡信号是第N个斜坡信号。其它比较器可以选择性地连接到斜坡信号中的一个斜坡信号。

另一方面提供了一种模数转换装置，包括：

多个模数转换器；

斜坡信号发生器，其被配置为生成N个斜坡信号，其中N≥2，该N个斜坡信号具有不同的斜率；以及

时钟信号发生器，其被配置为生成至少一个时钟信号。

另一方面提供了一种包括像素阵列和模数转换装置的图像传感器。

另一方面提供一种用于成像设备的模数转换的方法，包括：

从成像设备的像素阵列中接收模拟信号；

接收N个斜坡信号，其中N≥2，N个斜坡信号具有不同的斜率；

接收至少一个时钟信号；

在转换期期间将斜坡信号与模拟信号进行比较以提供比较输出；以及

通过选择比较输出中的一个比较输出来控制计数器级生成数字信号，基于比较输出和指示在转换期期间何时已经达到至少一个切换点的选择输入来控制计数器级，其中该切换点指示斜坡信号中的不同一个斜坡信号与模拟信号的比较输出可以用于控制计数器级的点。

比较输出中的每个可以与模拟信号的范围相关联，并且切换点可以指示在与一个比较器相关联的模拟信号输入范围可以改变为与另一个比较器相关联的模拟信号输入范围的转换期期间的点。

比较器级在转换期期间将斜坡信号与模拟信号进行比较以提供比较输出。

比较级可以包括最少两个比较器。有利地，通过使用至少两个比较器，仅要求用于存储计数器内容的一个步骤并仅要求一个寄存器。转换速度可以保持很高。ADC的功耗减少，这是因为计数器是斜坡ADC的主要功耗块。

比较器中的每个接收相同的模拟信号。至少两个比较器可以被实现为完全相同。

至少两个比较器中的一个比较器可以接收最快斜坡信号，也就是第N个斜坡信号。所述比较器可以被称为最快斜坡比较器。

在实施例中，ADC包括两个比较器并使用两个斜坡信号。最快斜坡信号被提供到最快斜坡比较器且最缓斜坡信号被提供到所谓的最缓斜坡比较器。由于N＝2，这种情况也可以以下面的方式描述：将快斜坡信号提供到快斜坡比较器和将慢斜坡信号提供到慢斜坡比较器。快斜坡信号是第二斜坡信号。慢斜坡信号是第一斜坡信号。因此，每个比较器永久连接到其自己的斜坡信号。有利地，避免了切换到斜坡信号并因此避免了对斜坡信号的干扰。比较器的数量和斜坡信号的数量恰好是两个。

在实施例中，ADC包括N个比较器并使用N个斜坡信号。每个比较器永久连接到其自己的斜坡信号。有利地，避免了从一个斜坡信号切换到另一个。比较器的数量和斜坡信号的数量恰好是N个，其中N≥2。

在实施例中，ADC包括M个比较器并使用N个斜坡信号，其中N>M≥2。

在实施例中，ADC恰好包括两个比较器并恰好使用N个斜坡信号，其中N>2(因此，M＝2)。因此，斜坡信号的数量高于比较器的数量。比较器中的一个比较器连接到最快斜坡信号。其它比较器选择性地连接到斜坡信号中的一个斜坡信号。可选地，除了最快斜坡信号之外，其它比较器选择性地连接到斜坡信号中的一个斜坡信号。

计数器级可以包括被分成第一计数器子集和第二计数器子集的多个计数器，并且控制级可以被配置为启用第一计数器子集或第二计数器子集。

第一计数器子集可以被配置为在向上的方向中计数，且第二计数器子集可以被配置为在向下的方向中计数。

多个计数器可以被配置为使用相位偏移的时钟信号。

可以使用(诸如互补金属氧化物半导体(CMOS)的)技术来制造像素阵列和/或模数转换装置。

像素阵列可以是像素的一维阵列(线性传感器)或二维阵列(面积阵列)。

在实施例中，ADC包括用于接收模拟信号的模拟信号输入端；用于接收N个斜坡信号的N个斜坡信号输入端，其中N是≥2的整数，该N个斜坡信号具有不同的斜率；用于接收至少一个时钟信号的时钟输入端；连接到斜坡信号输入端和连接到模拟信号输入端的比较级，该比较级被配置为在转换期期间将斜坡信号与模拟信号进行比较以提供比较输出；计数器级；以及控制级，其被配置为基于比较输出和指示在转换期期间何时已经达到至少一个切换点的选择输入来控制计数器级。

切换点指示当前斜坡信号与模拟信号的比较输出或斜坡信号中的不同一个斜坡信号与模拟信号的比较输出选择性地用于在该切换点之后控制计数器级的点。

该选择取决于条件的实现。该选择取决于在已经达到与第n个斜坡信号的比较输出相关联的切换点之前，第N个斜坡信号的比较输出是否已经改变状态，其中n是范围1……N-1中的整数。

在实施例中，在转换期开始时，将第一斜坡信号(n＝1)与模拟信号进行比较以控制计数器级。如果在达到与第一斜坡信号的比较输出相关联的切换点之前第N个斜坡信号的比较输出改变状态，则将第一斜坡信号(n＝1)连续地与模拟信号进行比较以控制计数器级。如果在达到与第一斜坡信号的比较输出相关联的切换点之前第N个斜坡信号的比较输出未改变状态，则将第二斜坡信号(n＝2)与模拟信号进行比较以控制计数器级；从第一斜坡信号到第二斜坡信号的这种改变发生在所述切换点处。

只有在第N个斜坡信号的比较输出的状态改变的情况下，才发生从一个斜坡信号到另一个斜坡信号的改变，也就是从第n个斜坡信号到第n+1个斜坡信号的改变。

在实施例中，将第n个斜坡信号或第n+1个斜坡信号与模拟信号进行比较，以根据在已经达到与第n个斜坡信号的比较输出相关联的切换点之前第N个斜坡信号的比较输出是否已经改变状态来控制计数器级。因此，取决于由像素接收的光生成的模拟信号的幅度，将第n个斜坡信号或第n+1个斜坡信号与模拟信号进行比较。

对技术人员显而易见的是，有利的特征可以适当地组合并可以与本发明的任何方面组合。

附图说明

将通过示例的方式参考以下附图来描述发明的方面的实施例，其中：

图1示出了具有斜坡ADC的图像传感器；

图2示出了斜坡ADC的列单元；

图3示出了减少量化误差的某些可能的途径；

图4示出了用于图像传感器ADC的光子传输曲线(PTC)方法；

图5示出了图4的PTC方法的性能；

图6示出了具有多斜坡的图像传感器；

图7示出了用于在图6的图像传感器中使用的ADC单元；

图8示出了用于在图7的ADC单元中使用的示例逻辑单元；

图9示出了图7和图8的ADC的操作；

图10示出了用于转换两个模拟信号的ADC单元；

图11示出了在两个转换期期间图10的ADC的操作；

图12示出了具有多个计数器的ADC单元；

图13示出了图12的ADC的操作；

图14示出了具有三个斜坡信号输入端的ADC单元；

图15示出了图14的ADC的操作。

功能相同或具有相同效果的组件、电路部分以及设备具有相同的参考数字。在组件、电路部分或设备在功能上彼此对应的范围内，它们的描述不会在每个图中重复。

具体实施方式

以下仅通过示例的方式来描述本发明的方面的实施例。该描述阐述了示例的功能和用于构造和操作示例的步骤的顺序。然而，相同或等同的功能和顺序可以通过不同的示例来完成。

在整个说明书中，应该注意的是术语“行”和“列”可以互换。此外，术语“行”并不意味着阵列的特定方向。

图6示出了具有斜坡ADC的图像传感器5。图像传感器5包括(包括多个像素11的)像素阵列10。如图6所示，像素11可以布置在像素的行和列的矩形阵列中。可选择地，像素可以以任何其它合适的图案布置。

模数转换装置100被提供用于像素阵列10的输出的模数转换。ADC 110被提供用于像素阵列10的每列。该组ADC 110可以彼此并行操作，从而增加数据可以从像素阵列10中读取并被转换为数字值的速度。为了便于说明，将根据共享ADC的像素的列来描述实施例。如上所述，ADC 110可以被提供用于任何其它组的像素，诸如一行像素或对角线组的像素。另一个可能的配置是每像素列间距使用两个或多个ADC。这允许并行地读出两行像素阵列。另一个可能性是每两个或更多个列使用一个ADC。

虽然可以从像素11中只读取一个模拟值，但更通常的是使用称为相关双采样(CDS)的技术从像素11中读取两个模拟信号。两个模拟信号是复位电压Vres和信号电压Vsig。复位电压Vres是在像素11本身复位之后像素11的电压。这也可以被描述为像素11的噪声水平。信号电压Vsig是在曝光期间曝光后的像素11的电压。本公开涉及从像素阵列中读取的信号电压。也可以从像素阵列中读取信号电流。术语“模拟信号”旨在包括电压和电流。

每个ADC 110从像素阵列10的列中接收两个模拟信号。有用的量是信号电压Vsig和复位电压Vres之间的差值(Vsig-Vres)。每个ADC 110可以将两个模拟信号Vres和Vsig之间的差值转换为数字值。行选择电路105控制像素阵列10的哪行像素11被读出。例如，可以轮流一次选择一行。当选择行时，可以从所选择的行的每个像素11中读取复位电平和信号电平，并在列输出总线上输出。从像素11中读取的值可以存储在列输出阶段107(例如采样并保持阶段)中。

斜坡发生器102生成分配到ADC 110的多个(N个)斜坡信号。N是≥2的整数。为简单起见，图6示出了两个斜坡信号：RAMP1(斜坡1)、RAMP2(斜坡2)。斜坡信号具有不同的斜率。术语“斜率”意思是随时间的量(诸如电压)的变化率。在两个斜坡信号的情况下，具有最陡斜率的斜坡信号可以称为快斜坡信号，且具有最缓斜率的斜坡信号可以称为慢斜坡信号。快斜坡信号是第二斜坡信号RAMP2。慢斜坡信号是第一斜坡信号RAMP1。

时钟发生器104生成分配到ADC 110的至少一个时钟信号。可以使用彼此相位偏移的多个时钟信号。每个ADC 110使用斜坡信号和一个或多个时钟信号来执行模数转换。

在任何示例中，可以以US 8,040,269中描述的方式将时钟发生器104和/或斜坡发生器102更局部地提供到每个ADC 110。例如，每个模数转换器110可以有时钟发生器104和/或斜坡发生器102，或ADC的整个集合100中的每个子集都可以有时钟发生器104和/或斜坡发生器102。

而且，图像传感器5包括耦合到ADC 110的数字输入/输出电路108。图像传感器5包括SEL发生器单元109。

图7至图9示出了模数转换器110的示例，模数转换器110可以用于在像素阵列10的列输出上执行信号的模数转换。ADC 110包括用于接收斜坡信号RAMP1、RAMP2的斜坡信号输入端121、122。ADC 110包括用于从像素阵列中接收至少一个模拟信号的模拟信号输入端123。ADC 110可以在输入端123上顺序地接收模拟信号Vsig和模拟信号Vres。ADC 110包括比较级120。在图7示出的示例中，比较级120包括两个比较器124、125。ADC包括控制级130，控制级130可以被实施为逻辑电路130。ADC包括计数器级140。模拟信号输入端123连接到比较器124、125中的每个的相应第一输入端。斜坡信号中的第一个斜坡信号(RAMP1)连接到比较器124的第二输入端。斜坡信号中的第二个斜坡信号(RAMP2)连接到比较器125的第二输入端。在下面的描述中，比较器124、125将被称为斜坡比较器。如稍后将描述的，ADC 110可以扩展到更大数量的斜坡信号和斜坡比较器。斜坡比较器124、125中的每个的输出端连接到逻辑单元130。逻辑单元130的输出端133连接到计数器级140。时钟信号ADC_CLK被施加到计数器级140的时钟输出端143。计数器级140包括至少一个计数器141。为简单起见，将描述单个计数器示例。

N个斜坡信号同时开始。N个斜坡信号的开始定义了转换期的开始。N个斜坡信号的结束定义了转换期的结束。

在操作中，在转换期期间选择性地启用计数级140。计数器级140由从逻辑单元130中接收到的信号启用。逻辑单元130确定哪个斜坡比较器输出应该控制计数器级140。在计数器141被启用的期间，由计数器141累计的计数器值(即数字值)表示施加在模拟信号输入端123处的模拟信号ADC_IN。输出端127输出数字计数器值。输出端126指示使用哪个斜坡比较器(124或125)用于控制计数器级140。

为了简化说明，第二斜坡RAMP2信号(即快斜坡信号)具有比第一斜坡信号RAMP1信号(即慢斜坡信号)的斜率高八倍(8x)的斜率。快斜坡信号RAMP2提供具有比慢斜坡信号RAMP1大8倍的量的量化步长。ADC的最大输入电压称为VSAT(图9)。这是可以使用快斜坡信号RAMP2来转换的最大模拟信号。对应于慢斜坡信号的电压范围是VSAT/8。这是可以使用慢斜坡信号RAMP1来转换的最大模拟信号。这将被称为低亮度限度。比较器124接收慢斜坡信号RAMP1并且可以被称为慢斜坡比较器。比较器125接收快斜坡信号RAMP2并且可以被称为快斜坡比较器。

再次参考图7，逻辑单元130在输入端134处接收信号SEL。SEL是数字信号。SEL信号的状态的变化表示快斜坡信号RAMP2穿过低亮度限度的点。这将被称为切换点。切换点表示可以使用不同的比较输出(例如，比较器中的不同一个)来控制计数器级140的点。

切换点是预定的。预定在快斜坡信号RAMP2的开始和切换点之间的持续时间。快斜坡信号RAMP2的开始和切换点之间的持续时间由预定数量的时钟周期组成。斜坡信号RAMP1、RAMP2中的每个在相同的时间点(也就是转换期的开始)处开始。

SEL信号在切换点处执行从一个逻辑电平到另一个逻辑电平的切换。切换可以从“0”到“1”或从“1”到“0”发生。例如，SEL信号从t＝0直到在t＝32时钟周期处的切换点为止具有逻辑电平“1”。当在转换期开始后达到阈值数量的时钟周期时，SEL信号可以改变状态。在图8的示例中，SEL信号在转换期的32个时钟周期(256/8)后改变状态(从逻辑“1”变为“0”)。SEL可由ADC110外部的SEL发生器单元109提供，该SEL发生器单元109以类似于斜坡信号和时钟信号的方式将SEL分配到多个ADC 110。SEL在输入端134处被接收。在图7中以虚线形式示出了提供SEL信号的可选择的方式。SEL可以由ADC 110内部地生成。计数器级140的输出端连接到逻辑单元138。逻辑单元138将计数器值与阈值计数器值(例如32)进行比较。逻辑单元138将SEL信号输出到逻辑单元130。当计数器值达到切换点的阈值时，SEL切换(toggle)。

逻辑单元130的功能是在转换期期间决定哪个比较器输出(131或132)控制计数器级140。逻辑单元130的功能是：

-对于在0<模拟信号ADC_IN<低亮度限度的范围中的模拟信号ADC_IN，连接到慢斜坡信号RAMP1的比较器124控制计数器141；

-对于在低亮度限度<模拟信号ADC_IN<VSAT的范围中的模拟信号ADC_IN，连接到快斜坡信号RAMP2的比较器125控制计数器141。

切换点是可以做出决定将计数器级140的控制从比较输出中的一个比较输出切换到不同比较输出的时间点。是否切换控制的决定基于比较器124、125中的至少一个的输出。

图9示出了要被转换的像素信号的两个示例：暗像素信号(Sig 1)和亮像素信号(Sig 2)。当Sig1被施加到ADC 110时，慢斜坡比较器124控制计数器级140。当快斜坡信号RAMP2穿过Sig1时，快斜坡比较器125在时间Tog1f处切换。切换意味着比较器改变比较器的输出信号的逻辑值。由于在快斜坡信号RAMP2达到低亮度限度之前(即，在切换点之前)已经发生该切换，因此假定慢斜坡信号RAMP1将能够在AD转换的持续时间内达到Sig1的电平。当慢斜坡信号RAMP1穿过Sig1时，慢斜坡比较器124在时间Tog1s处切换。这使计数器级140停止。这提供了比利用快斜坡信号RAMP2可能更精细的AD转换量化。

当亮像素信号Sig 2被施加到ADC时，快斜坡比较器125的输出在快斜坡信号RAMP2达到低亮度限度之前(即，在切换点之前)不切换。因此，假定在AD转换的持续时间内将需要快斜坡信号RAMP2以达到Sig 1的电平。当快斜坡信号RAMP2穿过Sig 2时，快斜坡比较器125在时间Tog2f处切换。这使计数器级140停止。

逻辑单元130在切换点处做出是否将计数器级140的控制从慢斜坡比较器124切换到快斜坡比较器125的决定。如果以下条件都适用，则快斜坡比较器125有条件地连接到计数器级140，并保持连接直到转换期结束：

(i)快斜坡信号RAMP2已经达到低亮度限度(即已经达到切换点)；

(ii)快斜坡比较器125在其达到低亮度限度之前未切换。

如果快斜坡比较器125在其达到低亮度限度之前未切换，则意味着模拟信号落入以下幅度范围内：

低亮度限度<模拟信号ADC_IN<VSAT

且因此要求快斜坡比较器125。

图8示出了用于实现上述功能的逻辑单元130的示例。逻辑单元130包括或门135、与门136以及存储元件(例如门控锁存器)137。慢斜坡比较器124的输出连接到或门135。快斜坡比较器125的输出连接到与门136。快斜坡比较器125的输出还连接到存储元件137。与门136具有三个输入：来自快斜坡比较器125的输入、来自存储元件137的输入以及反相SEL信号。

逻辑单元130如下操作。慢斜坡比较器124的输出总是经由或门135连接到计数器级140。一旦慢斜坡信号RAMP1达到信号电平输入，比较器124就可以使计数器级140停用。逻辑单元130的输出被反相，所以当逻辑单元130输出逻辑“0”时，计数器的输入是启用计数器的逻辑“1”。当逻辑单元130输出逻辑“1”时，计数器的输入是使计数器停用的逻辑“0”。快斜坡比较器125的输出有条件地经由与门136连接到计数器级140。当SEL切换到逻辑“0”(穿过低亮度电平)时，快比较器125的输出电平存储在锁存器137中。如果锁存器中的存储值是逻辑“1”，则快斜坡比较器125在快斜坡信号RAMP2可能达到低亮度限度之前切换，并且该比较器的输出电平不会影响计数器级140。这是由于3-输入与门136，如果存储在锁存器中的反相位是“1”，在SEL为“0”之后3输入与门136的输出仅变为逻辑“1”。

对于这个示例，假定需要11位的等效低亮度ADC分辨率。通过使用ADC110，8位ADC的时钟周期的数量将足够，这是因为附加的3位由斜坡之间的8x陡度差值给出。仅有256个时钟周期的传统斜坡ADC可以实现8位分辨率。

在转换期结束时，计数器级140存储代表以下两者之一的累计计数器值：

(i)在慢斜坡比较器124使计数器级140停用之前的多个时钟周期；或

(ii)在快斜坡比较器125使计数器级140停用之前的多个时钟周期。

因此，取决于哪个比较器控制计数器级140，计数器值可以要求缩放到适当的最终值。在图示的示例中，快斜坡信号RAMP2具有比慢斜坡信号RAMP1陡八倍(8x)的斜率。因此，当快斜坡比较器125控制计数器141时累计的计数器值要求通过斜坡陡度比进行缩放。在该示例中，斜坡陡度比是8。在数字域中，通过在寄存器中左移二进制值3位(slot)，容易实现8倍的乘积。如果快斜坡比较器125输出用来控制计数器级140，则存储器元件137提供输出(Q)＝逻辑“1”。这允许ADC 110知道计数器级140是否已被慢斜坡比较器125或被快斜坡比较器124停止。逻辑单元130的输出126指示使用哪个斜坡比较器(124或125)来控制计数器级140。输出126可以作为附加位存储在计数值旁。可选择地，输出126可以用于修改计数值。

要理解的是逻辑单元130可以以其它方式实施。例如，可以使用不同种类的锁存器和/或门。

上述ADC 110可以用于转换单个模拟信号ADC_IN。相关双采样(CDS)是确定像素11的复位电平和像素11的信号电平的技术。从信号电平中减去复位电平以消除复位噪声并减少像素11的固定模式噪声。因此，期望ADC 110来确定两个模拟信号Vres和Vsig之间的差值。

图10和图11示出了用于在其输入端施加的相关双采样信号的ADC 110的示例。图10示出了ADC 110并且图11示出了ADC 110如何执行转换。像素11的复位电平Vres和信号电平Vsig可以存储在列输出级107中的相应的采样且保持电容器Cr、Cs中。像素11的复位电平Vres和信号电平Vsig可以经由输入端123被顺序地提供到ADC 110。

存储级150(诸如静态随机存取存储器(SRAM))连接到计数器级140并连接到逻辑单元130。计数器级140将累计的计数器值输出到存储器150。逻辑单元130将在转换期期间使用哪一个斜坡比较器的指示输出到存储器150。数字值可以从存储器150中读取。

参考图11，存在Vsig转换期201和Vres转换期202。在Vsig转换期201期间，Vsig模拟信号被转换为数字计数器值。在Vres转换期202期间，Vres模拟信号被转换为数字计数器值。在该示例中，Vsig转换期201发生在Vres转换期202之前。

存在多个可能的操作方法。

在第一个方法中，ADC 110在Vsig转换期201期间选择哪个斜坡比较器控制计数器141，并且在Vres转换期202期间使用相同的斜坡比较器(快斜坡或慢斜坡)来控制计数器141。这具有可以在计数器141或计数器级140处容易执行信号Vsig和复位电平Vres之间的减法的优点。另一个优点是它可以校正由于比较器和斜坡导致的ADC偏移。

在第二个方法中，ADC在Vsig转换期201期间选择哪个斜坡比较器控制计数器141，并且在Vres转换期202期间慢斜坡信号比较器124控制计数器141。这在Vres转换期202期间具有较低的量化噪声的优点。缺点是由于信号电平Vsig和复位电平Vres可能使用具有不同斜率的两个斜坡，所以在列电平处的减法更复杂。

图11示出了用于高亮度信号Sig1和低亮度信号Sig2的两个样例。在这些示例中，在转换期201和202期间，使用相同的斜坡比较器来控制计数器141。对于高亮度信号Sig1，选择快斜坡比较器125来在Vsig转换期201期间控制计数器141，这是因为Sig1超过低亮度限度。累计计数值＝10。在Vres转换期202期间，使用相同的快斜坡比较器125来控制计数器。累计计数值＝1。差值(计数信号-计数复位)＝10-1＝9。快斜坡信号RAMP2和慢斜坡信号RAMP1之间的斜坡率是8。因此，最终值是9×8＝72。对于低亮度信号Sig2，在Vsig转换期201期间选择慢斜坡比较器124来控制计数器141，这是因为Sig1低于低亮度限度。累计计数值＝19。在Vres转换期202期间，使用相同的慢斜坡比较器124来控制计数器。累计计数值＝5。差值(计数信号-计数复位)＝19-5＝14。由于已经使用慢斜坡信号RAMP1，因此不要求斜坡率转换因数。因此，最终值是14。

在Vsig转换期201和Vres转换期202期间使用不同的斜坡比较器来控制计数器141的情况下，在与使用慢斜坡比较器124获得的计数器值组合之前，将斜坡率转换因数应用到使用快斜坡比较器125获得的计数器值。

在另一示例中，Vres转换期202发生在Vsig转换期201之前。该顺序的缺点是针对转换Vres所选择的斜坡可能与转换Vsig所需的斜坡不同。这要求在数字减法(Vsig-Vres)之前可以在所述列处执行校正(由于斜坡率偏差)。

回到图10，存在ADC可以被操作的多个可能的方式。

在第一个方法中，累计的计数器值存储在存储器150中。在存储器150处接收斜坡指示符。在两个斜坡信号的情况下，斜坡指示符可以是1位值。如果斜坡指示符指示快斜坡比较器125用于转换，则计数器值由斜坡率转换因数移位。在上述示例中，计数器值是8位数字。斜坡率转换因数是8(＝3位数字)。累计后的计数器值被移位3位以形成11位数字。从存储器150中读取得到的11位数字值。如果斜坡指示符指示慢斜坡比较器124用于转换，则计数器值不移位，并且从存储器150中读取8位计数器值。

在第二个方法中，累计后的计数器值存储在存储器150中。在存储器150处接收和存储斜坡指示符。从存储器150中读取未移位的计数器值(8位)和斜坡指示符(1位)。这将读出的数据速率降低了几乎20％。基于随后的处理阶段处的斜坡指示符的值来校正计数器值(如果要求)。

至少一个示例的优点是通过修改SEL信号可以容易增加或减少低亮度限度。如果斜坡陡度的比率没有很好定义(例如未校正)，则可以在接近低亮度限度的信号电平处观察到数字码不连续性，生成固定模式噪声(FPN)。可以在逐帧的基础、逐行的基础、逐列的基础或任何其它期望的基础上，以随机的方式使低亮度限度(向上或向下)移位，以使误差随机化。对于某些应用，FPN的这种随机化可以是足够的，从而避免校正斜坡率的需要。这降低了系统的复杂性。

上述示例使用具有单个计数器141的计数器级140。在其它示例中，可以使用具有多个计数器的计数器级140。在EP 2 757 776 A2中描述了具有一组计数器的ADC。该文件中描述的原理可以可选地与本公开中描述的多个斜坡转换结合使用。

图12示出了具有(具有多个计数器141、142的)计数器级140的ADC。该示例具有两个计数器：计数器141和计数器142。计数器141可操作以在向上的方向中计数，并且计数器142可操作以在向下的方向中计数。在使用中，每次启用计数器(计数器141、计数器142)中的一个计数器。当计数器141启用时，计数器142停用。类似地，当计数器142启用时，计数器141停用。

时钟信号ADC_CLK被施加到计数器级140。两个计数器141、142可以被配置为以彼此相反的时钟相位进行操作。计数器141在时钟信号的上升沿上操作并且计数器142在时钟信号的下降沿上操作。提供一个在时钟信号的上升沿上操作的计数器和在时钟信号的下降沿上操作的另一个计数器在功能上等同并且可以通过具有相位偏移180度的两个时钟信号来实施。计数器142的下降沿操作可以通过在计数器142的输入端将时钟信号ADC_CLK反相来实施，以创建时钟信号ADC_CLK的第二反相版本来实施。然后，计数器142可以在时钟信号的反相版本的上升沿上操作。

计数器141、142中的每个在其被启用时期的期间累计上升沿(下降沿)的计数并输出等于该计数的数字值。计数器141、142的输出被施加到输出级。在该实施例中，输出级包括加法器151。加法器151的输出可以选择性地输出到存储器150。数据可以从存储器150中选择性地输出到数据总线。如上所述，从存储器150中输出的数据可以是以下中的一个：基于在转换期期间使用的斜坡信号已经被移位(如果要求)的累计后的计数器值；累计后的计数器值(未移位)和斜坡指示符。

图13示出了图12的ADC对于两个信号的操作：高亮度信号Sig 1和低亮度信号Sig2。在这些示例中，在转换期201和202期间，使用相同的斜坡比较器来控制计数器。对于高亮度信号Sig1，选择快斜坡比较器125来在Vsig转换期201期间控制计数器，这是因为Sig1超过低亮度限度。在Vsig转换期201期间，计数器141被启用直到快斜坡信号RAMP 2穿过模拟信号Sig 1的点。然后，计数器141被停用且计数器142被启用。在Vsig转换期结束时，计数器142被停用。在Vres转换期201期间，计数器142被初始启用直到快斜坡信号RAMP 2越过模拟复位信号的点。然后，计数器142被停用且计数器141被启用。在Vres转换期结束时，计数器141被停用。使用慢斜坡比较器124以类似的方式执行低亮度信号Sig2和复位信号的转换。计数器141的累计后的计数器值是：

Vsig-Vres+x。

计数器142的累计后的计数器值是：

Vsig-Vres-y。

其中：

x是Vres时期内的时钟周期数且

y是Vsig时期内的时钟周期数。

通过在偏移值处启动计数器，可以从最终结果中减去值x和y。例如，通过在-x处启动计数器141，最终计数器值是Vsig-Vres。如果使用计数器内部生成切换点，则然后可以对切换点进行适当的调整。

无论模拟信号值如何，两个计数器的使用会在转换周期内提供基本恒定的电流消耗，这是因为计数器中的一个计数器总是在操作。如果计数器使用具有偏移相位的时钟信号，则额外的转换精度是可能的。

计数器的数量可以增加超过两个。更通常地，可以有被分成M个计数器的子集和K个计数器的子集的一组C个计数器，其中C＝M+K。

上述示例使用两个斜坡信号RAMP1、RAMP2。可以将斜坡信号的数量扩展到N，其中N是≥2的整数。图14示出了具有N个斜坡信号的ADC。该ADC具有N个比较器。每个比较器都具有连接到斜坡信号中的一个斜坡信号的输入端和连接到模拟输入信号的输入端。逻辑单元130由图8所示的逻辑进行修改。多个阈值定义不同比较器之间的切换点。通常，要求N个斜坡信号和N-1个阈值。每个阈值可以被定义为从转换期开始的多个时钟周期。

切换点的数量是N-1。转换期的开始和N-1个切换点之间的持续时间是预定的。转换期的开始和N-1个切换点之间的持续时间由预定数量的时钟周期组成。

三斜坡示例可以具有(具有陡度比：RAMP2/RAMP1＝2和RAMP3/RAMP2＝4的)斜坡信号RAMP1、RAMP2、RAMP3。时钟周期的可能阈值数(假设总时钟周期数＝256)为：SEL1＝32且SEL2＝64。

图15示出了三斜坡ADC(N＝3)的操作。三个斜坡(RAMP1、RAMP2、RAMP3)具有上面定义的比率。切换点的数量是N-1。存在(N-1)＝2个限制和两个阈值/切换点。每个限制和相应的切换点可以被认为与斜坡信号中的一个斜坡信号和模拟信号ADC_IN的比较相关联。因此，第n个限度和阈值/切换点与第n个比较器相关联。第N个(最快)斜坡信号RAMP3与模拟信号ADC_IN的比较提供了模拟信号ADC_IN落入哪个范围的最早指示。如果在已经达到与第n个比较输出相关联的切换点之前，第N个斜坡信号RAMP3的比较输出已经改变状态，则使用第n个比较输出来控制计数器级。如果在已经达到与第n个比较输出相关联的切换点之前，第N个比较输出没有改变状态，则使用第n+1个比较输出来控制计数器级。现在使用图15的示例来解释。

直到第一切换点1，只有第一比较器124(连接到为最缓斜坡信号的第一斜坡信号RAMP1的比较器)连接到计数器。第二比较器125和第三比较器125’稍后有条件地连接。

在第一切换点1(n＝1)处，检查第三比较器125’(连接到最快斜坡信号RAMPN(斜坡N))。如果第三比较器125'在第一切换点1之前已经切换，则指示模拟信号ADC_IN处于以下范围内：

0<模拟信号ADC_IN<限度1

第一比较器124依然连接到计数器级140。如果第三比较器125'在第一切换点1之前未切换，则指示模拟信号ADC_IN处于以下范围内：

限度1<模拟信号ADC_IN<VSAT。

第二比较器125是控制计数器级140的两个可能计数器中的一个。因此，第二比较器125连接到计数器级140。

在第二切换点2(n＝2)处，再次检查第三比较器125’(连接到最快斜坡信号RAMPN)。如果第三比较器125'在第二切换点2之前已经切换，则指示模拟信号ADC_IN处于以下范围内：

限度1<模拟信号ADC_IN<限度2

第二比较器125最适合于控制计数器级140。第二比较器125连接到或依然连接到计数器级140。第一比较器124依然连接到计数器级140，尽管其不会有任何影响，这是因为已知模拟信号ADC_IN超过限度1。如果第三比较器125'在第二切换点2之前未切换，则指示模拟信号ADC_IN处于以下范围内：

限度2<模拟信号ADC_IN<VSAT。

因此，第三比较器125'连接到计数器级140。第一比较器和第二比较器124、125依然连接到计数器级140，尽管它们不会有任何影响，这是因为已知模拟信号ADC_IN超过限度2。可选择地，可以关断第一比较器和第二比较器124、125用于降低功耗。例如，具有未使用的输出信号的比较器可以从电源中断开。

四斜坡示例可以具有(具有陡度比：RAMP2/RAMP1＝2、RAMP3/RAMP2＝2、RAMP4/RAMP3＝2的)斜坡信号RAMP1、RAMP2、RAMP3、RAMP4。时钟周期的合适的阈值数(假设总时钟周期数＝256)为：SEL1＝32、SEL2＝64以及SEL3＝128。这些比率可以适应于应用或期望的性能。

比较级120可以具有N个比较器或N个比较输出端。每个输出端提供N个斜坡信号中的一个与模拟信号ADC_IN的比较。这具有提供斜坡信号的更恒定加载的优点，这是因为每个分配的斜坡信号总是连接到多个ADC 110中的恒定数量的比较器。

对于N>2的情况(例如，N＝3、N＝4……)，可以提供具有较少数量的比较输出的比较级120。例如，比较级120可以具有较少数量的比较器。可以最少使用两个比较输出端/比较器。比较器中的一个比较器可以连接到最快斜坡信号RAMPN。其它比较器可以选择性地连接到斜坡信号中的一个斜坡信号，这取决于哪个斜坡信号应该控制在转换期期间内的该点处的计数器级。当斜坡信号没有连接到比较器时，斜坡信号可以切换到仿真负载以提供经分配的斜坡信号的更恒定加载。

每个阈值可以由与图9中所示的信号SEL类似的相应信号SEL发信号通知逻辑单元130，当达到阈值数量的时钟周期时，该信号SEL切换状态。因此，N-1个切换点由信号SEL发信号通知。也可以输入表示已经穿过哪个阈值的一个多位数字信号SEL，而不是一捆单独的1位SEL线。如果使用此选项，则要求额外的逻辑来对多位SEL信号进行编码和解码。

在上述任何示例中，斜坡比中使用的值中的至少一个值可以是非整数值。

至少一个示例的优点在于其不要求偏移补偿的预选比较器和缓冲参考电压。相反，使用简单的数字逻辑。

至少一个示例的优点在于其允许更快的转换，这是因为在主要的A/D转换期之前不要求执行初始斜坡选择过程。相反，在主要的转换期期间内执行最佳斜坡的选择。操作方法没有斜坡选择过程或斜坡选择阶段。

至少一个示例的优点在于多个斜坡信号以平衡的方式加载，该平衡的方式可以改善线性度并减少伪影。

至少一个示例的优点在于数字信号SEL可以在每次转换之后(诸如以随机方式)改变。这可以在斜坡信号之间的切换点处使ADC的固定模式噪声随机化。如果没有随机化或校正，则即使ADC的固定模式噪声值低于瞬时噪声值，ADC的固定模式噪声对人眼也可以是可见的。

这里描述的方法的步骤可以以任何合适的顺序执行，或在适当的情况下同时执行。此外，在不脱离这里所述主题的精神和范围的情况下可以从任何方法中删除单独的块。在不失去所追求的效果的情况下，以上所述的任何示例的方面可以与所述的任何其它示例的方面组合以形成进一步的示例。

将理解的是，实施例的以上描述仅通过示例给出，并且本领域技术人员可以进行各种修改。尽管以上用一定程度的特殊性或参照一个或多个单独的实施例已经描述了各种实施例，但是本领域技术人员可以对所公开的实施例进行多种改变而不脱离本发明。

Claims

1.一种用于成像设备的模数转换器，包括：

模拟信号输入端，其用于从所述成像设备的像素阵列中接收模拟信号；

N个斜坡信号输入端，其用于接收N个斜坡信号，其中N是≥2的整数，所述N个斜坡信号具有不同的斜率；

时钟输入端，其用于接收至少一个时钟信号；

比较级，其连接到所述斜坡信号输入端并连接到所述模拟信号输入端，所述比较级包括最少两个比较器并被配置为在转换期期间将所述斜坡信号与所述模拟信号进行比较并提供比较输出；

计数器级；以及

控制级，其被配置为基于所述比较输出和指示在所述转换期期间何时已经达到至少一个切换点的选择输入来控制所述计数器级，其中，所述切换点指示所述斜坡信号中不同的一个斜坡信号与所述模拟信号的比较输出能够被用于控制所述计数器级的点。

2.根据权利要求1所述的模数转换器，其中，所述控制级被配置为在所述转换期开始之后并在第一切换点之前使用第一斜坡信号的比较输出控制计数器级。

3.根据权利要求1或2所述的模数转换器，其中，所述控制级被配置为：

在所述转换期期间，确定在已经达到与第n个斜坡信号的比较输出相关联的切换点之前第N个斜坡信号的比较输出是否已经改变状态，其中n是范围1……N-1中的整数；和

如果在已经达到与所述第n个斜坡信号的比较输出相关联的切换点之前所述第N个斜坡信号的比较输出已经改变状态，则使用所述第n个斜坡信号的比较输出来控制所述计数器级。

4.根据权利要求3所述的模数转换器，其中，所述控制级被配置为：如果在已经达到与所述第n个斜坡信号的比较输出相关联的切换点之前所述第N个斜坡信号的比较输出没有改变状态，则使用第n+1个斜坡信号的比较输出来控制所述计数器级，其中，所述第n+1个斜坡信号比所述第n个斜坡信号具有更高的斜率。

5.根据前述权利要求中任一项所述的模数转换器，还包括输出级，所述输出级被配置为输出计数器值，所述计数器值基于在所述转换期期间控制所述计数器级的斜坡信号的比较输出而被缩放。

6.根据权利要求1到4中任一项所述的模数转换器，还包括输出级，所述输出级被配置为输出计数器值和在所述转换期期间控制所述计数器级的斜坡信号的比较输出的指示。

7.根据前述权利要求中任一项所述的模数转换器，其中，所述转换器被配置为使用所述计数器级的输出确定在所述转换期期间何时已经达到所述切换点。

8.根据前述权利要求中任一项所述的模数转换器，其中，所述比较级包括N个比较器，每个比较器具有连接到所述N个斜坡信号输入端中的一个的第一比较器输入端、连接到所述模拟信号输入端的第二输入端以及比较输出端。

9.一种模数转换装置，包括：

多个根据前述权利要求中任一项所述的模数转换器；

斜坡信号发生器，其被配置为生成N个斜坡信号，其中N≥2，所述N个斜坡信号具有不同的斜率；以及

时钟信号发生器，其被配置为生成至少一个时钟信号。

10.一种图像传感器，包括：

像素阵列；和

根据权利要求9所述的模数转换装置。

11.根据权利要求10所述的图像传感器，其中，所述模数转换器被配置为在第一转换期期间转换第一模拟信号并且在第二转换期期间转换第二模拟信号，其中所述模拟信号中的一个模拟信号表示在所述像素阵列的像素曝光之后的信号电平且所述模拟信号中的其它模拟信号表示所述像素阵列的像素的复位电平。

12.根据权利要求11所述的图像传感器，其中，所述模数转换器被配置为：

在所述第一转换期期间选择所述斜坡信号中的一个斜坡信号的比较输出来控制所述计数器级；和随后,

在所述第二转换期期间使用相同的比较输出控制所述计数器级。

13.根据权利要求11所述的图像传感器，其中，所述模数转换器被配置为：

在所述第一转换期期间选择所述斜坡信号中的一个斜坡信号的比较输出来控制所述计数器级；和

在所述第二转换期期间选择所述斜坡信号中的不同的一个斜坡信号的比较输出来控制所述计数器级。

14.根据权利要求11到13中任一项所述的图像传感器，其中，所述模数转换器被配置为：

在所述第一转换期期间转换表示所述像素曝光之后的信号电平的第一模拟信号；和随后，

在所述第二转换期期间转换表示所述像素的复位电平的第二模拟信号。

15.根据权利要求11到14中任一项所述的图像传感器，其中，输出级被配置为输出表示所述第一模拟信号和所述第二模拟信号之间的差值的数字值。

16.一种用于成像设备的模数转换的方法，包括：

从所述成像设备的像素阵列中接收模拟信号；

接收N个斜坡信号，其中N≥2，所述N个斜坡信号具有不同的斜率；

接收至少一个时钟信号；

通过包括最少两个比较器的比较器级在转换期期间将所述斜坡信号与所述模拟信号进行比较以提供比较输出；以及

通过选择所述比较输出中的一个比较输出来控制所述计数器级生成数字信号，基于所述比较输出和指示在所述转换期期间何时已经达到至少一个切换点的选择输入来控制所述计数器级，其中所述切换点指示所述斜坡信号中的不同的一个斜坡信号与所述模拟信号的比较输出能够被用于控制所述计数器级的点。