CN101138214B - 用于将初始信号转换为结果信号的信号转换器和方法 - Google Patents

用于将初始信号转换为结果信号的信号转换器和方法 Download PDF

Info

Publication number
CN101138214B
CN101138214B CN2005800480690A CN200580048069A CN101138214B CN 101138214 B CN101138214 B CN 101138214B CN 2005800480690 A CN2005800480690 A CN 2005800480690A CN 200580048069 A CN200580048069 A CN 200580048069A CN 101138214 B CN101138214 B CN 101138214B
Authority
CN
China
Prior art keywords
signal
branch
initialize
duplicate
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800480690A
Other languages
English (en)
Other versions
CN101138214A (zh
Inventor
马尔科·布瑞林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Publication of CN101138214A publication Critical patent/CN101138214A/zh
Application granted granted Critical
Publication of CN101138214B publication Critical patent/CN101138214B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0248—Filters characterised by a particular frequency response or filtering method
    • H03H17/0264—Filter sets with mutual related characteristics
    • H03H17/0273—Polyphase filters
    • H03H17/0275—Polyphase filters comprising non-recursive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/20—Modulator circuits; Transmitter circuits
    • H04L27/2032—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner
    • H04L27/2092—Modulator circuits; Transmitter circuits for discrete phase modulation, e.g. in which the phase of the carrier is modulated in a nominally instantaneous manner with digital generation of the modulated carrier (does not include the modulation of a digitally generated carrier)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2626—Arrangements specific to the transmitter only
    • H04L27/2627—Modulators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0223—Computation saving measures; Accelerating measures
    • H03H2017/0247—Parallel structures using a slower clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Complex Calculations (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Superheterodyne Receivers (AREA)
  • Details Of Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种用于将初始信号(xplus[k])转换为结果信号(y[m])的信号转换器(100；150)，包括：用于复制初始信号(xplus[k])以获得多个复制后初始信号(104a至104d)的装置(102)，其中，将复制后初始信号作为分支信号馈入处理分支(110、112、114、116)。此外，信号转换器(150)包括第一处理分支(110)中的第一分支处理装置，用于根据第一处理规则处理第一分支信号(104a)以获得第一处理后分支信号。此外，信号转换器(150)包括第二处理分支(112)中的第二分支处理装置，用于根据第二处理规则处理第二分支信号(104b)以获得第二处理后分支信号，其中，第二处理规则与第一处理规则不同，以及实现第一处理规则和第二处理规则以对复制后初始信号进行低通多相滤波；最后，信号转换器(150)包括选择装置(2516)，用于顺序选择第一处理后的分支信号，然后顺序选择第二处理后的分支信号，以获得结果信号。

Description

用于将初始信号转换为结果信号的信号转换器和方法
技术领域
本发明涉及信号转换器和用于将初始(start)信号转换为结果(end)信号的方法，更具体地，本发明涉及可以通过使用电信或高频技术中的数字信号处理组件来实现的将初始信号转换为结果信号的信号转换器和方法。
背景技术
在电信技术中，主要使用混频器将信号从当前频率(当前频率)移至更高传输频率(目标频率)。对于这种例如发射机中的移频，可以存在多个不同的可能方法。首先，可以将具有低带宽Blow的信号移至高带宽B内的不同中心频率处。如果该中心频率在较长时间段内恒定，则这表示选择较大频带内的子带。将这种过程称为“调谐”。如果信号要移至的中心频率变化得相对较快，则将这种系统称为跳频(frequency-hopping)系统或扩谱(spread-spectrum)系统。可选地，在高带宽B内，可以在频率复用器中以相对较低的带宽Blow并行地发射多个传输信号。
与发射机中的这些过程类似，要相应地实现各个接收机。一方面，这表示当传输信号的中心频率在较长时间内恒定时，要选择高带宽B的子带。然后，执行至预定中心频率的调谐。如果中心频率变化得相对较快，如跳频系统的情况，则在接收机中，必须进行传输信号中心频率的快速时间变化。如果在频率复用器中并行地发出了多个传输信号，则必须进行较高带宽B内的多个频率复用信号的并行接收。
常规地，对于上述调谐系统和跳频系统，使用模拟或数字混频器，其中，常规上用单个混频器级进行数字混频。在模拟混频器中，由于为了精确混频至目标频率而需要高度准确的混频器组件，这实质上提高了制造发射机的成本，所以电路技术中的高花费是必需的。对于数字混频器，要注意的是，在特定方面，在要将信号混频至自由可选的随机目标频率时，在电路工程设计(或相应地，数字方面)的花费较高。
对于多个频率子带的并行发射和接收，更加频繁地，分别使用OFDM方法(正交频分复用)和相关的多载波或多音(multitone)调制方法。通过使用傅立叶变换，这些方法需要部分实质上的计算开销，尤其在仅需要来自具有多个单独频率子带的大频带的几个频率子带的情况下。
如在图24A中示出的，可以以与混频器设备2400类似的方式实现传统的混频器，其中，该混频器2400与下变频相关。然而，在不限制一般性的情况下，可以将图24A中示出的混频器设备组件的相应设置用于上变频。这种混频器设备在图24B中示出。
图24A中的混频器设备可以包括混频器2402、低通滤波器2404和下采样器2406。混频器2402包括用于接收要混频的信号2410的输入2408。此外，混频器2402包括输出2412，用于输出从当前频率转换为目标频率的信号2414，该信号经由低通滤波器2404的输入2416提供给低通滤波器2404。此外，低通滤波器2404包括输出2418，用于输出可以经由下采样器2406的输入提供给下采样器2406的从当前频率转换后的低通滤波信号2420。下采样器2406包括输出2424，用于输出同时也是由混频器设备2400输出的输出信号的下采样信号2426。在图24B中，示出了与混频器2402、低通滤波器2404和下采样器2406相对应的组件，其中，在根据图24B的互连中，实现了上变频器2400a。对此，改变了组件的顺序，从而首先将用于上变频的、与下采样器2406相对应的上采样器2406a作为上游连接至低通滤波器2404，以及该上采样器2406a在混频器2402的下游。对于在图24B中示出的混频器2400a功能的解释与更加详细描述的混频器2400的后续功能相类似，其中，实现图24B中示出的混频器2400a，以消除图24A的混频器2400对信号的影响。
如果向图24A中的混频器设备提供具有当前频率的输入信号2410(其中，初始信号2410基于定义了两个时间离散信号值的间隔的第一采样频率)，则混频器2402执行了当前频率至中频的转换，从中产生中频信号2414。在该中频信号2414中，仅将初始信号2410所位于的频率(即，当前频率)转换为中频，其中，混频器2402并不改变采样频率。通过适当地选择当前频率和采样频率，在数字或电路工程方面，可以以简单方式来实现至具有中频的中频信号2414的混频。例如，如果当前频率与中频之间的频谱间隔在幅度上是采样频率的四分之一，则可以通过分别使初始信号2410乘以值1、i、-1和-i或通过对初始信号2410的实部或虚部值取反(negation)、以及通过交换初始信号2410初始信号值的实部和虚部值来执行混频。例如，在Marvin E.Frerking，Digital Signal Processing in Communication Systems，KluwerAcademic Publishers中公开了对于数字或硬件技术易于实现的这种方法。
因此，低通滤波器2404对具有第一采样频率的中频信号2414进行低通滤波，从而再次产生基于第一采样频率的低通滤波中频信号2402。通过下采样器2406，对低通滤波中频信号2402进行下采样，从而采样频率降低而无需再对信号进行频谱转换。
在数字或电路工程方面易于实现的这种混频器2402方式具有以下缺点：通过当前频率与采样频率之间的预定连接，仅可以获得在当前频率周围的、以四分之一采样频率为频谱间隔而设置的中频。这降低了在数字或电路工程方面可以有效实现的混频器2402的可应用性。如果要获得包括到当前频率的间隔是不同于四分之一采样频率的另一间隔的中频，则必须将初始信号2410的各个初始信号值与旋转复指针
Figure G05848069020070815D000031
相乘，其中，k是初始信号值的排列索引(running index)，fc是所需中心频率(即，中频)及fs是信号的采样频率。然而，要考虑，在初始信号值与旋转复指针的乘法中，不但要分别使用纯实或纯虚乘法因子，而且所使用的乘法因子包括实部和虚部。由此，不可能使用以上所述的在数字和电路工程方面有效的解决方案。然而，需要可以采用在数字和电路工程方面的有效方式执行初始信号值从当前频率至任何中频的混频的混频器。
此外，可以实现与下采样类似的构思，以进行使用上采样的频谱混合。例如，通过所示出的信号转换器2500，在图25中示出了基于这一构思的变频器或信号转换器。图25中示出的信号转换器2500还可以对不同的初始信号进行上采样及后续频谱转换。因此，上采样和频谱转换后的初始信号合并为公共(common)结果信号。
为了提供这种功能，信号转换器2500包括：第一输入2502，用于接收第一初始信号xplus[k]；第二初始信号输入2504，用于接收第二初始信号xzero[k]；和第三初始信号输入2506，用于接收第三初始信号xminus[k]。此外，信号转换器2500包括多个零输入2508，用于向信号转换器提供值0。此外，信号转换器2500包括第一复用器2510、第二复用器2512、第三复用器2514、第四复用器2516、第五复用器2518和第六复用器2520。此外，信号转换器2500包括第一解复用器2522、第二解复用器2524和第三解复用器2526。此外，信号转换器2500包括第一低通滤波器LP1、第二低通滤波器LP2和第三低通滤波器LP3。最后，信号转换器2500包括加法器2528，用于将第四复用器2516的输出信号、第五复用器2518的输出信号和第六复用器2520的输出信号2534相加以提供结果信号y[m]。除此之外，信号转换器2500包括第一处理装置2536、第二处理装置2538和第三处理装置2540。处理装置2536、2538和2540中的每个包括四个部分处理装置2542，部分处理装置2542实现用于执行输入信号与复乘法因子的复数乘法。
信号转换器2500互连，从而通过第一复用器，向第一低通滤波器LP1的输入提供包括第一初始信号xplus[k]采样值序列和三个连续零值的序列。第一低通滤波器LP1的输出与第一解复用器2522连接。第一解复用器2522实现用于将从第一低通滤波器LP1接收的低通滤波器信号按照时间顺序，首先分配给第一处理装置2536的第一部分处理装置、然后分配给第二部分处理装置、第三部分处理装置、最后分配给第四部分处理装置。这里，第一部分处理装置实现用于执行信号值与因子1的乘法，具体地，这可以通过在第一部分处理装置中保持信号不变的事实，以电路工程设计实现。第二部分处理装置实现用于执行信号与因子j的乘法，而第三部分处理装置实现用于执行信号的取反。此外，第四部分处理装置实现用于执行信号值与因子-j的乘法。此外，第四复用器2516与第一处理装置2536连接，从而按照时间上的连续顺序，将首先通过第一部分处理装置、然后通过第二部分处理装置、接着第三部分处理装置处理信号、以及最后通过第四部分处理装置而处理的处理后信号复用为第四复用器2516的输出信号2530。与以上描述的第一处理分支中的第一复用器2510同第一低通滤波器LP1、第一解复用器2522、第一处理装置2536和第四复用器2516的互连类似，也可以将第二复用器2512、第二低通滤波器LP2、第二解复用器2524、第二处理装置2538和第五复用器2518互连。然而，与第一处理分支2544中的互连相反，在第二处理分支2546中，将第二初始信号xzero[k]复用至第二低通滤波器LP2，而第二处理装置2538的部分处理装置中的每个实现用于执行与因子1的乘法。换言之，这表示在第二处理装置2538的部分处理装置中，不需要改变信号。因而也可以将第二处理装置2538视为冗余的，并且在图25中只是为了清楚地示出，从而能够更好地理解第一处理分支2544和第三处理分支2548中的信号处理。
与第一处理分支2544中组件的互连类似地，还可以描述第三处理分支2548中组件的互连。这里，通过第三复用器2514，将第三初始信号xminus[k]的值或三个连续零值之一提供给第三低通滤波器LP3。因此，第三低通滤波器LP3输出的信号由第三解复用器2526放置到第三处理装置2540的第一、第二、第三或第四部分处理装置上。这里，第一部分处理装置实现用于执行与值1的乘法，第二部分处理装置实现用于执行与值-j的乘法、第三部分处理装置实现用于执行信号值的取反、以及第四部分处理装置实现用于将信号值与值j相乘。此外，第一、第二、第三或第四部分处理装置的输出值通过第六复用器2520顺序地复用为第六复用器2520的输出2536。
可以如下描述这种信号转换器2500的操作模式。首先，第一初始信号xplus[k]施加于第一输入2502，并通过第一复用器2510进行复用，从而向第一处理分支2544中的第一低通滤波器LP1提供包括第一初始信号xplus[k]和三个连续零值(即值0)的序列。这里，第一复用器2510通常包括与第一初始信号采样速率的四倍相对应的时钟或复用速率。由此，在第一初始信号的每个采样之间插入三个零，从而得到信号的上采样。例如，在第一处理分支2544的第一低通滤波器LP1中，基于FIR滤波器规则，进行对上采样信号的低通滤波，以便通过上采样来抑制所产生的像频。随后，将低通滤波后的上采样信号提供给第一解复用器2522，第一解复用器2522使用比初始信号的采样频率高(即采样频率的四倍)的采样频率，将低通滤波后的信号提供给第一处理装置2536的部分处理装置2542。现在，在第一处理装置2536的各个部分处理装置2542中，将提供给部分装置的信号与乘法因子相乘。这里，选择各个部分处理装置中的乘法因子，从而通过考虑第一解复用器2522将低通滤波后的信号分离以及在部分处理装置2524的下游连接的第四复用器2516，在第四解复用器2516的输出2530处产生与上变频低通滤波器信号相对应的信号。这里，第四复用器2516的输出2530处的低通滤波后的信号与上变频低通滤波后的信号之间的频谱间隔是较高采样频率(即第一初始信号xplus[k]的采样频率的四倍)的四分之一。
在第二处理路径2546中进行对第二初始信号xzero[k]的类似处理，其中，同样地，通过第二复用器2512插入零值，因而对第二初始信号xzero[k]进行上采样。现在将该上采样后的信号提供给第二低通滤波器LP2，以去除从上采样中产生的像频。以下，同样地，通过第二解复用器2524，执行将低通滤波后的信号分离至部分处理装置，其中，用值1对信号值进行加权。由于以上已经进行了解释，所以与第二解复用器2524的功能和第五复用器2518的功能有关的操作与低通滤波后的信号至第五复用器2518输出2532的直接“连接”相对应。
与第一处理路径2544和第二处理路径2546中的信号处理功能类似，现在，对第三处理分支2548中的第三初始信号xminus[k]进行处理。这里，同样地，通过第三复用器2514对第三初始信号进行上采样，其中，在第三初始信号的每个采样之间插入三个零值。在第三低通滤波器LP3中对上采样后的第三初始信号进行低通滤波，以便对通过上采样产生的像频进行抑制。与第一处理分支2544中的第一解复用器2522、第一处理装置2536和第四复用器2516的功能类似，通过第三解复用器2526、第三处理装置2540和第六复用器2520，进行对由第三低通滤波器LP3低通滤波的信号的频谱转换。通过以下事实：在第三处理装置2540的各个部分处理装置中，以所指示的顺序使用乘法因子1、-j、-1和j，在第六复用器2520的输出2534处施加的信号与在第三低通滤波器LP3的输出处施加的、以(高)采样频率的四分之一而下变频的信号相对应。通过下游的加法装置2528，现在将在第四复用器2516的输出2530处施加的(上变频)信号、在第五复用器2518的输出2532处施加的信号、以及在第六复用器2520的输出2534处施加的(下变频)信号相加。由此，产生了结果信号y[m]，该结果信号y[m]可以同时发出与第一(高)、第二(中间)和第三(低)频带有关的信息。这里，包含了第一初始信号xplus[k]的第一频带信息，在第二初始信号xzero[k]的第二频带信息、以及在第三初始信号xminus[k]的第三频带。
这种信号转换器2500具有以下优点：通过使用第一处理装置2536、第二处理装置2538和第三处理装置2540，以相对廉价的方式执行有效的频谱转换。然而该信号转换器2500的缺点在于：对于实现来说，如在图25中所示，需要多个九复用器和解复用器。因此，如图25所示的电路结构需要很高的配线开销，并同时需要集成电路上的大量空间，从而增加了这种信号转换器的制造成本。
发明内容
因此，本发明的目的是提供一种信号转换器和用于转换信号的方法，其中，相对于现有技术，该信号转换器或用于转换信号的方法需要较低成本。
通过根据权利要求1的信号转换器、以及根据权利要求17的转换信号的方法来实现该目的。
本发明提供了用于将初始信号转换为结果信号的信号转换器，包括：
用于复制初始信号以获得多个复制后初始信号的装置，其中，可以将复制后初始信号作为分支信号馈送到处理分支中；
第一处理分支中的第一分支处理装置，用于根据第一处理规则处理第一分支信号以获得第一处理后分支信号；
第二处理分支中的第二分支处理装置，用于根据第二处理规则处理第二分支信号以获得第二处理后分支信号，其中，第二处理规则与第一处理规则不同，以及实现第一处理规则和第二处理规则以引起对复制后初始信号的低通多相滤波；以及
选择装置，用于顺序选择第一处理后分支信号，然后顺序选择第二处理后分支信号，以获得结果信号。
此外，本发明提供了用于将初始信号转换为结果信号的方法，包括：
复制初始信号以获得多个复制后初始信号，其中，可以将复制后初始信号作为分支信号馈送到处理分支中；
在第一处理分支中的第一处理装置中，根据第一处理规则来处理第一分支信号以获得第一处理后分支信号；
在第二处理分支中的第二处理装置中，根据第二处理规则来处理第二分支信号以获得第二处理后分支信号，其中，第二处理规则与第一处理规则不同，以及实现第一处理规则和第二处理规则以引起对复制后初始信号的低通多相滤波；以及
顺序选择第一处理后分支信号，然后顺序选择第二处理后分支信号，以获得结果信号。
本发明基于如下发现：可以通过首先使用复制初始信号的装置进行复制从而产生多个复制后的初始信号的事实，来提供比现有技术成本低的信号转换器、以及比现有技术成本低的转换信号的方法。然后根据第一处理规则在第一处理分支中处理复制后初始信号的第一个，以获得第一处理后分支信号。此外，根据第二处理规则，在第二处理分支中的第二处理装置中处理第二复制后初始信号。如果实现第一处理规则和第二处理规则，从而通过这两个处理规则可以实现低通滤波，则这与用于去除出现在初始信号的上采样中的像频的上述低通滤波相对应。如果进一步将第一处理规则和第二处理规则彼此结合，从而通过第一和第二处理规则可以执行多相滤波，则低通滤波器可以具有比其可能在现有技术中具有的成本少的成本。为此，例如，第一处理规则可以实现用于执行第一多相滤波，以及第二处理规则可以实现用于执行第二多相滤波，其中，可以利用比现有技术低的时钟频率来进行这两个多相滤波。此外，第一处理装置和第二处理装置可以实现用于执行附加处理操作，其中，附加处理操作包括取反、复左旋转操作或复右旋转操作。由此，除了上采样之外，通过频谱转换器，可以执行将(上采样后的)初始信号频谱转换为结果信号。然后，可以在用于对在其输出处首先出现的、具有(高)采样频率的信号进行顺序地选择的选择装置中，进行从第一处理装置中产生的第一处理分支信号与从第二处理装置中产生的第二处理分支信号的合并。为此，利用与所产生的结果信号采样时钟相对应的时钟来控制选择装置。
因而本发明提供了以下优点：通过复制初始信号并使用信号转换器的处理分支(优选并行设置)中的多个复制后初始信号，可以实现比传统信号转换器廉价的信号转换器。具体地，通过复制并使用多相滤波中的复制后信号，可以防止将零插入初始信号的信号流，以获得上采样初始信号。因而在这种情况下，可以省略现有技术中所需的用于插入“零”的复用器，从而对实现较廉价的信号转换器做出了第一贡献。此外，通过将低通滤波器分离为多个多相滤波器，可以实现与现有技术相比在较低频处的滤波，这对于较廉价的信号转换器做出了第二贡献。具体地，这是从多相滤波器结构中的并行处理方式中获得的。
此外，在每个处理分支中，除了低通滤波器操作之外，可以执行会引起初始信号频谱转换的其它处理操作。类似于与例如1、j、-1和-j等乘法因子的乘法因而在每个处理分支中出现四个处理分支的情况，可以进行与另一乘法因子的乘法，从而最终可以实现正向的四分之一采样频率的频移。可选地，利用乘法因子的相应选择，也可以实现负频移。通过以下事实：通过使用四个处理分支，也已经由四个处理装置实现了四个多相子滤波器，因而由于例如不需要解复用器将低通滤波后的信号分离至多个部分处理装置，所以降低了数字开销。这里，可以用不同的乘法因子对每个分支信号进行加权，从而最终产生了频移(正向或反向)。优选地，可以通过不必执行与复乘法因子的(复数)乘法的事实来实现这种处理操作。如果要与上述乘法因子相乘的复信号已经以实部和虚部的形式出现，例如可以简单地通过通常以二值化形式呈现的信号值的取反(即符号反转)来执行与-1的乘法。可选地，在与复数值j的乘法中，可以执行复左旋转操作，其中，利用虚部取反，基本上执行实/虚部的交换。这在数字或电路工程设计方面，可以通过对存储器中当前信号的各个实或虚部值的简单“重新配线”或重新排序来实现。与此类似，在与复数因子-j的乘法中，也可以执行复右旋转操作，其中，同样地，利用实部取反，可以通过实/虚部的交换来执行这种操作。
此外，还可以将另一相应连接的信号转换器与以上描述的(第一)信号转换器并联。这里，对第一信号转换器的输出信号与第二转换器的输出信号求和以获得整个输出信号。例如这种设置，例如第一信号转换器的低通滤波器特性可以与第二转换器的低通滤波器特性相对应。此外，引起第一信号转换器中第一(复)旋转操作的乘法因子集合可以与引起第二信号转换器中第二(复)旋转操作的乘法因子集合不同。这种具有两个并联的单独信号转换器的信号转换器具有以下优点：通过技术上可廉价实现的电路构造，可以提供信号转换器，用于转换第一初始信号到第一结果信号，以及转换第二初始信号到第二结果信号，其中例如，第一初始信号的初始频率与第二初始信号的初始频率相对应，以及第一结果信号的结果频率不与第二初始信号的第二结果频率相对应。
此外，如以上所述的第三信号转换器也可以与第一和第二信号转换器并联，从而产生了在这种信号转换器的设计和使用中的额外的自由度。
根据本发明的另一实施例，信号转换器可以包括用于复制第二初始信号以获得多个复制后第二初始信号的另一装置。此外，信号转换器可以在每个处理分支中包括分支加法器，其中，实现分支加法器以将多个复制后第二初始信号之一或从多个复制后的第二初始信号中导出的信号与分支中复制后初始信号或从复制后的初始信号中导出的信号相加，从而获得加法信号，以及分支加法器还设置用于根据该分支的处理规则来处理加法信号。因而所实现的信号转换器提供了以下优点：对于处理和合并第一初始信号与第二初始信号，不需要并行(包括两个并行处理分支结构)设置两个信号转换器，而可以通过分支加法器将基于第一和第二初始信号的信号合并，从而进一步减小了实现信号转换器所需的技术努力。然后，仅在具有并行设置的分支处理装置(与两个单独的信号转换器的上述并行设置相反)的单个处理分支结构中进行对合并后信号的后续处理，这允许进一步降低技术成本。此外，可以实现分支加法器，以使从复制后第二初始信号中导出的信号与在复平面内左或右旋转的第二初始信号相对应。这提供了以下优点：除了将第一初始信号与第二初始信号合并之外，可以有第二初始信号的单独加权，从而具有这种信号转换器的额外的灵活性。
此外，这种包括分支加法器的信号转换器可以包括：用于复制第三初始信号以获得多个复制后第三初始信号的装置。这里，可以在每个处理分支中实现分支加法器，以将多个复制后第三初始信号之一或从多个复制后的初始信号中导出的信号与复制后初始信号、从复制后初始信号中导出的信号、复制后第二初始信号或加法信号相加，以提供另一加法信号，其中，分支加法器设置用于根据处理分支的处理规则来处理另一加法信号。因而，由于可以使用第三初始信号的使用，使所实现的信号转换器具有额外的自由度，从而增加了所实现的信号转换器的使用面积的灵活性。
此外，以上所述的两个信号转换器还可以设置为级联连接，从而增加了可以由信号转换器的级联设置所使用的频率或频带。
附图说明
以下，参照附图对本发明的优选实施例进行详细解释，其中：
图1A示出了本发明信号转换器第一实施例的结构框图；
图1B示出了本发明信号转换器第二实施例的结构框图；
图2示出了利用多个信号转换器的级联连接可获得的目标频率的不例；
图3示出了根据本发明方法，在正或负频移中出现的余弦和正弦函数值的表格示例；
图4示出了根据图5中示出的方法，在信号输入值的乘法中的实部和虚部值的表格示例；
图5示出了信号值与乘法因子集合相乘的方法的结构框图；
图6示出了结合本发明方法所使用的上采样的结构框图；
图7示出了表示图6所示方框的详细示例的结构框图；
图8示出了表示图7所示方框的详细示例的结构框图；
图9示出了根据图8所述示方框的实施例的滤波器系数的表格示例；
图10示出了表示图7中方框的详细示例的结构框图；
图11A示出了表示在将混频器用作下混频器(下变频器)时的混频器实施例的结构框图；
图11B示出了使用多个相关器的图11A中示出的混频器输出的可能使用的结构框图；
图11C示出了在图11B中示出的相关器的使用中频率的可能占用的图示；
图11D示出了在图11B中示出的相关器的使用中频率的可能占用的另一图示；
图12是在图11A中示出的信号的字宽、数据速率和数据类型的表格示例；
图13是使用特定参数，将图11A中示出的方框的输入信号转换为方框的输出信号的表格示例；
图14示出了表示图11A中示出的方框的详细结构的结构图示；
图15是在图14中表示的信号的字宽、数据速率和数据类型的表格表示；
图16是在时间上将信号值分配给滤波器系数的表格示例；
图17是将信号值分配给多相滤波器的不同多相的表格示例；
图18是本发明的另一实施例的结构框图；
图19是将信号值的实部或虚部分别分配至多相滤波器的不同多相的表格示例；
图20是将信号值的实部和虚部值分配给多相滤波器的多相的表格示例；
图21是将信号值的实部和虚部值分配给多相滤波器的各个多相的表格示例；
图22是至各个多相滤波器的实部和虚部值、以及多相滤波器的产生结果的表格示例，
图23是考虑了正或反向频移或防止了频移的多相滤波器输出信号的实部和虚部值的计算规则的表格示例；
图24A示出了传统信号的结构框图；
图24B示出了用于上变频或下变频转换的转换器；以及
图25示出了传统信号转换器的结构框图。
具体实施方式
在对本发明的优选实施例的以下说明中，对于在不同图示中示出的相似元件，使用了相似或相同的参考数字，其中，省略了对这些元件的重复描述。
图1A示出了本发明信号转换器100的第一实施例。这里，信号转换器100包括：第一初始输入2502，用于施加第一初始信号xplus[k]；第二初始输入2504，用于施加第二初始信号xzero[k]；以及第三初始输入2506，用于施加第三初始信号xminus[k]。此外，信号转换器包括第一子转换器101，具有用于复制第一初始信号xplus[k]的装置102，以获得多个复制后(第一)初始信号104a至104d。此外，信号复制器包括包含四个输入和四个输出的第一分支处理装置组106。分支处理装置组106的四个输出可以经由复用器2516复用为复用器2516的输出2530。分支处理装置组106包括第一处理分支110中的第一分支处理装置、第二处理分支112中的第二分支处理装置、第三处理分支114中的第三分支处理装置、以及第四处理分支116中的第四分支处理装置。这些分支处理装置中的每个包括用于滤波、具体用于低通滤波的装置118，以及用于加权的装置120。可以实现用于滤波的装置118，从而通过单独的或全部的用于对第一分支处理装置组106的装置118，实现低通特性。换言之，这表示通过用于滤波的装置118，实现了例如多相滤波器，其中，第一处理分支110中滤波的装置包括具有相0的多相子滤波器，第二处理分支112中滤波的装置包括具有相1的多相子滤波器，第三处理分支114中滤波的装置包括具有相2的多相子滤波器，以及第四处理分支116中滤波的装置包括具有相3的多相子滤波器。此外，用于相乘的装置120可以实现为将第一处理分支中的信号与乘法因子1相乘(或如以上实现的简单的“直接连接”)。第二处理分支112中的相乘装置实现为确定与(纯虚)乘法因子j的复数相乘的结果，其中，第三处理分支114中的相乘装置实现为执行取反。此外，第四处理分支116中的相乘装置实现为执行与(纯虚)乘法因子-j的相乘的结果。
与此类似，设置第二子信号转换器130，用于转换第二初始信号xzero[k]。具体地，第二子信号转换器130同样地包括装置132，用于复制第二初始信号xzero[k]以获得多个复制后第二初始信号。此外，第二子信号转换器包括分支处理装置组134。第二分支处理装置组134的每个分支处理装置同样地包括用于滤波的装置118和用于相乘的装置120。同样地，可以在具有多相子滤波器相0、相1、相2和相3的多相结构中实现用于滤波的装置118。第二处理装置组的各个多相子滤波器可以与第一处理装置组的相应(即，类似指定的)多相子滤波器相对应。具体地，由对第一分支处理装置组106滤波的装置118提供的滤波器特性(例如，低通滤波器特性)可以与对第二信号转换器130的第二分支处理装置组134滤波的装置118的滤波器特性相对应。然后，具体地，第二分支处理装置组134的多相滤波器相0(例如，实现为FIR滤波器)的滤波器系数与第一分支处理装置组106的多相子滤波器相0(例如，也实现为FIR滤波器)的滤波器系数等同。同样，对于各个分支处理装置组的第二多相子滤波器相1第三多相子滤波器相2和第四多相子滤波器相3的滤波器系数也是如此。此外，第二分支处理装置组134可以包括用于加权的装置120，其中，在图1A中示出的示例中，用于加权的装置120在第二分支处理装置组中实现，以执行要在处理分支中处理的信号与乘法因子1的相乘。根据以上实施方式，还可以通过从多相子滤波器中相应产生的信号的直接进一步使用来进行与乘法因子1的该相乘。由第二分支处理装置组134所确定的各个信号可以通过复用器2518顺序地复用为复用器输出2532。
与此类似，在图1A中，信号转换器100的第三子信号转换器140与第二子信号转换器130和第一子信号转换器101互连。这里，第三子信号转换器140包括：输入2506，用于接收第三初始信号xminus[k]；第三装置142，用于复制以获得多个复制后第三初始信号；第三分支处理装置组144；第三复用器2520，用于将由第三分支处理装置组144所处理的分支信号复用为第三复用器2520的输出2534。这里，同样地，第三分支处理装置组中的每个可以包括用于滤波的装置118和用于相乘的装置120。如上所述，可以在具有第一多相子滤波器相0、第二多相子滤波器相1、第三多相子滤波器相2和第四多相子滤波器相3的多相结构中设置用于对第三分支处理装置组144进行滤波的装置118。此外，用于加权的装置120可以实现为利用乘法因子1对要在第一处理分支中处理的信号进行加权。例如，如上所述，可以通过“直接连接”该信号来实现该加权。此外，第三组144的第二处理分支中的加权装置120实现为将要在该处理分支中处理的信号的加权与(纯虚)乘法因子-j相乘。在包括第三多相子滤波器相2的第三处理分支中的加权装置120实现为执行对要在第三处理分支中处理的信号的取反。最后，在包括第四多相子滤波器相3的第四处理分支中的加权装置120实现为将要在第四处理分支中处理的信号与复数因子j相乘。
最后，信号转换器100还包括加法器160，用于将在第一乘法器2516的输出2530处施加的信号与在第二复用器2518的输出2532处施加的信号和在第三复用器2520的输出2534处施加的信号相加，以获得输出信号y[m]。然后在采样所得值中执行加法，即，在输出2530处施加的信号的第一值、与在第二复用器2518的输出2532处施加的信号的第一值同时施加的第二值、以及与在第三复用器2520的输出2534处施加的信号的第一值同时施加的第三值彼此相加，以获得输出信号y[m]的值。
与传统的信号转换器相反，例如在图25中由信号转换器2500示出的，当以软件解决方案来实现图1A中示出的信号转换器的结构时，图1A中示出的信号转换器100就电路工程设计或数字而言需要较低成本。通过复制装置102、132和142，提供了与相应初始信号相同的多个复制后初始信号，以及以多相滤波器结构来实现用于对分支处理装置的相应集合进行滤波的装置118的实施方式，通过以上事实，由于可以省略以参考数字2510、2512和2514在图25中示出的复用器，所以可以实现比现有技术低的数字成。还可以通过多相滤波器结构来有效地实现低通滤波器LP1、LP2和LP3。具体地，复制装置与多相滤波器结构的组合获得与现有技术相比的成本的实质降低。由于在相应的分支处理装置组中的各个处理分支中已存在四个子信号，所以可以通过加权或相乘装置120对每个子信号进行加权或相乘。这里，通过分别选择不同的乘法或加权因子，在分支处理装置组内的各个处理分支中，如上所述，可以利用纯虚因子j和-j来执行乘法或加权形式的复旋转操作。具体地，通过将多相滤波器结构与利用(四个不同的)乘法因子的乘法组合，因而可以实现必要成本的进一步降低，从而与图25中示出的信号转换器2500相比，可以省略参考数字2522、2524和2526所指示的解复用器。以下互连结构，具体地，由参考数字2516、2518和2520所指示的解复用器的使用和使用加法装置2528的加法运算与图25中示出的信号转换器2500相对应。结果，通过图1A中所示的互连结构，通过省略三个复用器、三个解复用器，以及更加在电路工程设计方面有利地实现低通滤波器，实质上可以降低对与传统信号转换器2500相比的信号转换器100在技术上的必要需求。此外，通过这种较廉价的信号转换器的实现，可以在根据图1A中示出的电路结构的信号转换器具有与图25中示出的传统信号转换器2500相同的时钟速率时，加快信号转换。然而，可选地，信号转换器100也可以采用比传统信号转换器2500低的时钟速率进行操作，这进一步节约了成本并因而降低了花费。
图1B示出了本发明的信号转换器150的另一实施例。信号转换器150包括：第一初始输入2502，用于向信号转换器150提供第一初始信号xplus[k]；第二初始输入2504，用于向信号转换器150提供第二初始信号xzero[k]；以及第三初始输入2506，用于向信号转换器150提供第三初始信号xminus[k]。此外，信号转换器150包括用于复制的装置102，以从初始信号xplus[k]中生成多个复制后初始信号104a-d(与初始信号xplus[k]相同)。之后，每个复制后初始信号104a-d可以馈送到四个处理分支之一中，四个处理分支与图1A中示出的第一、第二、第三和第四处理分支类似，并以参考数字110、112、114和116指示。在每个处理分支中，设置了分支处理装置组，其中，该分支处理装置组实质上与滤波(具体地，低通滤波)装置118相对应，如图1A所示。具体地，这里也实现了多相结构，与图1A中的多相结构类似，具有多相子滤波器相0、相1、相2和相3。与图1A中示出的复用器2516类似，在各个处理分支110、112、114和116中处理的每个信号可以顺序地被复用器复用为复用器2516的输出信号2530。然而，对于信号转换器150，复用器2516的输出2530与信号转换器150的信号输出y[m]相对应。
此外，可以通过用于与(例如，复数)乘法因子相乘的装置，对每个复制后初始信号104a至104d进行加权。作为示例，第一复制后初始信号104a可以与因子1相乘(或简单地“直接连接”)。第二子信号104b可以通过用于相乘的装置来与乘法因子j相乘。第三复制后初始信号104c可以与乘法因子-1相乘，而第四复制后初始信号104d可以与(纯虚)复数乘法因子-j相乘。因此，这种四个复制后初始信号104a至104d的乘法与通过图1A中示出的相乘装置101来实现的初始信号的乘法相对应。与图1A中第一分支处理装置组106类似，这种相乘后的复制初始信号104a至104d还被进一步提供给分支处理装置组。然而，如图1A所示的具有多相子滤波器相0、相1、相2和相3的多相滤波器结构，根据图1B中示出的信号转换器150，分支处理装置组仅包括多个滤波装置118；相乘或加权装置120不包含在信号转换器150中。图1B中各个多相子滤波器的功能和滤波器系数在各个多相子滤波器上的分配可以与根据图1A的各个多相子滤波器的功能和滤波器系数在各个多相子滤波器上的分配相对应。
与图1A中示出的信号转换器100的结构相反，在图1B中示出的信号转换器150的结构中，省略了将第二复用器2518和第三复用器2520的输出信号相加的加法装置2528。然而，这种仅具有一个复用器2516的结构还可以用于要将(第一)初始信号xplus[k]与第二初始信号xzero[k]合并的应用中。在这种情况下，信号转换器150包括另一复制装置132，以从第二初始信号xzero[k]中获得多个复制后第二初始信号。这些第二初始信号现在可以被馈送到相应的处理分支110、112、114和116之一中。可以使用加权装置进行该馈送，其中，加权装置实现为将每个复制后第二初始信号与可以馈送到处理分支中的加权因子加权。在图1B中，对于所有复制后第二初始信号执行与加权因子1的这种加权，这还可以通过有效方式的上述讨论的“直接连接”来执行。然后，可以通过每个处理分支110、112、114和116中的分支加法器，将加权后的复制第二初始信号与相应分支中的加权后的复制初始信号104a至104d相加，以获得加法信号。可以将相应分支加法器152的结果放置在处理分支110、112、114和116之一中的多相子滤波器相0、相1、相2和相3中的每个上。通过应用线性系统的规则，可以在滤波之前“预先进行”该加法。同样，以类似的方式，例如，可以与第二初始信号xzero[k]和第一初始信号xplus[k]一起处理图1B中表示的第三初始信号xminus[k]。为此，需要用于复制第三初始信号xminus[k]的第三装置142，以提供可以馈送到处理分支110、112、114或116中相应的一个中的多个第三复制后初始信号。现在，在相应的处理分支中，再次使用加权因子进行加权，随后，分别将加权后的复制后第三初始信号与相应的加权后的复制后第二初始信号或加权后的复制第一初始信号104a至104d相加。在图1B中，为了该目的，在每个处理分支中，示出了两个分支加法器；然而，如果分支加法器包括三个输入和一个输出，则对于每个分支，还可以使用单个分支加法器152来执行加法。通过为每个不同处理分支中的复制后初始信号选择相应的加权系数，将会影响到对初始信号进行正还是负频移，或者是否进行馈入初始信号的频移。对于加权或乘法因子的选择，应用与图1A和图25结合的两种实施方式。此外，还可以类似地将其他初始信号合并为输出信号y[m]，然而，在这种情况下应当注意，两个频移后初始信号在结果信号中不要交叠，以免引起数据丢失。为此，有必要的是只有三个初始信号包括相等的初始频率，其中，每个初始信号必须正向频移、可以无频移、或者必须反向频移，从而在输出信号y[m]中，将三个初始信号频移至不同的频带。如果将其它初始信号合并为结果信号，则其它初始信号有必要包括与前三个初始信号不同的初始频率。
通过图1B中示出的信号转换器150的结构(与图1A中示出的信号转换器100的结构相反)，可以降低必需的技术要求。具体地，这从只需要单个分支处理装置组(即，用于对具有多相子滤波器相0、相1、相2和相3的多相结构进行滤波的装置118)的事实中获得。如图1A所述，不再需要实现两倍或三倍的这些多相滤波器，从而实现的信号转换器结构的简化。此外，可以省略多个复用器的设置，如图1B所示，仅须设置单个复用器。这额外地降低了要求。为了适应这种情况，现在必须提供四个加法装置，然而应当理解，加法装置在技术上比复用器更易实现，因而与图1A中的电路相比，可以实现要求降低的电路。该技术上的简化具体地产生于以下事实：这里所提出的信号转换器可以以较低时钟速率进行操作，因而可以省去对复用器进行时钟控制的传统信号转换器所必需的高时钟速率。
此外，在图1A和1B中示出的信号转换器100和150还可以是级联的，其中，在各个级联级之间，优选地引入采样速率转换。这提供了以下优点：例如，通过第一级，可以实现考虑了正和负频移及“中立”变频(即，没有至另一频带的频谱转换的变频)的三个频带，而通过采样速率转换，可以以另一移动间隔来执行另一频移，从而可以利用这种两级级联来实现九个可获得的频带。图2中示出了通过这种级联的信号转换器所获得的频率方案。
在这种情况下，还应注意，复基带信号的术语“数字混频”是基带信号与旋转复指针
Figure G05848069020070815D000191
的相乘，其中，k是复基带信号(或输入信号)采样的排列索引，fc是所需的新载波(即，中心)频率，以及fs是采样频率。如果选择了特定情况fc＝0或±fs/4，则旋转复指针仅采用值±1和±j。当复输入信号以I和Q分量存在时，通过这两个分量的取反和相乘，可以非常容易地实现这些乘法，例如与-j的乘法表示：Ioutput signa1＝Qinput signal和Qoutput signal＝-Iinput signal。利用以上示出的原理，可以实现至具有中心频率fc＝0，fc＝+fs/4和fc＝-fs/4的三个频率子带上的混频。
使用图2中示出的频率分布，通过多个信号转换器的级联来更加详细地解释可能的上和下变频。在这种连接中，应注意，下变频仅用于示例目的，而本发明方法实质上涉及上变频。
为了能够使用这种易于实现上变频的上述数字混频，现在可以执行以上详细解释的混频器的级联连接，其中，在使用第二级联混频器进行混频之前，进行采样频率的转换。对于例如在第一混频器级中的这种级联混频器，可以通过第一混频器，将具有第一(低)采样频率fs1的输入信号转换至中心频率fc1＝0，fc1＝+fs1/4＝+f1或fc1＝-fs1/4＝-f1。
随后，例如，进行利用因子4的至第二(较高)采样频率fs2的上采样。优选地，在每个fs1采样之后插入“0”值(即，对于本例，fs2＝4*fs1，插入三个“0”值)，来生成fs2采样的一部分。以下，执行低通滤波以只保留上采样后的fs1信号而不是第一采样频率fs1倍数处的频谱图像(即，导致上采样的频谱图像频率)。接下来，可以再次执行数字混频，这次混频至中心频率fc2＝0，fc2＝+fs2/4＝+f2或fc2＝-fs2/4＝-f2。以这种方式，基于当前频率中的信号，总共可以获得与当前频率f0相关的九个不同的中心频率fc：
fc＝f0-f2-f1
fc＝f0-f2+0
fc＝f0-f2+f1
fc＝f0-f1
fc＝f0
fc＝f0+f1
fc＝f0+f2-f1
fc＝f0+f2
以及fc＝f0+f2+f1。这种频率分布示为图2中的示例。
例如，混频器可以通过第一混频204，将当前频率f0 202的信号混频至中心频率fc＝f0-f1。接下来，在上采样之后，增大采样频率，从而可以将目前位于具有中心频率fc＝f0-f1的中频处的信号208混频至具有中心频率fc＝f0+f2-f1的目标频率210。
从根据图2的图示中，可以看出，混频器可以是级联连接的。由此，如果实现了三级混频器设置，则可以将具有当前频率的信号移到例如27个中心频率处，或者在实现了四级混频器设置时，将具有当前频率的信号移到81个中心频率处。现在，可以随机地继续这种级联，其中，由项3x指定多个可获得的中心频率，x是级联混频器的个数。与发射机中的上变频类似，通过旋转复数指针
Figure G05848069020070815D000211
来执行接收机中的下变频。与发射机类似，对于fc＝0和±fs/4，可以通过对I和Q分量进行取反和复用来实现下变频。以这种方式，同样可以获得三个频率子带。与发射机中的混频器级的级联类似，例如，再次出现像在图1A和图1B中示出的变频器的混频器的级联，从而可以增加在数字上或电路工程设计中容易分离的频带个数。例如，假设在接收机输入处的采样频率等于fs2，以及接收信号的中心频率是fc＝f0-f2-f1，
fc＝f0-f2+0，
fc＝f0-f2+f1，
fc＝f0-f1，
fc＝f0，
fc＝f0+f1，
fc＝f0+f2-f1，
fc＝f0+f2，
或者fc＝f0+f2+f1。总共九个频率子带可以是分离的。所有这些中心频率的分别以0或±fs2/4＝±f2的变频来分别转换至中心频率fc＝0或fc＝±fs1/4＝±f1。
在变频期间，在变频器中，可以同时进行从(较高)采样频率fs2至(较低)采样频率fs1的下采样，其中，与上述示例类似，较低采样频率是fs1＝fs2/4。这里，优选地，在在变频器中额加权装置中，对存在于高采样频率fs2处的信号进行低通滤波，以屏蔽掉(mask out)在下采样中产生的像频。然后，可以进行0或±fs1/4＝±f1的混频，从而最终地，信号位于中心频率f0处。例如，如图2中的中心频率210所示出的，接收信号可以在中心频率fc＝f0+f2-f1处。通过第一变频器，可以进行与混频208相反的转换，其中，然后将信号施加在fc＝f0-f1的中心频率206处。如上所示，在变频器中的变频的同时，再次可以进行下采样。现在可以将在fc＝f0-f1的中心频率204处下采样后的信号通过与同混频204相反的混频中的第二混频器相对应的变频器，转换至fc＝f0的中心频率202。
因此，具有高采样频率的接收信号通过变频器中的采样速率降低，从当前频率转换至当前频率的四分之一。如果进行了采用高采样频率的四分之一的另一当前频率转换，则在采样速率降低之后，产生第一变频器的输出信号，其中除了降低至当前频率的四分之一之外，依据频谱转换的偏移方向，将中心频率降低或提高了采样频率的十六分之一。
与上述实施方式类似，如果将相应个数的混频器级或变频器级分别进行级联，则可以按照以上描述的方式，接收或分离多于九个的频率子带(例如，27、81个频率子带)。
以下，更加详细地解释在数字或电路工程设计方面易于实现的频移的数学基础。在连续的范围内，通过应用与正向频移F(j(ω-ω0))相对应的公式
Figure G05848069020070815D000221
来实现频移。至离散时间范围内的转换如下：
f [ n ] * e jn 2 Πf T s .
具体地，更加严密地考虑频移fs/4的情况(与旋转π/2相对应)。
如果对于f，将fs/4代入以上公式，其中，fs是采样频率(即，沿“正”向移动频谱)，使用fs＝1/Ts，获得如下：
f [ n ] * e jn 2 π ( 1 / ( 4 T s ) ) T s = f [ n ] * e jnπ / 2 = y [ n ] .
如果这对于输入信号f[n]＝i[n]+j*q[n]成立，则使用欧拉方程的指数表示(即，ejnπ/2＝cos(nπ/2)+j*sin(nπ/2))项获得y[n]的实部和虚部
Re{y[n]}＝i[n]*cos(nπ/2)-q[n]*sin(nπ/2)
Im{y[n]}＝i[n]*sin(nπ/2)+q[n]*cos(nπ/2)
对于正向频移(即，输入信号向输出信号的较高频率的频移)，辐角为正，而在负向频移中(即，输入信号的频率高于输出信号的频率)，正弦和余弦函数的辐角为负。在图3中，示出了针对不同时间索引值的项cos(nπ/2)和sine(nπ/2)的值对的表格图示。这里，分别对于正或负频移而列出正弦和余弦函数的上述项，其中，作为时间索引，将值n＝0，1，2和3用作基础。
基于图3中示出的表以及以上公式，如在图4中的表格图示中所示的，针对复输入信号i[n]+j*q[n]产生了输入信号f[n]的fs/4频移。可见，所有奇数索引的正和负频移的实部和虚部的各个值仅就它们的符号而不同。除此之外应当注意，对于所有奇数时间索引，将输入信号f[n]的虚部值q[n]直接或以取反形式分配给输出信号y[n]的实部值。此外，对于每个奇数时间索引，将输入信号f[n]的实部值i[n]直接或以取反形式分配给相应时间索引n的输出信号y[n]的虚部值。因此，可以将混频器的输出信号y[n]的实部和虚部值看作是复数值乘法因子与输入值f[n]的复数乘法的结果值。
例如，可以通过图5中示出的乘法装置500来实现这种乘法。这种乘法装置500包括乘法元件502、乘法控制装置504、具有多个乘法因子c0，c1，c2和c3的乘法因子寄存器506。第一乘法因子集合510a(系数c0＝1，c1＝-i，c2＝-1，c3＝i)与负频移相对应，第二乘法因子集合510b(系数c0＝1，c1＝1，c2＝1，c3＝1)与没有发生频移的混频相对应，而第三乘法因子集合510c(系数c0＝1，c1＝i，c2＝-1，c3＝-i)与正频移的混频相对应。此外，可以向混频器500提供输入信号x[n]，其中，n＝-3，-2，-1，0，1，2，3，4，5，...。由此，混频器500可以输出输出值y[n]，其中，n＝-3，-2，-1，0，...。
可以对图5中示出的混频器500的功能进行如下描述。首先，根据所需频移(例如，使用在图5中未示出的混频器500的控制输入处的控制信号，可以使用它来设置频移方向)，将乘法因子集合510之一载入乘法因子寄存器506，乘法因子寄存器506存储借助于乘法因子控制装置508而设置的所使用的乘法因子集合。例如，如果混频器500要执行以采样频率的四分之一进行的正频移，则将系数集合510c载入寄存器504。现在为了执行频移，将输入值，例如值x[0]，载入乘法器502，并在乘法器中与系数c0＝1相乘，从中产生结果y[0]。在与乘法因子c0＝1相乘的过程中，不进行对复数信号输入值x[0]的实部和虚部值的取反或交换。这还在图4中表的相应行中示出，其中，针对时间索引0示出正频移中的实部和虚部，该实部和虚部没有改变。
作为下一元素，将后续输入值x[1]载入乘法器502，并与乘法因子c1(＝i)相乘。由此，产生输出信号值(即，值y[1])，其中，输入值的实部与输出信号值的虚部相关联，以及对输入至的虚部进行取反，并与输出值的实部相关联，如在与图4中正频移的时间索引n＝1相对应的行中所指示的。
与此类似，在乘法器502中，产生下一后续信号输入值x[2]与乘法因子c2(＝-1)的乘积和下一后续信号值x[3]与乘法因子c3(＝-i)的乘积。由此，根据正频移在列中的分配，对于n＝2和n＝3，产生图4中所示的用于相应的输出值y[n]的实部和虚部的值。
可以使用存储在寄存器506中的乘法因子，通过上述乘法的周期性重复，将后续信号输入值转换为相应的信号输出值y[n]。换言之，可以通过与纯实或纯虚乘法因子(其中，乘法因子优选具有例如值1的相等幅度)的乘积来执行输入信号x所基于的采样频率的四分之一的正频移，这再次获得以下简化：可以仅通过交换实部和虚部值和/或对相应值取反来执行所述乘法。因此执行乘法本身不再必要，以及所述乘法的结果而是可以通过那些取反或交换步骤来确定的。
对于负频移，可以按照类似的方式使用混频器500，其中，现在要将乘法因子集合510a载入寄存器506。以类似的方式，还可以执行混频，其中，在将乘法因子集合510b载入寄存器506中时，不执行频移，这里仅由信号输入值x与乘法的中立元素(即，值1)相乘，从而输入信号值x与输出信号值y的比值不改变。
以下，为使整个系统清楚，对在发射机、以及适合该发射机的接收机的相应实施方式中进行的上采样和频率分配进行详细解释。这里也要注意，本发明构思主要指发射机，即，上变频器。然而，对于下采样的描述会有助于对于整个系统的更好理解，为此在这里包括了对下采样的更加详细的描述。
为了描述上采样，如图6所示，可以将混频器示为上采样块600。这里的上采样块600包括输入接口602，上采样块600经由该输入接口602来接收以I分量602a和Q分量602b形式存在的复输入数据。例如，该复输入数据由脉冲形成器(未示出)输出，这是为什么在图6中用项“impulseformer_out”分别指定输入数据或输入数据流的原因。此外，上采样块600包括用于输出上采样数据的输出接口604，其中，输出接口604包括第一分量I’604a和第二分量Q’604b。由于输出数据或输出数据流分别是上采样数据，所以也将用“upsampling_out”来指定这些数据流。为了能够进行频率分配(即数据流“impulseformer_out”的中心频率至数据流“upsampling_out”的中心频率的频移)，在上采样块600中，使用与图2的频率f1(fs_shift_1)和f2(＝fs_shift_2)相对应的参数fs_shift_1和fs_shift_2。
对于输入数据流impulseformer_out，还应注意，例如，该输入数据流包括每I或Q分量8比特的字宽，B_Clock_16的数据速率(即，输出数据流的数据速率的十六分之一)，其中，将输入数据的数据类型看作是复数值。还应注意，对于输出数据流upsampling_out，它的字宽包括例如每I和Q分量6比特。除此之外，输出数据流upsampling_out包括定义了这里所考虑的上采样块600相应的最高数据速率或时钟频率的B_Clock数据速率。除此之外，将输出数据流upsampling_out的数据的数据类型看作是复数数据类型。
仅有两个所使用的频率参数fs_shift_1和fs_shift_2从外部传输至上采样块600。这两个频率参数确定了以B_Clock_4(参数fs_shift_1)的采样速率将所生成的基带信号(即在输入数据流impulseformer_out中包含的信号)转换至[-B_Clock_16，0，B_Clock_16]的中频，或以B_Clock(参数fs_shift_2)的采样速率将所生成的基带信号转换至[-B_Clock_4，0，B_Clock_4]的中频。这里，采样速率B_Clock_4分别指定B_Clock的采样速率或采样时钟的四分之一。
图7示出了图6中示出的上采样块600的详细结构框图。可以将上采样块600指定为混频器。混频器600包括第一多相滤波器702、第一混频器704、第二多相滤波器706、第二混频器708、第一参数集合710和第二参数集合712。第一多相滤波器702包括用于接收输入数据流impulseformer_out的输入，同样由参考数字602或参考数字|1|指示。因而，第一多相滤波器的输入(例如，实现为FIR滤波器)直接与混频器600的输入602连接。此外，第一多相滤波器经由端口FIR_poly_1_out |2|与第一混频器704连接。此外，第一混频器704经由端口fs_4_mixer_1_out |3|与第二多相滤波器706的输入连接。第二多相滤波器706还包括经由端口FIR_poly_2out |4|与第二混频器708的输入连接的输出。此外，第二混频器708包括经由端口upsampling_out|5|与混频器600的输出接口604连接的输出。因此，该端口形成了整个上采样块600的输出，并直接连接至更高分级层次。此外，混频器600包括与第一混频器704关联的第一系数集合710和与第二混频器708关联的第二系数集合712。第一系数集合710的系数fs_shift_1和第二系数集合712的fs_shift_2仅相应地分别传递至两个块fs_4_mixer_1(即，第一混频器704)或fs_4_mixer_2(即，第二混频器708)。其它参数并不包含在混频器600的该实施例中。
还应注意，通过参考数字|1|指示的数据流包括具有每I和Q分量8比特的字宽的数据，其中，将具有B_Clock_16的数据速率(即，时钟B_Clock的十六分之一)的数据提供给第一多相滤波器702。除此之外，提供给第一多相滤波器的数据包括复数值数据类型。在第一多相滤波器702(优选实现为FIR滤波器)中，例如，执行从B_Clock_16至B_Clock_4的采样时钟的提高，这与将采样时钟增加到四倍相对应。由此，通过字宽也是每分量8比特、数据类型也被看作是复数值的、以及现在将数据速率增加至B_Clock_4(即，最大时钟B_Clock的四分之一)的事实，由参考数字|2|所指示的信号FIR_poly_1_out进行自身区分。
在第一混频器704中，使用针对参数fs_shift_1的参数集合710，进行变频，其中，由参考数字|2|指定的信号中心频率和由参考数字|3|指定的信号中心频率之差与采样时钟速率B_Clock_4的四分之一相对应。因此，可以注意，将对于参考数字|3|的信号移至比信号FIR_poly_1_out更高的中频处，其中，信号fs_4_mixer_1_out的字宽是每分量8比特，数据类型是复数值的，以及数据速率是B_Clock_4。
此外，在第二多相滤波器706(例如，也包括FIR滤波器)中，执行另一上采样，从而由参考数字|4|指示的信号FIR_poly_2_out包括B_Clock的采样速率或数据速率(即，混频器600中可达到的最大采样速率)。这里，信号FIR_poly_2_out的字宽也是每I和Q分量8比特，该信号的数据类型也是复数值的。接下来，通过第二混频器708(也是具有所提供采样频率的四分之一的频移的混频器)，使信号FIR_poly_2_out(也由参考数字|4|指示)变频至信号upsampling_out(也由参考数字|5|指示)。这里，使用例如指示频移方向的参数集合712。信号upsampling_out可以包括例如通过外部上采样滤波器预定的每I和Q分量6比特的字宽。信号upsampling_out的数据速率是B_Clock，而数据类型是复数值的。
以下，更加详细地描述块FIR_poly_1(即，第一多相滤波器702)和块FIR_poly_2(即，第二多相滤波器706)的基本功能。在本实施例中，那些方框中的每个通过对信号带宽的同时保持，使采样速率增大到四倍。为了以因子4对信号进行上采样，在每个输入采样之间插入三个零(“零插值”)。通过低通滤波器，发送所产生的“零插值”后的序列，以便抑制在输入采样速率的倍数处的像频。在原理上，这里所有使用的滤波器是实的，即包括实值系数。因此可以总是通过两个并行等同滤波器来发送要过滤的复数数据，具体地，由于实值输入信号与实值滤波器系数的乘法在数字上实质上比复数值输入值与复数值滤波器系数的乘法更加简单，所以在这种情况下，简化了将信号分为I分量(即，信号的实部)和Q分量(即，信号的虚部)的这种划分。
相应地，可以使用要过滤的输入信号或频谱的一些已知特性来进一步将计算开销最小化。具体地，通过多相实施方式和多相实施方式的子滤波器的对称使用，可以利用将在以下详细解释的优点。
如上所述，由于输入序列仅在每个第四数位处包括非0值，所以优选可以使用多相实施方式。如果采用了“抽头时延线”结构的FIR滤波器，则为了计算每个输出值，只使用L/R系数(L＝FIR滤波器长度，R＝上采样因子)。在恰好R个输出值之后，所用系数周期性地重复。因此，可以将这种FIR滤波器分为长度L/R的R个子滤波器。然后，只须以正确的顺序将相应的滤波器输出复用为更高速率的数据流。此外，应当注意，例如使用软件工具MATLAB的函数“inifilt”实现FIR滤波器，这得到第二子滤波器的规则系数结构(即，第二子滤波器包括偶长度(even length)和轴向对称)。此外，可以看出，可以将第四子滤波器近似地缩减到单个时延元件，这将在以下进行详细描述。
图8中的示例示出了例如第一多相滤波器702或第二多相滤波器706的多相滤波器的具体实现的结构框图。这种多相滤波器包括输入、第一FIR滤波器M12、第二FIR滤波器M7、第三FIR滤波器M8、时延元件M30、四到一复用器M10和输出。第一FIR滤波器M12、第二FIR滤波器M7、第三FIR滤波器M8和时延元件M30分别包括输入和输出，其中，四个所提及的元件中每个的输入与多相滤波器的输入连接。四到一复用器M10包括四个输入和一个输出，其中，四个输入中每个与FIR滤波器M12、M7、M8中每个的一个输出连接或与时延元件M30的输出连接。此外，四到一复用器M10的输出与多相滤波器的输出连接。因而将经由多相滤波器702或706的输入而馈入多相滤波器702或706的输入数据流并行放入四个FIR滤波器(即，在将子滤波器4缩减为一个时延元件之后，只放入三个FIR滤波器M12、M7和M8)中，然后通过四到一复用器M10进行复用。通过该并行化，实现了多相滤波器的输入与多相滤波器的输出之间的端口速率以因子4的改变。
在对于第一多相滤波器(即，图7中示出的多相滤波器FIR_poly_1)的图8中示出结构的使用中，这表示了数据速率从B_Clock_16增加至B_Clock_4。对于第二多相滤波器706(即，图7中示出的多相滤波器FIR_poly_2)的图8中示出图示的使用中，这表示了数据速率从B_Clock_4增加至B_Clock。还可以注意到，例如，可以使用软件工具MATLAB的命令coeff＝intfilt(4，6，2/3)来产生这种滤波器(具体地，滤波器系数)。
图9示出了可以使用软件工具MATLAB的上述命令而得到的滤波器系数a0至a46的表格表示。现在，可以将图9中示出的滤波器系数a0至a46的系数集合中不同系数分配给各个子滤波器，即第一FIR滤波器M12、第二FIR滤波器M7、第三FIR滤波器M8和时延元件。再次，这可以使用MATLAB命令coeff1＝coeff(1:4:end)来执行。例如，可以使用MATLAB命令coeff2＝coeff(2:4:end)将系数a1，a5，a9，a13，...分配给第二FIR滤波器M7。例如，可以使用MATLAB命令coeff3＝coeff(3:4:end)将系数a2，a6，a10，a14，...分配给第三FIR滤波器M8。例如，可以使用MATLAB命令coeff4＝coeff(4:4:end)将系数a3，a7，a11，a15，...分配给第四FIR滤波器。
如可以从图9的表格图示中看出，除了近似包括值1的系数a23之外，分配给第四子滤波器的系数近似包括值0。为此，由于由仅在数位6(MATLAB计数中系数集合的第六元素)处近似为1的值(见a23)占据第四子滤波器的系数集合coeff4，所以忽略近似具有值0的系数，可以将第四子滤波器改变为时延结构。因此，该块可以由具有时延＝5(与输入值移动了五个元素相对应)的时延元件来替换。此外，与第二子滤波器M7相关联的系数集合coeff2包括轴向对称结构和偶长度，从而可以缩短该FIR滤波器，以便至少使乘法次数减半。
以下，与图7中示出的块fs_4_mixer_1和fs_4_mixer_2相对应，将更加详细地描述第一混频器704和第二混频器706的设置。原理上，可以注意到，混频器在频谱范围内以特定频率将信号上或下变频。这里的频移总与采样频率相关。例如，fs/4混频器将输入信号恰好移动采样频率的25％，并将在频率范围内移动的该信号作为输出信号输出。通过与复旋转项相乘来执行复混频，即复信号的混频，即：
dt[n]＝exp(i*2*π*Δf/fs*n)，其中i＝sqrt(-1)。
利用Δf＝fs/4的频移，使用矢量[1；i；-1；-i]将fs/4混频器缩减为简单的乘法器。这已作为图5中的示例示出。因此可以说，第一、第五、第九、...输入值总是与1相乘，而第二、第六、第十、...输入值总是与i相乘。然后，第三、第七、第十一、...输入值总是与-1相乘，以及第四、第八、第十二、...输入值总是与-i相乘。这种乘法获得正频移。
如以上所示，这种fs/4混频可以通过四个简单操作来实现。与多相滤波器类似，如图7所示的像第一混频器704和第二混频器708之类的这种混频器块可以在内部以输出数据速率的四分之一进行操作。在图10中示出了以这种方式实现的混频器。因此，这种混频器包括混频器输入(示为输入)、一到四解复用器M13、第一乘法元件M19、第二乘法元件M18、第三乘法元件M17、第四乘法元件M21、四到一复用器M14和由图10中的输出所指示的输出。
一到四解复用器M13包括与所述输入连接的输入。此外，一到四解复用器包括四个输出。乘法元件M19、M18、M17和M21分别包括一个输入和一个输出。乘法元件之一的每一个输入与一到四解复用器M13的另一输出连接。四到一复用器M14包括四个输入，其中，四到一复用器M14的各个输入与乘法元件之一的另一输出连接。此外，将四到一复用器M14的输出与所述输出连接。
如果图10中示出的这种混频器在其输入处接收到信号，则将该信号分为四个连续信号值的块，其中，将每个信号值分别分配给乘法元件M19，M18，M17和M21中的一个。在那些乘法元件中，将进行以下详细解释的乘法，将乘法的结果经由乘法元件的输出提供给四到一复用器M14，根据所提供值产生串行数据流，并经由输出将该串行数据流输出。
优选地，经由混频器输入提供给混频器的值是复数数据值，其中，通过一到四解复用器M13将复数数据值提供给乘法元件M19，M18，M17和M21中的每个。对于该乘法，随后在每个乘法元件中执行与乘法因子的相乘，其中，例如，乘法因子与上述矢量[1；i；-1；-i]相对应。例如，如果在第一乘法元件M19中，执行与上述矢量的第一系数(即，系数1)的相乘，则这表示在第一乘法元件M19的输出处直接输出在第一乘法元件的输入处施加的值。例如，如果在第二乘法元件M18处，执行与第二系数(即，i)的相乘，则这表示在第二乘法元件M18的输出处施加与以下相对应的值：
output＝-imag(input)+1*real(input)，
其中，imag(input)指定输入值的虚部，以及real(input)指定输入值的实部。
例如，如果在第三乘法元件中，执行与上述矢量的第三系数(即，-1)的相乘，则这表示在第三乘法元件M17的输出处施加对于施加于输入的值采用的如下值：
output＝-real(input)-i*imag(input)。
如果在第四乘法元件M21中，执行使用第四系数(即，使用-1)作为乘法因子的相乘，则这表示在第四乘法元件M21的输出处输出如下值，该值考虑了在第四乘法元件的输入处所施加的值：
output＝imag(input)-i*real(input)
依据图7中示出的提供给第一混频器的参数值fs_shift_1的缺省值，或者提供给第二混频器708的具有参数值fs_shift_2的第二参数集合712，选择指示了各个常数的特定矢量。例如，对于选择fs_shift_x(x＝1或2)为-1(即，要执行负频移)的情况，要选择包括系数序列[1，-i，-1，i]的矢量。
对于选择fs_shift_x为0(即，在混频器中不会发生频移)的情况，要选择包括具有系数序列[1，1，1，1]的系数矢量，而对于选择fs_shift_x为1(即，要发生正频移)的情况，要选择具有系数序列[1，i，-1，-i]的情况。根据以上的解释，可以依据要获得不同目标频率中的哪一个来选择相互不同第一参数集合710和第二参数集合712。
以下，将对下采样进行更加详细地解释，例如在接收机中进行从较高当前频率至较低目标频率的变频。对此，图11A示出了例如可以用于接收机中的混频器级的结构框图。混频器级1100包括输入、第一混频器M1、第二混频器M15和第三混频器M12，它们在第一混频器等级0-2-1中并行设置。此外，混频器1100包括第一下采样多相滤波器M8、第二下采样多相滤波器M13、第三下采样多相滤波器M14、第四混频器M16、第五混频器M18、第六混频器M17、第七混频器M19、第八混频器M21、第九混频器M20、第十混频器M22、第十一混频器M24和第十二混频器M23。此外，混频器1100还包括第四下采样多相滤波器M26、第六下采样多相滤波器M27、第七下采样多相滤波器M28、第八下采样多相滤波器M29、第九下采样多相滤波器M30、第十下采样多相滤波器M31、第十一下采样多相滤波器M32和第十二下采样多相滤波器M33。
此外，混频器1100包括第一输出output_fs1_m1_fs2_m1，第二输出output_fs1_0_fs2_m1，第三输出output_fs1_1_fs2_m1，第四输出output_fs1_ml_fs2_0，第五输出output_fs1_0_fs2_0，第六输出output_fs1_1_fs2_0，第七输出output_fs1_m1_fs2_1，第八输出output_fs1_0_fs2_1，第九输出。output_fs1_1_fs2_1。
所描述的混频器1100的所有组件(除了输入和输出output_...之外)分别包括一个输入和一个输出。第一混频器M1、第二混频器M15和第三混频器M12的输入经由信号Net27与混频器1100的输入连接。第一混频器M1的输出经由信号Net1与第一下采样多相滤波器M8的输入连接。第一多相滤波器M8的输出经由信号Net12与第四混频器M16、第五混频器M18和第六混频器M17的输入连接。第四混频器M16的输出经由信号Net18与第四下采样多相滤波器M25的输入连接，而第四下采样多相滤波器M25的输出经由信号Net28与混频器的第一输出连接。第五混频器M18的输出经由信号Net19与第五下采样多相滤波器M26的输入连接，而第五下采样多相滤波器M26的输出经由信号Net29与混频器1100的第二输出连接。第六混频器M17的输出经由信号Net20与第六下采样多相滤波器M27的输入连接，而第六下采样多相滤波器M27的输出经由信号Net30与混频器1100的第三输出连接。
第二混频器的输出经由信号Net16与第二下采样多相滤波器M13的输入连接。第二下采样多相滤波器M13的输出经由信号Net13与第七混频器M19、第八混频器M21和第九混频器M20的输入连接。第七混频器M19的输出经由信号Net21与第七下采样多相滤波器M28的输入连接，而第七下采样多相滤波器M28的输出经由信号Net31与第四输出连接。第八混频器M21的输出经由信号Net22与第八下采样多相滤波器M29的输出连接，而第八下采样多相滤波器M29的输出经由信号Net32与第五输出连接。第九混频器M20的输出经由信号Net23与第九下采样多相滤波器M30的输入连接，而第九下采样多相滤波器M30的输出经由信号Net33与第六输出连接。
第三混频器M12经由信号Net16与第三下采样多相滤波器M14的输入连接。第三下采样多相滤波器M14的输出经由信号Net15与第十混频器M22、第十一混频器M24、第十二混频器M23的输入连接。第十混频器M22的输出经由信号Net24与第十下采样多相滤波器M31连接，而第十下采样多相滤波器M31的输出经由信号Net34与第七输出连接。第十一混频器M24的输出经由信号Net25与第十一下采样多相滤波器M32的输入连接，而第十一下采样多相滤波器M32的输出经由信号Net35与第八输出连接。第十二混频器M23的输出经由信号Net26与第十二下采样多相滤波器M33的输入连接，而第十二下采样多相滤波器M33的输出经由信号Net36与第九输出连接。
此外，混频器1100的输出连接至以下组件：
至第四下采样多相滤波器M25输出的output_fs1_m1_fs2_m1
至第五下采样多相滤波器M26输出的output_fs1_0_fs2_m1
至第六下采样多相滤波器M27输出的output_fs1_1_fs2_m1
至第七下采样多相滤波器M28输出的output_fs1_ml_fs2_0
至第八下采样多相滤波器M29输出的output_fs1_0_fs2_0
至第九下采样多相滤波器M30输出的output_fs1_1_fs2_0
至第十下采样多相滤波器M31输出的output_fs1_m1_fs2_1
至第十一下采样多相滤波器M32输出的output_fs1_0_fs2_1
至第十二下采样多相滤波器M33输出的output_fs1_1_fs2_1。
与图7中示出的混频器类似，在图11A中示出的混频器1100中，还使用了三个不同的时钟频率。首先，在输入处接收的信号是基于采样频率B_Clock的，其中，第一混频器M1、第二混频器M15和第三混频器M12使用采样频率B_Clock进行操作。以下，在等级0-2-2中，即通过第一下采样多相滤波器M8、第二下采样多相滤波器M13和第三下采样多相滤波器M14，采样速率减小至新采样速率B_Clock_4，B_Clock_4与采样速率B_Clock的四分之一相对应。这表示第四到十二混频器使用采样速率B_Clock_4进行操作。以下，通过第四至第十二下采样多相滤波器，执行至新采样速率B_Clock_16的进一步的采样速率降低，即，再次提取第四至第十二混频器中采样速率的四分之一，这与施加于输入的采样频率的十六分之一相对应。
通过图11A中示出的混频器结构1100，因而可以从在混频器1100的输入处接收的信号中同时提取九个频率子带。为此，有必要分别将等级0-2-1的三个混频器设为不同的混频性能，即例如，将第一混频器M1设为下变频(下混频)，将第二混频器M15设为中立变频(即，无频移)，以及将第三混频器M12设为上变频(上混频)。此外，应当分别将利用采样速率B_Clock_4操作的那些混频器(即，具体地，第四至第十二混频器)分组为三个混频器组，其中，每个混频器组在下游分别与结构等级0-2-2的下采样多相滤波器之一连接。混频器组的三个混频器中的每个(即，例如第四、第五和第六混频器)应当再次被设为相互不同，从而例如，第四混频器可以再次执行下变频，第五混频器不执行变频，以及第六混频器执行上变频。对于第七至第九混频器的组和第十至第十二混频器的组也是这样。
通过这种级联以及并联的混频器设置，因而例如如图2所示，可以从在混频器1100的输入处施加的信号中同时提取九个频带。这种并联和级联设置的优点具体在于，通过在数字或电路工程设计方面易于实现的结构，可以相应地同时解决或接收多个频率子带。
如果要向如图11A中所示的作为输出信号的各个频率子带提供数据，则在各个频带上，如果不同频带的多个信号适合地彼此相关，则还可以传输这些信号。这里，图11B示出了9个相关器0-4-1-1至04-1-9表示图11A中示出的混频器1100的相应输出信号。这里，将相应的输出信号output_fs1_m1_fs2_m1至output_fs1_1_fs2_1视为输入信号input_fs1_m1_fs2_m1至input_fs1_m1_fs_0。相关器0-4-1-1至0-4-1-9具有一个输入和17个输出，其中，每个输出输出不同于其它输出信号的输出信号output1至output150。通过这种设置，例如，可以通过150个发射机将150个参考序列分布至九个可用频带。在这种情况下，可以通过相关来执行将发射机的各个参考序列分布至一个频带上，其中，可以稍后使用所获得的150个相关信号，例如，用于粗略地确定150个跟踪脉冲串(burst)的位置。
如果只存在150个发射机所位于的一个频带，则需要150个不同的参考序列，以区分各个发射机。由于将发射机分布至9个不同的频带，所以理论上只需要个序列，其中，6个频带每个分别包括17个发射机，以及3个频带(由相关器0-4-1-3、0-4-1-6和0-4-1-9占用)每个分别只包括16个发射机。
假设频带分别具有用于它们的17或16个发射机的相同参考序列，在对这种传输场景的仿真中，出现以下问题：
在没有相互交叠和没有噪声的情况下，发送两个获取脉冲串，其中，两个获取脉冲串位于不同的频带中，但是具有相同的参考序列。利用对两个频带的特定选择，在与序列的错误相关中，也会检测到所发送的第二脉冲串的峰值。这些峰值确切是其中两个旋转参数fs_shift_1或fs_shift_2之一匹配的那些频带，如在其它关联频带的区域中未对频带的图像频谱进行充分抑制的情况。
对于分别将不具有公共旋转参数的三个频带合并，存在两种可能方式，从而可以在无错误检测发生的情况下使用相同的序列(见图11C和图11D)。
即，需要150/3＝50个序列，而不是17个。
可以将相同的序列给予以下的序列三元组：
·1(fs_shift_1＝-1，fs_shift_2＝-1)，6(fs_shift_1＝0，fs_shift_2＝1)，8(fs_shift_1＝1，fs_shift_2＝0)(见Fig.11C最顶端的子图)或者
·2(fs_shift_1＝-1，fs_shift_2＝0)，4(fs_shift_1＝fs_shift_1＝0，fs_shift_2＝-1)，9(fs_shift_1＝1，fs_shift_2＝1)(见Fig.11C中间的子图)或者
·3(fs_shift_1＝-1，fs_shift_2＝1)，5(fs_shift_1＝0，fs_shift_2＝0)，7(fs_shift_1＝-1，fs_shift_2＝-1)(见Fig.11C最底端的子图)或者可选地，将相同的序列给予以下的序列三元组：
·1(fs_shift_1＝-1，fs_shift_2＝-1)，5(fs_shift_1＝0，fs_shift_2＝0)，9fs_shift_1＝1，fs_shift_2＝1)(见Fig.11D最顶端的子图)或者
·3(fs_shift_1＝-1，fs_shift_2＝1)，4(fs_shift_1＝0，fs_shift_2＝-1)，8(fs_shift_1＝1，fs_shift_2＝0)(见Fig.11D中间的子图)或者
·2(fs_shift_1＝-1，fs_shift_2＝0)，6(fs_shift_1  0，fs_shift_2＝1)，7(fs_shift_1＝-1，fs_shift_2＝-1)(见Fig.11D最底端的子图)。
这样，两幅图11C和11D示出了分别以相同序列占用三个频率的两种可能方式。在图11B的相关器中，选择第二可能方式，从而可以将相同的相关序列分别用于块0-4-1-1至0-4-1-3或块0-4-1-4至0-4-1-6或块0-4-1-7至0-4-1-9。除了不同相关序列中中的输入信号，块0-4-1-1至0-4-1-9的设置是相同的。由于在匹配滤波器之后执行相关，所以在二进制情况下，相关序列仅具有系数1和-1。对于四进制情况，系数是1+j，-1+j，1-j和-1-j。在这两种情况下，相关序列必须在采样时钟B_Clock_48中。
图12示出了在如11A中示出的信号的字宽、数据速率和数据类型的表格图示，其中，要注意，可以依据所使用硬件组件来定义相应信号的字宽(tbd＝要定义的)。对于所有信号的信号值，采用复数数据类型。
首先，使用参数fs_shift_2(即，参数值fs_shift_2＝-1，0，1)，将从混频器1100接收的、采样时钟为B_clock的信号相应地下变频采样频率fs的四分之一、不变频或上变频采样频率fs的四分之一，从而获得三个不同的信号。以上讨论了对参数fs_shift_2的更加精确的定义。因此，如图11A的结构框图中所示，从Net1信号中，将输入信号Net27与gd_shift_2＝-1进行混频，将信号Net17与fs_shift_2＝0进行混频，以及将信号Net16与fs_shift_2＝1进行混频。然后对那三个信号独立地进行低通滤波和下采样，从而获得了具有采样时钟B_Clock_4的三个信号。
接下来，再次使用参数fs_shift_1(即，参数fs_shift_1＝-1，0，1)对那些信号中的每个进行变频，其中，所转换的频率的偏移与新采样频率的四分之一(正向和反向)相对应或等于0。这里，根据图13的表格，采用参数fs_shift_1，对输入信号Net12、Net13和Net15进行混频，以获得输出信号Net18，Net19，Net20，Net21，Net22，Net23，Net24，Net25和Net26。最后，对九个所产生的信号进行低通滤波和下采样，因而经由第一至第九输出以采样时钟B_Clock_16馈出。
以下，以等级0-2-1中的混频器和下采样多相滤波器作为示例，使用在图11A中示出的等级0-2-2的下采样多相滤波器，再次简要地对混频器的功能进行解释。等级0-2-1中的混频器以采样频率的25％抵消了在发射机中进行的各个所施加信号的频移。再次通过与复旋转项的乘法来执行复混频，即：
dt[n]＝exp(j*2*∏*Δf/fs*n)其中j＝sqrt(-1)。
利用混频器Δf＝-fs/4，将该矢量减小为[1；-j；-1；j]。这表示第一、第五、第九、...、输入值总是与-1相乘，第二、第六、第十、...输入值总是与-j相乘，第三、第七、第十一、...输入值总是与-1相乘，以及第四、第八、第十二、...输入值总是与j相乘。如可以从以上描述中看出的，可以通过四个简单操作来实现该-fss/4混频。与多相滤波器相似，该块可以以输出数据速率的四分之一来进行内部操作。已在图10中以及在与之相对应的描述中对这种fs/4混频器的设置和功能进行了详细地描述。当适当地选择了参数fs_shift_1和fs_shift_2以及采样速率的转换时，这里所描述的混频器还可以用于接收机中的混频。
在以下段落中，更加详细地解释了图11A中所示的等级0-2-2中的下采样多相滤波器的具体转换。利用等级0-2-2中的这些下采样多相滤波器，首先实现了信号至B_Clock_4的下采样，在第二-fs/4混频之后，实现了至时钟B_Clock_16的下采样。利用在本实施例中出现的因子4进行的下采样操作，对各个施加的信号进行低通滤波，以对出现的图像频谱进行抑制，然后仅传递每个第四采样。基本上，下采样多相滤波器的设置与图8中示出的在其中执行了上采样的多相滤波器的设置相对应；这里，将对一些细节进行更加详细地解释。为此，在图14中，示出了下采样多相滤波器的示例性结构的结构框图，正如可以用于图11A中所示的等级0-2-2中的一样。
图14示出了下采样多相滤波器1400，包括输入、一到四解复用器0-2-2-1(串并转换器)、第一FIR滤波器0-2-2-2、第二FIR滤波器0-2-2-3、第三FIR滤波器0-2-2-4、第四FIR滤波器0-2-2-5、第五FIR滤波器0-2-2-5、加法器0-2-2-6和输出。FIR滤波器0-2-2-2至0-2-2-5中每个分别包括一个输入和一个输出。一到四解复用器0-2-2-1的输入经由信号Net6与下采样多相滤波器1400的输入连接。解复用器M4的第一输出经由信号Net8与第一FIR滤波器M14的输入连接。解复用器M4的第二输出经由信号Net9与第二FIR滤波器M8连接。解复用器M4的第三输出经由信号Net10与第三FIR滤波器M7连接，以及解复用器M4的第四输出经由信号Net11与第四FIR滤波器M12的输入连接。此外，加法器M5的第一输入经由信号Net12与第一FIR滤波器M14的输出连接，加法器M5的第二输入经由信号Net14与第二FIR滤波器M8连接，加法器M5的第三输入与第三FIR滤波器M7的输出连接，以及加法器M5的第四输入经由信号Net13与第四FIR滤波器M12的输出连接。此外，加法器M5的输出经由信号Net7与下采样多相滤波器的输出连接。
如可以从图14中看出的，如可以将具有长度L的FIR滤波器分为长度L/R的R个子滤波器，其中，L指示FIR滤波器长度，以及R指示信号的上采样因子，可以借助于多相方式来实现等级0-2-2中所需要的低通滤波器。为此，将经由输入而提供给下采样多相滤波器1400的信号在解复用器M4中分为R＝4个并行信号流，因而所应用的采样时钟变为四分之一(即，例如相应地，从B_clock至B_clock_4或从B_clock_r至B_clock_16)。然后，使用长度为L/4的FIR滤波器对各个信号流(即，信号Net8-Net11)分别进行滤波，并将结果经由信号Net12-Net15传输至加法器M5。在加法器M5中，进行对信号Net12-Net15的信号值的求和。
可以从图15的表格图示中得到图14中示出的信号的字宽、数据速率和数据类型。这里，要注意，字宽取决于所使用的硬件组件(具体地，在接收机前端使用的模拟/数字转换器的字宽)。由此可以说，仍要依据硬件组件的使用来定义字宽(即，在列“字宽”中，插入指定tbd)。对于数据速率，可以说，图14中示出的下采样多相滤波器与图8中示出的滤波器的操作相逆，从而可以解释信号Net6的采样速率相对于信号Net7-Net15的采样速率的降低。对于数据类型，应当注意，要将所示出的信号中每个视为复信号。
对于各个滤波器(即，第一FIR滤波器M14、第二FIR滤波器M8、第三FIR滤波器M7和第四FIR滤波器M12)的滤波器系数的选择，参考对于图8中所示的滤波器的实施方式，其中具体地，可以根据图9中的表格图示来选择滤波器系数。此外，出于以上提及的原因，可以再次将第四FIR滤波器M12选择作为具有5个采样时延的时延元件(即，第四FIR滤波器M12可以实现为仅将接收输入值移动五个元素的位置)。此外，可以基于轴向对称结构和偶滤波器长度来缩短第二FIR滤波器M8，以使乘法次数至少减半。
在下一部分中，将更加详细地解释采样速率降低(即，下变频)的本发明方法的另一实施例。为此，作为示例，选择使用比率因子4的采样速率降低和使用具有六个系数(a0，a1，a2，a3，a4和a5)的FIR滤波器的滤波。使用信号值序列x9，x8，x7，x6，x5，x4，x3，x2，x1和x0作为输入序列，其中，x0是第一接收信号或第一采样。
在图16中，示出了在使用具有六个系数的FIR滤波器时将输入数据x向滤波器系数的时间分配。这里，根据FIR滤波器规则，滤波器输出产生输出值FIR_out＝a0*x5+a1*x4+a2*x3+a3*x2+a2+...。在所采用的速率降低因子R＞4的情况下，在采样速率降低之后，仅使用图16的表格示例中具有黑色背景的值对，而将所有其它值对丢弃。
如果提取出具有黑色背景的行，则可以示出输入值与滤波器系数的联系的另一示例。在图17中示出了这种示例。右边的两列(即，输入滤波器系数a0-a5的列)现在包含不同排列的系数。产生具有FIR滤波器的典型结构，这是以多相结构实现的。各个多相中每个(“子FIR滤波器”)包括原始滤波器的系数。这里根据以下方案来执行分配：
多相“1”：a0+i*rate factor
多相“2”：a1+i*rate factor
多相“3”：a2+i*rate factor
多相“比率因子”：a(rate factor-1)+i*rate factor
其中，i＝0，1，...
在以上示例中，比率因子R＝4，这表示将滤波器系数a0和a4分配给多相1，将滤波器系数a1和a5分配给多相2，将滤波器系数a2和值0分配给多相3，以及将滤波器系数a3和值0分配给多相4。如果FIR滤波器系数的个数不能被整数比率因子整除，则如利用多相3和4执行的，将缺少的系数用值0来替代。
这种多相滤波器结构现在可以有效地用于利用后续采样速率降低来进行的采样频率四分之一的频移。图18示出了混频器1800的结构框图，其中，示出了利用后续采样速率降低、以因子R＝4而将复信号频移的主要功能。混频器1800包括fs/4混频器1802、第一低通滤波器1804、第二低通滤波器1806和采样速率降低单元1808。fs/4混频器1802包括用于接收信号的I分量的第一输入I以及用于接收信号的Q分量的第二输入Q，其中，信号的Q分量与信号的I分量正交。此外，fs/4混频器1802包括用于输出混频信号的I1分量的第一输出和用于输出混频信号的Q1分量的第二输出。
此外，第一低通滤波器1804包括用于接收变频后的信号的I1分量的输入、以及用于输出低通滤波变频后的信号I2分量的输出。第二低通滤波器1806包括用于接收变频后的信号的I1分量的输入、以及用于输出低通滤波混频后的信号Q2分量的输出。采样速率降低单元1808包括用于接收低通滤波混频后的信号的I2分量的输入、以及用于接收低通滤波混频后的信号Q2分量的第二输入。此外，采样速率降低装置1808包括用于输出采样速率降低的低通滤波混频后的信号的I3分量的第一输出、以及用于输出采样速率降低的低通滤波混频后的信号的Q3分量的第二输出。
以下更加详细地描述图18中示出的混频器1800的功能。以下实施方式首先涉及实现图18中示出的块1810功能的多相滤波器。这里，通过要实现的多相滤波器，提供第一低通滤波器1804的功能、第二低通滤波器1806的功能和采样速率降低装置1808的功能。这里假设两个示出的低通滤波器是相同的。
如果图17中示出的值用作混频器1802的(复)输入数据x(＝i+jq)(即，I分量和Q分量)，例如利用第一低通滤波器1804的多相结构，根据图19的示例，产生了对图17中所示的输入值的实部(i)和虚部(j)值(q)的分配。通过可以对变频后的信号I1和Q1执行输入信号x的实部和虚部值的取反和/或交换的混频器1802，将从输入信号x中产生的实部和虚部值i和q分配给具有分量I1和Q1的变频后的信号。还要注意，图19的表中示出的值与在图4的表格示例中针对正频移列出的实部值相对应。因此，如果以四重(four-fold)多相结构实现第一低通滤波器1804，则根据图19的表格示例，这表示将值分配给四个不同的多相。因此，图19中的示例示出了可以如何将具有频移fs/4的信号的多相结构的实部计算为输入信号。这里，对利用各个多相部分滤波器(多相1至多相4)的相应滤波器系数a0至a5分别进行加权后的实部或虚部值进行求和，以获得滤波和下采样后的输出信号I3。
与以上的实施方式类似，如果对于第二低通滤波器1806，也使用多相结构，类似于图17中示出的具有实部i和虚部q的复输入数据x，则根据图20中的图示，产生各个采样x的实部和虚部至多相的分配。这里示出了，图20中示出的值与图4中所示总览的具有正频移的实部值相对应。此外，对利用各个多相子滤波器(多相1至多相4)的相应滤波器系数a0-a5进行加权后的实部和虚部值求和，以获得滤波和下采样后的输出信号Q3。
通过对滤波器的各个输入数据x的密切观察，由于根据图19和20中表格的i和q值，这些数据显而易见，所以很明显，在每个时间点处(即在每个时间索引n处)，仅将i或q数据“馈送至”多相。由于各个多相的独立性，可以采取同样的方式。为了计算图18中示出的混频器1800的实部和虚部，只须对相应的多相结果进行求和。通过这种实施方式，可以利用(低通)滤波器a0至a5的滤波器系数对输入值进行滤波，并同时通过对四个多相结果求和而执行下采样，形成最终结果，来执行低通滤波和下采样。
根据图18中示出的混频器1800，通过使用分别包括第一低通滤波器和采样器的功能、或者第二低通滤波器1806和采样速率转换器1808的功能，可以实现电路结构的清楚简化。因而例如，可以根据图19中的图示对各个多相的各个结果进行的求和，实现在图18中示出的I3分量，以及可以根据图20中的求和，对各个多相的部分结果进行求和，实现在图18中示出的Q3分量。
为了重复参考，这里应注意，输入数据x的符号来源于上游混频器。因而在图18中，包括I1和Q1分量的数据流将用作低通滤波器的输入信号x。具体地，这涉及在图19和20中示出的多相即多相2(im)、多相3(re)、多相3(im)和多相4(re)的符号。如果没有混频器，则相应地，省略符号或者选择另一频移。交换行多相2(im)和多相4(im)，以及多相2(re)和多相4(re)中的符号。那些符号可以包括在相应的多相本身中。具体地，当总是选择两个频移之一，即在对相应系数进行取反时，这是令人感兴趣的。
图21示出了对输入信号值x的各个实部值i和虚部值q的这种取反，其中，同时将实部和虚部值重新排序至不同多相滤波器的各个多相(即，用于实部的多相滤波器和用于虚部的多相滤波器)。以下，由POLY_FIR_1，...，来指示FIR滤波器的多相，其中，第一多相(即POLY_FIR_1)的结果得到为以滤波器系数a0和a4加权的输入值之和。对于第二至第四多相，也是采用以上实施方式。由RE/IMAG_P_OUT_1...4来指示多相滤波器的输出。以实部和虚部表示滤波器的输入。
在图22中示出了考虑了fs/4频移的多相结构的一般方式。这里，再次示出了将实部和虚部值分配给各个多相。此外，通过RE_P_OUT_1...4和IM_P_OUT_1...4指定的各个多相的结果。基于在多相滤波器的图22中定义的结果，现在可以考虑三种可能性：
-无频移；
-正向频移；以及
-负向频移。
如果不执行频移，则通过对多相RE_P_OUT_1，RE_P_OUT_2，RE_P_OUT_3和RE_P_OUT_4结果的求和来产生作为例如图18中示出的混频器1800的I3分量的所产生(下采样)信号的实部。相应地，通过对结果IM_P_OUT_1，IM_P_OUT_2，IM_P_OUT_3，IM_P_OUT_4的求和来产生例如与在图18中示出的混频器1800的Q3分量相对应的(下采样)信号的虚部。
如果选择正向频移，则可以通过对多相结果RE_P_OUT_1，IM_P_OUT_2，-RE_P_OUT_3和-IM_P_OUT_4的求和来确定(即，I3分量的)实部，而通过多相结果IM_P_OUT_1，-RE_P_OUT_2，-IM_P_OUT_3和RE_P_OUT_4的求和产生虚部(即，Q3分量)。如果需要负向频移，则可以通过对多相结果RE_P_OUT_1，-IM_P_OUT_2，-RE_P_OUT_3和IM_P_OUT_4的求和来确定实部，通过对多相结果IM_P_OUT_1，RE_P_OUT_2，-IM_P_OUT_3和-RE_P_OUT_4的求和来确定虚部。
在图23中示出了对于正向频移、负向频移和无频移而进行求和的多相结果的总览。
由此可以看出，通过可以具有相应的取反和重新排序的多相滤波器结构，实现了提供图18中示出的混频器1800的所有功能(具体地，混频、低通滤波和下采样)的混频器。这实现了以任何顺序进行低通滤波的滤波器系数取反、重新排序和加权，获得进一步的灵活化，从而进一步改善混频器的可应用性。此外，由于现在不必严格地符合各个步骤的顺序，而是能够在fs/4混频的电路工程设计或数字方面进行更加有效的实现，所以通过这种额外的灵活化，也可以简化电路设计或数字复杂度。
依据条件，可以以硬件或软件实现信号频谱转换的本发明方法。可以在具有可与可编程计算机系统协作的电可读控制信号的数字存储介质(具体地，软盘或CD)上执行该实施方式，从而执行相应的方法。通常，本发明也包括计算机程序产品，具有在机器可读载体上存储的程序代码，用于在该计算机程序产品在计算机上运行时执行本发明方法。换言之，本发明可以实现为具有程序代码的计算机程序，用于当该计算机程序在计算机上运行时执行该方法。
要实现正交传输，其中，在出现分散(多路)信道或非理想符号时序或非理想帧同步时，信号不会彼此影响。基于这些要求，在这种情况下不能应用OFDM方法(OFDM＝正交频分复用)。此外，应该可以利用低复杂度的结构，具体是考虑到所需滤波器系数的个数和滤波器的时钟速率的结构，产生这种信号。
在图25中示出了这种任务的(传统)解决方案。例如，如果需要三元FDM信号(FDM＝频分复用)，则可以使用数字fs/4混频的特定特性，其中，fs表示采样频率。可以从以上的描述中获得对于fs/4混频的更多细节。如果要将三个信号一起复用，则首先需要将每个信号从原始采样频率fs，1上采样至新的采样频率fs，2＝4×fs，1。为此，对于三个信号的每个，在每个采样之后将三个零插入。这里假设将信号xplus[k]混频至+fs，2/4的中心频率，将信号xzero[k]混频至中心频率0以及将xminus[k]混频至中心频率-fs，2/4。在图25中示出了这种设置。在插入零之后，由低通滤波器执行对原始信号像频的丢弃。在低通滤波器的下游设置fs/4混频器，将信号混频至所需的中心频率(例如，对于信号xzero[k]：无混频)。最终，将三个(上采样、低通滤波及混频的)信号相加。由此，产生输出信号y[m]，它的采样频率与原始信号采样频率的四倍相对应。通过本发明，可以在这种结构中实现简化。基于在上采样单元中每个有效采样之后插入三个零，可以将低通滤波器分离为多相结构的四个相。平均包括原始低通滤波器长度的四分之一的所有滤波器(即，多相结构的那些相)可以以原始采样频率fs，1的时钟速率进行并行操作。然后，在对由fs/4混频器获得的输出信号进行(时间)复用和相加之前，将多相结构各个相的输出信号与特定常数(1或j，或-1或-j)相乘，以获得fs/4混频器。图1A中结构的检查和线性系统简单规则的应用公开了可以交换乘法器(具有乘法因子1，j，-1或-j)和多相滤波器的位置。还发现，在一个时间点处，总是相应地对例如所有三个相0滤波器的一个输出进行求和，得到输出信号y[m]，以及在下一时间点处，对相1滤波器的所有三个信号进行求和，然后将相2滤波器的所有三个输出信号进行求和，以及最后在一个时间点处对相3滤波器的所有输出值进行求和。这获得以下事实：可以在多相滤波器之前进行求和，从而产生如图1B所示的信号转换器的结构。
图1B中示出的结构提供以下优点：就复杂度而言，仅需要与单个低通滤波器而不是三个低通滤波器相对应的四个多相滤波器。这里，要注意，可以以简单的方式，分别通过交换、复用或取反来执行与因子1，j，-1或-j的乘法，因而不需要执行实际的乘法。
利用简单的上采样滤波器fs/4混频求和单元(例如在以上的图1A和图1B示出的)，可以执行最多三个信号的频率复用。如果将多个这种结构级联连接，则例如对于第一级输出y[m]成为第二级输入(例如，信号xplus[m])的这种情况，可以生成最多3×3＝9个信号的频率复用方案。在这种情况下，仅需要对应于与四个低通滤波器的4×3＝16个多相滤波器、而不是根据传统实施方式的3×3+3＝12个低通滤波器。明显地，可以对随机数目(例如3或更多)的这种上采样滤波器fs/4混频器求和级进行级联连接，以增加频率复用方案中的信号个数。

Claims (14)

1.一种用于将初始信号转换为结果信号的信号转换器，包括：
用于复制初始信号以获得多个复制后初始信号的装置，其中，将复制后初始信号作为分支信号馈送到处理分支中；
第一处理分支中的第一分支处理装置，用于根据第一处理规则处理第一分支信号以获得第一处理后分支信号；
第二处理分支中的第二分支处理装置，用于根据第二处理规则处理第二分支信号以获得第二处理后分支信号，其中，第二处理规则与第一处理规则不同，以及实现第一处理规则和第二处理规则，以引起对复制后初始信号的低通多相滤波；
其中，实现分支处理装置以执行附加处理操作，所述附加处理操作包括取反、复左旋转操作或复右旋转操作；
分支信号是具有实部和虚部的复信号，此外，复左旋转操作或复右旋转操作包括通过对实部或虚部取反的实部/虚部交换操作；
实现用于复制的装置以进一步根据初始信号来确定第三和第四复制后初始信号，
将四个复制后初始信号中的每一个作为分支信号馈送到四个处理分支之一中；
信号转换器还包括：第三处理分支中的第三分支处理装置，用于根据第三处理规则来处理第三复制后初始信号，以获得第三处理后分支信号；信号转换器还包括第四处理分支中的第四分支处理装置，用于根据第四处理规则来处理第四复制后初始信号，以获得第四处理后分支信号；
实现第三和第四处理规则，以进行低通多相滤波；以及
信号转换器还包括：选择装置，用于顺序地选择第一处理后分支信号、然后第二处理后分支信号、然后第三处理后分支信号、最后第四处理后分支信号，以获得结果信号，从而与初始信号相比，结果信号具有四倍的采样速率；
实现第一分支处理装置，以根据第一处理规则从复制后初始信号中获得第一分支信号；实现第二分支处理装置，以根据第二处理规则并使用复左旋操作从复制后初始信号中获得第二分支信号；实现第三分支处理装置，以根据第三处理规则并使用取反从复制后初始信号中获得第三分支信号；实现第四分支处理装置，以根据第四处理规则并使用复右旋操作从复制后初始信号中获得第四分支信号。
2.一种用于将初始信号转换为结果信号的信号转换器，包括：
用于复制初始信号以获得多个复制后初始信号的装置，其中，将复制后初始信号作为分支信号馈送到处理分支中；
第一处理分支中的第一分支处理装置，用于根据第一处理规则处理第一分支信号以获得第一处理后分支信号；
第二处理分支中的第二分支处理装置，用于根据第二处理规则处理第二分支信号以获得第二处理后分支信号，其中，第二处理规则与第一处理规则不同，以及实现第一处理规则和第二处理规则，以引起对复制后初始信号的低通多相滤波；
其中，实现分支处理装置以执行附加处理操作，所述附加处理操作包括取反、复左旋转操作或复右旋转操作；
分支信号是具有实部和虚部的复信号，此外，复左旋转操作或复右旋转操作包括通过对实部或虚部取反的实部/虚部交换操作；
实现用于复制的装置以进一步根据初始信号来确定第三和第四复制后初始信号，
将四个复制后初始信号中的每一个作为分支信号馈送到四个处理分支之一中；
信号转换器还包括：第三处理分支中的第三分支处理装置，用于根据第三处理规则来处理第三复制后初始信号，以获得第三处理后分支信号；信号转换器还包括第四处理分支中的第四分支处理装置，用于根据第四处理规则来处理第四复制后初始信号，以获得第四处理后分支信号；
实现第三和第四处理规则，以进行低通多相滤波；以及
信号转换器还包括：选择装置，用于顺序地选择第一处理后分支信号、然后第二处理后分支信号、然后第三处理后分支信号、最后第四处理后分支信号，以获得结果信号，从而与初始信号相比，结果信号具有四倍的采样速率；
实现第一分支处理装置，以根据第一处理规则从复制后初始信号中获得第一分支信号；实现第二分支处理装置，以根据第二处理规则并使用复右旋操作从复制后初始信号中获得第二分支信号；实现第三分支处理装置，以根据第三处理规则并使用取反从复制后初始信号中获得第三分支信号；实现第四分支处理装置，以根据第四处理规则并使用复左旋操作从复制后初始信号中获得第四分支信号。
3.如权利要求1或2所述的信号转换器，还包括：
另一装置，用于复制第二初始信号以获得多个复制后第二初始信号；
每个处理分支中的分支加法器，其中，实现分支加法器，以将多个复制后第二初始信号之一或从所述多个复制后第二初始信号中导出的信号与处理分支中的复制后初始信号或从复制后初始信号中导出的信号相加，以获得加法信号，所述分支加法器还设置为根据处理分支的处理规则来处理所述加法信号。
4.如权利要求3所述的信号转换器，其中，分支加法器还实现为使从复制后第二初始信号中导出的信号与在复数平面中右或左旋转的复制后第二初始信号相对应。
5.如权利要求4所述的信号转换器，其中，第一分支加法器实现为提供从复制后第二初始信号中导出的第一信号；以及第二分支加法器实现为提供从第二复制后初始信号中导出的第二信号；从复制后初始信号中导出的第一信号和从复制后初始信号中导出的第二信号彼此不同。
6.如权利要求3所述的信号转换器，还包括：
第三装置，用于复制第三初始信号以获得多个复制后第三初始信号，其中，每个分支加法器实现为将多个复制后第三初始信号之一或从复制后第三初始信号中导出的信号与复制后初始信号、从复制后初始信号中导出的信号、复制后第二初始信号、从复制后第二初始信号中导出的信号或加法信号相加，以提供另一加法信号；分支加法器设置为根据分支的处理规则来处理所述另一加法信号。
7.如权利要求3所述的信号转换器，其中，分支加法器还实现为使从复制后第三初始信号中导出的信号与在复数平面中右或左旋转的复制后第三初始信号相对应。
8.如权利要求7所述的信号转换器，其中，分支加法器实现为执行第一复旋转操作，以从复制后第二初始信号中获得从复制后第二初始信号中导出的信号，并执行第二复旋转操作，以从复制后第三初始信号中获得从复制后第三初始信号中导出的信号，其中，第一旋转操作不同于第二旋转操作。
9.如权利要求1和2之一所述的信号转换器，还包括：
另一装置，用于复制第二初始信号以获得多个复制后第二初始信号，其中，将复制后第二初始信号作为路径信号馈送到加权路径中；
第一加权路径中的第一路径加权装置，用于根据第一加权规则对第一路径信号进行加权，以获得第一加权后路径信号；
第二加权路径中的第二路径加权装置，用于根据第二加权规则对第二路径信号进行加权，以获得第二加权后路径信号，其中，第一加权规则与第二加权规则不同，以及实现第一和第二加权规则，以引起对所述路径信号的低通多相滤波；
另一选择装置，用于顺序地选择第一加权后路径信号，然后顺序地选择第二加权后路径信号，以获得另一结果信号；以及
用于对结果信号和另一结果信号进行求和以提供输出信号的装置。
10.如权利要求9所述的信号转换器，其中，路径加权装置实现为执行附加加权操作，所述附加加权操作包括取反、复左旋操作或复右旋操作。
11.如权利要求9所述的信号转换器，其中，用于复制的另一装置还实现为根据第二初始信号来确定第三复制后第二初始信号和第四复制后第二初始信号，
其中，将四个复制后第二初始信号中的每一个作为路径信号馈送到四个加权路径之一中，信号转换器还包括：第三加权路径中的第三路径加权装置，用于根据第三加权规则对第三复制后第二初始信号进行加权，以获得第三加权后路径信号；以及第四加权路径中的第四路径加权装置，用于根据第四加权规则对第四复制后第二初始信号进行加权，以获得第四加权后路径信号，以及
其中，用于选择的另一装置实现为在第二加权后路径信号之后选择第三加权后路径信号，然后选择第四加权后路径信号，以获得另一结果信号，所述另一结果信号与第二初始信号相比，包括四倍的采样速率。
12.如权利要求11所述的信号转换器，其中，第一加权装置与第一处理装置不同，以及第二加权装置与第二处理装置不同。
13.一种用于将初始信号转换为结果信号的方法，包括：
复制初始信号以获得多个复制后初始信号，其中，将复制后初始信号作为分支信号馈送到处理分支中；
在第一处理分支中的第一处理装置中，根据第一处理规则来处理第一分支信号，以获得第一处理后分支信号；
在第二处理分支中的第二处理装置中，根据第二处理规则来处理第二分支信号，以获得第二处理后分支信号，其中，第二处理规则与第一处理规则不同，以及实现第一处理规则和第二处理规则，以引起对复制后初始信号的低通多相滤波；
其中，处理第一或第二处理信号的步骤包括：执行附加处理操作，所述附加处理操作包括复左旋转操作或复右旋转操作；
分支信号是具有实部和虚部的复信号，此外，复左旋转操作或复右旋转操作包括通过对实部或虚部取反的实部/虚部交换操作；
复制初始信号以进一步根据初始信号来确定第三和第四复制后初始信号；
将四个复制后初始信号中的每一个作为分支信号馈送到四个处理分支之一中，
在第三处理分支中的第三分支处理装置中，根据第三处理规则来处理第三复制后初始信号，以获得第三处理后分支信号；
在第四处理分支中的第四分支处理装置中，根据第四处理规则来处理第四复制后初始信号，以获得第四处理后分支信号；
选择第三和第四处理规则，以引起低通多相滤波；
在选择装置中，顺序地选择第一处理后分支信号、然后第二处理后分支信号、然后第三处理后分支信号、最后第四处理后分支信号，以获得结果信号，从而与初始信号相比，结果信号具有四倍的采样速率；
根据第一处理规则，从复制后初始信号中获得第一分支信号，
根据第二处理规则并使用复左旋操作，从复制后初始信号中获得第二分支信号；
根据第三处理规则并使用取反，从复制后初始信号中获得第三分支信号；
根据第四处理规则并使用复右旋操作，从复制后初始信号中获得第四分支信号。
14.一种用于将初始信号转换为结果信号的方法，包括：
复制初始信号以获得多个复制后初始信号，其中，将复制后初始信号作为分支信号馈送到处理分支中；
在第一处理分支中的第一处理装置中，根据第一处理规则来处理第一分支信号，以获得第一处理后分支信号；
在第二处理分支中的第二处理装置中，根据第二处理规则来处理第二分支信号，以获得第二处理后分支信号，其中，第二处理规则与第一处理规则不同，以及实现第一处理规则和第二处理规则，以引起对复制后初始信号的低通多相滤波；
其中，处理第一或第二处理信号的步骤包括：执行附加处理操作，所述附加处理操作包括复左旋转操作或复右旋转操作；
分支信号是具有实部和虚部的复信号，此外，复左旋转操作或复右旋转操作包括通过对实部或虚部取反的实部/虚部交换操作；
复制初始信号以进一步根据初始信号来确定第三和第四复制后初始信号；
将四个复制后初始信号中的每一个作为分支信号馈送到四个处理分支之一中，
在第三处理分支中的第三分支处理装置中，根据第三处理规则来处理第三复制后初始信号，以获得第三处理后分支信号；
在第四处理分支中的第四分支处理装置中，根据第四处理规则来处理第四复制后初始信号，以获得第四处理后分支信号；
选择第三和第四处理规则，以引起低通多相滤波；
在选择装置中，顺序地选择第一处理后分支信号、然后第二处理后分支信号、然后第三处理后分支信号、最后第四处理后分支信号，以获得结果信号，从而与初始信号相比，结果信号具有四倍的采样速率；
根据第一处理规则，从复制后初始信号中获得第一分支信号，
根据第二处理规则并使用复右旋操作，从复制后初始信号中获得第二分支信号；
根据第三处理规则并使用取反，从复制后初始信号中获得第三分支信号；
根据第四处理规则并使用复左旋操作，从复制后初始信号中获得第四分支信号。
CN2005800480690A 2004-12-13 2005-12-12 用于将初始信号转换为结果信号的信号转换器和方法 Expired - Fee Related CN101138214B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102004059940A DE102004059940A1 (de) 2004-12-13 2004-12-13 Signalkonvertierer zum Konvertieren eines Startsignals in ein Endsignal und Verfahren zum Konvertieren eines Startsignals in ein Endsignal
DE102004059940.8 2004-12-13
PCT/EP2005/013294 WO2006063760A1 (de) 2004-12-13 2005-12-12 Signalkonvertierer zum konvertieren eines startsignals in ein endsignal und verfahren zum konvertieren eines startsignals in ein endsignal

Publications (2)

Publication Number Publication Date
CN101138214A CN101138214A (zh) 2008-03-05
CN101138214B true CN101138214B (zh) 2011-08-03

Family

ID=35841908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800480690A Expired - Fee Related CN101138214B (zh) 2004-12-13 2005-12-12 用于将初始信号转换为结果信号的信号转换器和方法

Country Status (9)

Country Link
US (1) US7529534B2 (zh)
EP (1) EP1825646B1 (zh)
JP (1) JP4658138B2 (zh)
CN (1) CN101138214B (zh)
AT (1) ATE400124T1 (zh)
AU (1) AU2005315878B2 (zh)
DE (2) DE102004059940A1 (zh)
ES (1) ES2309823T3 (zh)
WO (1) WO2006063760A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7559076B2 (en) * 2002-05-17 2009-07-07 Broadcom Corporation Sample rate reduction in data communication receivers
JP2007312810A (ja) * 2006-05-23 2007-12-06 Olympus Corp 画像処理装置
GB2452309A (en) * 2007-08-31 2009-03-04 Agilent Technologies Inc Circuit for sample rate conversion
US7864080B1 (en) * 2008-12-29 2011-01-04 Altera Corporation Sample rate conversion by controlled selection of filter outputs
EP2528231B1 (en) * 2010-01-19 2018-10-10 Mitsubishi Electric Corporation Signal generation device and signal generation method
CN101834824B (zh) * 2010-03-22 2012-08-08 深圳市云海通讯股份有限公司 一种多载波滤波方法、系统
JP5676968B2 (ja) * 2010-08-12 2015-02-25 キヤノン株式会社 画像処理装置及び画像処理方法
US9083316B1 (en) * 2010-09-16 2015-07-14 Keysight Technologies, Inc. Method and system of filtering polyphased data
US9628164B1 (en) * 2015-11-30 2017-04-18 Raytheon Company Beamforming engine
CN106324324B (zh) * 2016-08-12 2019-07-05 株洲中车时代电气股份有限公司 一种发电机端电压有效值的计算方法和装置
US10587294B1 (en) 2018-09-14 2020-03-10 Viasat, Inc. Digital signal conditioner system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1095255C (zh) * 1996-04-30 2002-11-27 株式会社鹰山 用于高速通信的扩展频谱通信系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4803703A (en) 1987-04-30 1989-02-07 Motorola, Inc. Apparatus and method for fine synchronization of a communication receiver
US5490173A (en) 1993-07-02 1996-02-06 Ford Motor Company Multi-stage digital RF translator
JP2970550B2 (ja) * 1996-09-13 1999-11-02 日本電気株式会社 一括分波回路
US6009334A (en) 1997-11-26 1999-12-28 Telefonaktiebolaget L M Ericsson Method and system for determining position of mobile radio terminals
DE19801325A1 (de) 1998-01-16 1999-07-22 Bosch Gmbh Robert Polyphasenfilter zur Abtastratenänderung und Frequenzumsetzung
DE19802373C1 (de) 1998-01-22 1999-06-17 Siemens Ag Schaltung zur Demodulation von durch geträgerte Datenübertragung gesendeten zweidimensionalen Datensymbolen
JP3600037B2 (ja) 1998-02-02 2004-12-08 株式会社リコー 相関ピーク検出回路
EP1089452A1 (en) 1999-09-28 2001-04-04 Lucent Technologies Inc. Fractional sample timing error estimation for W-CDMA
JP3829085B2 (ja) 2000-11-08 2006-10-04 テキサス インスツルメンツ インコーポレイテッド 無線データ通信ネットワークにおけるデータ速度を増加する方法
FI20010079A (fi) 2001-01-12 2002-07-13 Nokia Corp Paikannusmenetelmä ja radiojärjestelmä
JP2002330029A (ja) * 2001-03-02 2002-11-15 Samsung Electronics Co Ltd 周波数変換器
JP3760113B2 (ja) * 2001-06-06 2006-03-29 日本電信電話株式会社 ディジタルアップコンバータ
CN100544219C (zh) 2001-06-11 2009-09-23 高通股份有限公司 用于在电信设备定位系统中校正多径误差的系统
US6970687B1 (en) * 2001-07-13 2005-11-29 Advanced Micro Devices, Inc. Mixer
US20030053558A1 (en) 2001-08-22 2003-03-20 David Unger Digital down converter
US6756940B2 (en) 2001-12-18 2004-06-29 Intel Corporation Remote terminal location algorithm
JP3931666B2 (ja) * 2002-01-24 2007-06-20 松下電器産業株式会社 電力線搬送通信装置
US7095813B2 (en) 2002-05-16 2006-08-22 Qualcomm Incorporated System and method for the detection and compensation of radio signal time of arrival errors
US7054126B2 (en) 2002-06-05 2006-05-30 Meshnetworks, Inc. System and method for improving the accuracy of time of arrival measurements in a wireless ad-hoc communications network
US6889052B2 (en) 2002-08-30 2005-05-03 Motorola, Inc. Method and apparatus for generating time of arrival estimates for use in determining a location
KR101206873B1 (ko) 2004-04-07 2012-11-30 지메오 게엠베하 클록 펄스 장치를 동기화하기 위한 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1095255C (zh) * 1996-04-30 2002-11-27 株式会社鹰山 用于高速通信的扩展频谱通信系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SAMUELI H ET.A VLSI architecture for a high-speed all-digital quadrature modulator and demodulator for digital radio Application.《IEEE Journal on Selected Areas in Communications》.1990,第8卷(第8期),1512-1519. *

Also Published As

Publication number Publication date
WO2006063760A1 (de) 2006-06-22
DE102004059940A1 (de) 2006-06-14
DE502005004595D1 (de) 2008-08-14
AU2005315878B2 (en) 2009-10-08
US7529534B2 (en) 2009-05-05
EP1825646A1 (de) 2007-08-29
JP4658138B2 (ja) 2011-03-23
ES2309823T3 (es) 2008-12-16
CN101138214A (zh) 2008-03-05
EP1825646B1 (de) 2008-07-02
JP2008523747A (ja) 2008-07-03
AU2005315878A1 (en) 2006-06-22
US20060178759A1 (en) 2006-08-10
ATE400124T1 (de) 2008-07-15

Similar Documents

Publication Publication Date Title
CN101138214B (zh) 用于将初始信号转换为结果信号的信号转换器和方法
DE69917514T2 (de) Filterung für Übertragung mittels Quadraturmodulation
US6317409B1 (en) Residue division multiplexing system and apparatus for discrete-time signals
CN101682297B (zh) 包含频带选择的数字信号处理电路和方法
KR20000048626A (ko) 신호 변환 방법 및 장치
US20060159202A1 (en) Frequency converter for a spectral conversion of a start signal and method for a spectral conversion of a start signal
US9831970B1 (en) Selectable bandwidth filter
AU2005315885B2 (en) Mixer for mixing a signal and method for mixing a signal
JPH02904B2 (zh)
CN1545764A (zh) 数字下变频器
CN100508510C (zh) I/q解调器及其i/q信号产生方法
CN113179104B (zh) 用于空天多载波通信的子载波信号提取系统及方法
US8472307B1 (en) Channelization circuits having multiple commutators
JP6012066B2 (ja) チャネライザ及び信号処理方法
EP0719005A2 (en) Receiver structure for OFDM
RU2264044C1 (ru) Способ формирования фазоманипулированного сигнала с постоянной огибающей
Pinchon et al. A design technique for oversampled modulated filter banks and OFDM/QAM modulations
Pan M-ary orthogonal modulation using wavelet basis functions
FR2943194A1 (fr) Dispositif et procede de modulation pour la mise en oeuvre d'au moins deux techniques de modulation distintes, dispositif et procede de demodulation et programmes d'ordinater correspondants
Gerez The Polyphase Implementation of FIR Filters
JPH06232836A (ja) 複数搬送波変復調方式およびその装置
Uriarte et al. Fast algorithm for TMUX designs
JP2003008538A (ja) 直交周波数分割多重変調回路
JPH05206969A (ja) 信号多重方式変換装置
JP2006222824A (ja) 伝送路推定回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20211212