CN100508510C - I/q解调器及其i/q信号产生方法 - Google Patents

I/q解调器及其i/q信号产生方法 Download PDF

Info

Publication number
CN100508510C
CN100508510C CNB031067069A CN03106706A CN100508510C CN 100508510 C CN100508510 C CN 100508510C CN B031067069 A CNB031067069 A CN B031067069A CN 03106706 A CN03106706 A CN 03106706A CN 100508510 C CN100508510 C CN 100508510C
Authority
CN
China
Prior art keywords
signal
unit
input
output
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031067069A
Other languages
English (en)
Other versions
CN1442986A (zh
Inventor
朴赞燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1442986A publication Critical patent/CN1442986A/zh
Application granted granted Critical
Publication of CN100508510C publication Critical patent/CN100508510C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

一种用最小量的硬件优化的I/Q解调器。第一和第二多路复用器对于输入数据信号，产生I和Q信号；以及第一和第二2-抽选单元抽选由第一和第二多路复用器产生的I和Q信号，以输出有效的I和Q信号。滤波单元滤波该有效的I和Q信号。结果，硬件的大小被减小，以及滤波器的操作频率被减小。

Description

I/Q解调器及其I/Q信号产生方法
相关申请的交叉参考
本申请要求2002年3月4日向韩国工业产权局提交的第2002-11362号韩国专利申请的利益，其公开内容包含在此作为参考。
技术领域
本发明涉及数字通信解调器，尤其涉及具有优化硬件设计的I/Q解调器，以及使用所述优化硬件产生I/Q信号的方法。
背景技术
图1示出了处理具有中心频率f0的输入信号的传统I/Q解调器的方框图。当从A/D(anglog-to-digital，模-数)转换器10输出的抽样频率 f S = 1 T 时，经过A/D转换器10之后的信号可由公式1表示。在公式1中，T是抽样频率的倒数。
s(nT)＝I(nT)cos(nf0T)+Q(nT)sin(nf0T)    ...(1)
乘法器20和30乘以余弦和正弦以将从A/D转换器10输出并被公式1表示的信号分离为I/Q信号。信号s(nT)的中心频率f0落在基带内。
通过将公式1乘以余弦而产生的信号由公式2表示，以及通过将公式1乘以正弦而产生的信号由公式3表示：
1 2 I ( nT ) + 1 2 I ( nT ) cos ( 2 n f 0 T ) + 1 2 Q ( nT ) sin ( 2 n f 0 T ) . . . ( 2 )
1 2 Q ( nT ) - 1 2 Q ( nT ) cos ( 2 n f 0 T ) + 1 2 I ( nT ) sin ( 2 n f 0 T ) . . . ( 3 )
通过公式2和3获得的每个I和Q信号分别通过LPF(Low Pass Filter，低通滤波器)23和33，用于消除倍频成分2nf0T。当抽样频率fS是输入信号的中心频率f0的4倍时，公式4被代入公式2，获得公式5a和5b：
f S = 4 × f 0 = 1 T . . . ( 4 )
cos(2nf0/f0T)＝cos(nπ/2)＝1，0，-1，0，...   n＝0，1，2，3，...   ...(5a)
sin(2nf0/f0T)＝sin(nπ/2)＝1，0，-1，0，...   n＝0，1，2，3，...   ...(5b)
在公式5a中，余弦函数被转换为1、0、-1、1、...以及在公式5b中，正弦函数被转换为0、1、0、-1、...。因此，不需要使用用于产生正弦值和余弦值的NCO(数控振荡器)40，以及乘法器被用作多路复用器。
图2示出了使用多路复用器而非乘法器来分离I和Q信号的I/Q解调器的举例。当抽样频率fS是输入信号的中心频率f0的4倍时，可用多路复用器。
当输入信号被A/D转换器10数字化并分别通过第一和第二多路复用器21和31，以及分别通过第一和第二LPF 23和33时，获得I信号和Q信号。多路复用器将来自A/D转换器10的数字化的信号分离为同相(I)信号和正交(Q)信号。第一多路复用器21得到I信号，第二多路复用器31得到Q信号。
第一多路复用器21将输入信号顺序乘以1、0、-1、0，并从而输出I信号，同时，第二多路复用器31将输入数据信号顺序乘以0、1、0、-1，并输出Q信号。分别从第一和第二多路复用器21和31输出的所述I和Q信号分别通过第一和第二LPF 23和33被滤波以从所述I信号和Q信号中消除倍频成分。滤波后的I信号和Q信号分别被2抽选单元(2-decimation unit)25和35进行2抽选(2-decimated)。
如上所述，从A/D转换器10输出的信号被分开并输入至I信号区和Q信号区，以及输入数据信号分别乘以余弦和正弦而产生I信号和Q信号。也提供LPF23和33以消除I信号和Q信号的倍频成分。
图3A是传统再抽样单元(resampling)的方框图。传统再抽样单元30包括L-上抽样单元(L-up sampling unit)22、LPF23、M-下抽样单元(M-downsampling unit)24和2-抽选单元25。
L-上抽样单元22和M-下抽样单元24抽样输入数据信号以获得一定形式的信号。例如，输入数据信号d(0)、d(1)、d(2)、d(3)、...被用L＝3的上抽样系数上抽样为d(0)、0、0、d(1)、0、0、d(2)、0、0、d(3)、...并被用M＝3的下抽样系数下抽样为d(0)、d(1)、d(2)、d(3)、...。在这里以及下文中，d(i)表示一个信号，其中，i表示信号在信号序列中的次序。该上抽样和下抽样后的信号被2-抽选单元25进行2-抽选。从再抽样单元30输出的信号L×f_in/M是输入信号f_in被L-上抽样单元22和M-下抽样单元24抽样并被2-抽选单元25进行2-抽选之后的信号。
图3B是包括具有两个再抽样单元30的再抽样单元100的I/Q解调器的方框图。
再抽样单元100通过由第一和第二多路复用器21和31分别将从A/D转换器输出的数据信号分别乘以余弦和正弦而产生I和Q信号。
对于参考图1如上所述产生的I信号和Q信号，提供LPF 23和33以消除在倍频产生的信号。
上述现有技术公开于P.P.Vaidyanathan的＂Multirate Digital Filter，FilterBanks，Polyphase Networks，and Applications：A Tutorial，＂(proceedings of IEEE，vol.78，No.1，1990年1月)中。
发明内容
因此，本发明一方面提供一种I/Q解调器，可在硬件方面被优化并可减少硬件量，以及一种产生I/Q信号的方法，可以减少执行I/Q信号生成的处理量。
在下面的描述部分中将会阐明本发明的附加方面和优点，部分从说明书中是明显的或可从本发明的实践中获得。
本发明的上述和/或其它方面通过I/Q解调器实现，所述I/Q解调器包括：第一和第二多路复用器，对于输入数据信号，产生I和Q信号；第一和第二抽选单元，对从第一和第二多路复用器输出的I信号和Q信号执行抽选，从而输出有效的I信号和Q信号；以及滤波单元，滤波该有效的I信号和Q信号。
第一和第二抽选单元可执行2-抽选。也提供一个延迟单元，用于延迟从第一和第二多路复用器接收的I信号和Q信号的一个输出。
依据本发明的一个实施例，所述I/Q解调器还可包括第一和第二上抽样单元，上抽样从第一和第二多路复用器输出的I信号和Q信号；以及第一和第二下抽样单元，下抽样滤波后的I信号和Q信号。
在本发明的另一方面，产生I/Q信号的方法包括：对于输入数据信号，产生I信号和Q信号；抽选I信号和Q信号从而输出有效的I信号和Q信号；以及滤波所述有效的I信号和Q信号。
I和Q信号的抽选还可包括2-抽选该I和Q信号。该方法还包括在抽选延迟的信号之前，延迟产生的I和Q信号之一。
本发明的一个优点在于低通滤波器(LPF)所需的硬件被减少，也减小了LPF的操作频率。
依据本发明的另一实施例，该I/Q解调器包括：第一和第二抽选单元，分别抽选偶数次序的输入数据信号和奇数次序的输入数据信号；第一和第二多路复用器，分别对抽选的偶数次序的数据信号和奇数次序的数据信号产生同相成分的I信号和正交成分的Q信号；以及滤波单元，滤波从第一和第二多路复用器输出的I和Q信号。
还提供一个延迟单元，延迟输入数据信号的输出预定的时间，以分离偶数次序的输入数据信号和奇数次序的输入数据信号。第一和第二抽选单元对I和Q信号分别执行2-抽选。
该I/Q解调器可包括：第一和第二上抽样单元，上抽样从第一和第二多路复用器输出的I和Q信号；以及第一和第二下抽样第一，下抽样滤波后的I和Q信号。
依据本发明的另一实施例，一种I/Q信号产生方法包括：分离偶数次序的输入数据信号和奇数次序的输入数据信号；分别对分离的数据信号产生同相成分的I信号和正交成分的Q信号；以及分别滤波I和Q信号。
由于依据其特性确定输入信号，可在硬件方面减少第一和第二多路复用器。
附图说明
通过参考附图详细描述实施例，本发明的上述目的和特征将会更加明显，其中：
图1是使用乘法器分离I和Q信号的传统I/Q解调器的方框图；
图2是使用多路复用器分离I和Q信号的传统I/Q解调器的方框图；
图3A是传统I/Q解调器的再抽样单元的方框图；
图3B是具有图2的再抽样单元的传统I/Q解调器的方框图；
图4A是解释产生I/Q信号的多相分解方法的图；
图4B是解释产生I/Q信号的多相分解方法的另一图；
图5是应用图4A和4B所示方法的I/Q解调器的方框图；
图6是示出依据本发明的第一实施例的I/Q解调器的方框图；
图7是示出使用图6所示I/Q解调器产生I/Q信号的方法的流程图；
图8是示出依据本发明的第二实施例的I/Q解调器的方框图；
图9是示出使用图8所示I/Q解调器产生I/Q信号的方法的流程图；
图10是具有依据图4A和4B所示方法构成的再抽样单元的I/Q解调器的方框图；
图11A是依据本发明的第三实施例的I/Q解调器的方框图；
图11B是依据本发明的第四实施例的I/Q解调器的方框图；
图12A是依据本发明的第五实施例的I/Q解调器的方框图；
图12B是依据本发明的第六实施例的I/Q解调器的方框图。
具体实施方式
现在将参考附图详细描述本发明的实施例，其中，同样的标号指同样的元件。
图4A和4B是用于解释产生I/Q信号的多相分解方法的图，公开在＂Multirate Digital Filter，Filter Banks，Polyphase Networks，andApplications：A Tutorial，＂IEEE，vol.78，No.1，January 1990.下面是其简短描述。
首先，LPF的脉冲响应H(z)由公式6定义：
H ( z ) = Σ k = 0 M - 1 z - k E k ( z M ) . . . ( 6 )
其中M＝2，可使用公式7。
H(z)＝E0(z2)+z-1E1(z2)   ...(7)
如公式7所示，H(z)被分为E0(z2)和z-1E1(z2)。
如图4A所示，对于输入信号x(n)，输出信号y(n)，以及对于偶数次序输入信号由2-抽选单元输出信号y(2n)。
如果图4A的2-抽选单元被如图4B所示放置，E0(z2)和E1(z2)被改变为E0(z)和E1(z)。因此，对于输入信号x(n)，获得如图4A所示的相同输出信号，即y(2n)。
图5是使用上述多相分解方法的I/Q解调器的视图。依据该多相分解方法，2-抽选单元25被置于LPF 231和233之前，以及2-抽选单元35被置于每个LPF 331和332之前。
输入信号被A/D转换器10数字化，输入至第一和第二多路复用器21和31，被乘以正弦和余弦并因此产生I和Q信号。例如，对于顺序输入至第一和第二多路复用器21和31的数据信号d(0)、d(1)、d(2)、d(3)、...，从第一多路复用器21输出I信号d(0)、0、-d(2)、0、...。
从第一多路复用器21输出d(0)、0、-d(2)、0、...的余弦数据信号，并被输入至第一和第二滤波单元231和232。
该输入数据信号被2-抽选单元25进行2-抽选，结果仅数据＂0＂被输入至第一滤波单元231。同时，被提供给第二滤波单元232的输入数据信号被延迟单元26延迟为数据信号0、-d(2)、0、d(4)、...、然后被2-抽选单元25进行2-抽选，结果数据信号-d(2)、d(4)、...被输入至第二滤波单元232。由于仅有＂0＂数据被输入至第一滤波单元，通过选择第二滤波单元232，即加入来自第二滤波单元232的数据信号而获得I信号。
以上述相同方式产生Q信号。即，来自第二多路复用器31的0、d(1)、0、-d(3)、...的正弦数据信号，被输入至第一和第二滤波单元331和332。
输入数据被2-抽选单元35进行2-抽选为d(1)、-d(3)、d(5)、...并输入至第一滤波单元331。该输入信号被延迟单元36延迟为d(1)、0、-d(3)、0、...并被2-抽选单元35进行2-抽选，因此数据信号＂0＂被输入至第二滤波单元332。由于仅有数据信号＂0＂被输入至第二滤波单元332，通过选择第一滤波单元331即加入来自第一滤波单元331的数据信号而获得Q信号。
依据本发明的I/Q解调器的实施例如图6所示。图6所示的I/Q解调器包括：I信号产生单元，包括第一多路复用器21、延迟单元26、2-抽选单元25和第二滤波单元232；以及Q信号产生单元，包括第二多路复用器32、2-抽选单元35和第一滤波单元331。
产生I和Q信号仅需要在图5所示的传统解调器中使用的第一滤波单元231和331中的一个以及第二滤波单元232和332中的一个。因此，可用减少数目的硬件元件实现I/Q解调器。将参考图6和7描述使用图6所示实施例的I/Q信号产生方法。
首先，被A/D转换器10数字化的数据信号被输入至I/Q解调器。第一多路复用器21将输入数据信号乘以余弦，从而输出I信号。另外，第二多路复用器31将输入数据信号乘以正弦从而输出Q信号。
在步骤S10，从第一多路复用器21输出的I信号成分，在步骤S12，被延迟单元26延迟预定的时间，在步骤S20被2-抽选单元25进行2-抽选，以及2-抽选的I信号在步骤S30被第二滤波单元232滤波，这样在步骤S40输出d(2)、d(4)、-d(6)、...(如上参考图5所述)。
同时，在步骤S15，从第二多路复用器31输出的Q信号成分，在步骤S25被2-抽选单元35进行2-抽选，以及被2-抽选后的Q信号在步骤S35被第一滤波单元331滤波，并在步骤S45输出d(1)、-d(3)、d(5)、...(如上参考图5所述)。
因此，处理I信号的第一滤波单元231和处理Q信号的第二滤波单元332变得不需要，并因此LPF在硬件设计方面大小被减半。例如，16插头滤波器将具有如32插头滤波器的相同性能。
另外，由于LPF的操作频率可被减半，功耗也被减小。
图8示出了依据本发明第二实施例的I/Q解调器，其中，延迟单元26和2-抽选单元25被置于第一多路复用器210之前，2-抽选单元35被置于第二多路复用器310之前，以及输入信号被同时输入至第二滤波单元232和第一滤波单元331。
I信号产生部分包括：延迟单元26、2-抽选单元25、第一多路复用器210和第二滤波单元232；以及Q信号产生部分包括：2-抽选单元35、第二多路复用器310和第一滤波单元331。
将参考图9描述使用图8所示第二实施例产生I/Q信号的方法。
数字化的数据信号d(0)、d(1)、d(2)、d(3)、...从A/D转换器10输出并被输入至图8所示的I/Q解调器。在步骤S110，输入信号被延迟单元26延迟，以及延迟后的输入信号在步骤S120被2-抽选单元25进行2-抽选。未被延迟的输入信号在步骤S125被2-抽选单元35进行2-抽选，导致在步骤S130和S135，分别从2-抽选单元25和35输出偶数次序输入数据信号d(2)、d(4)、d(6)和奇数次序输入数据信号d(1)、d(3)、d(5)...。
换言之，在步骤S 130从2-抽选单元25输出的偶数次序信号相应于I信号，以及在步骤S 135，从2-抽选单元35输出的奇数次序信号相应于Q信号。
因此，在步骤S 140和S 145，第一和第二多路复用器210，310分别乘以1，-1，...从而产生I和Q信号。
该来自第一和第二多路复用器210和310的I和Q信号在步骤S 155和S 150分别被第一和第二滤波单元232和331滤波，并在步骤S 160和S 165分别输出I和Q信号。
在第二实施例中，第一和第二多路复用器210和310与图6所示的第一实施例所使用的第一和第二多路复用器21和31所需的四个输入(0，1，2，3)相比，仅需要两个输入(0，1)。这样，在第二实施例中，多路复用器被简化，每个多路复用器的硬件大小被减半。低通滤波器所需的硬件也以如第一实施例中相同的方式被减半。
由于低通滤波器和多路复用器的硬件被减半，低通滤波器和多路复用器的操作频率被减半。结果，减小了功耗。
依据本发明第三和第四实施例的I/Q解调器是基于将图4A和4B所示的多相分解方法应用于图3B所示的再抽样单元，以便于减小低通滤波器和多路复用器的设计复杂性。
在第三实施例中，如图10所示，被A/D转换器10数字化的输入信号分别被输入至第一和第二多路复用器21和31，以产生I和Q信号。
来自A/D转换器10的输出端A，以及来自第一和、二多路复用器21和31的输出端B和C的的数据信号流分别如表1所示。
 
|时间 0 T 2T 3T 4T 5T 6T 7T 8T 9T 10T
A d(0) d(1) d(2) d(3) d(4) d(5) d(6) d(7) d(8) d(9) d(10)
B d(0) 0 -d(2) 0 d(4) 0 -d(6) 0 d(8) 0 -d(10)
C 0 d(1) 0 -d(3) 0 d(5) 0 -d(7) 0 d(9) 0
表1
因此，第一多路复用器21输出I-信号(正弦值)成分，同时，第二多路复用器31输出Q-信号(余弦值)成分。
该I和Q信号成分被输入至再抽样单元200，并通过分别经过L-上抽样单元22和32、被2-抽选以及经过M-下抽样单元24和34而产生I和Q信号。
根据L-上抽样单元22和32的L是偶数或奇数，第一和第二滤波单元231和232以及第一和第二滤波单元331和332被选择用于I和Q信号。
如表2所示，当L-上抽样单元22的L是偶数时，来自第一多路复用器的输出信号B被输入至第一和第二滤波单元231和232的输入端D和E。
 
时间 T/L - 2T+(T/L) - 4T+(T/L) - 6T+(T/L) - 8T+(T/L)
D 0 0(L-1) 0 0(L-1) 0 0(L-1) 0 0(L-1) 0
E d(0) 0(L-1) -d(2) 0(L-1) d(4) 0(L-1) -d(6) 0(L-1) d(8)
表2
如表2所示，对于从第一多路复用器21输出的数据信号，仅数据信号“0”被输入至第一滤波单元231。因此，为了产生I信号，可只选择第二滤波单元232。在表2中，时间间隔是2T/L。
同时，如表3所示，来自第二多路复用器31的输出信号C分别被输入至第一和第二滤波单元331和332的输入端F和G。
 
时间 - T+(T/L) 3T+(T/L) - 5T+(T/L - 7T+(T/L) -
F 0(L/2) 0 0(L-1) 0 0(L-1) 0 0(L-1) 0 0(L-1)
G 0(L/2) d(0) 0(L-1) -d(3) 0(L-1) d(5) 0(L-1) -d(7) 0(L-1)
表3
如表3所示，对于从第二多路复用器31输出的数据信号，仅有数据信号“0”被输入至第一滤波单元331。因此，仅选择第二滤波单元332用于产生Q信号。在表3中，时间间隔是2T/L。
换言之，当L是偶数时，第二滤波单元232和332分别可被选择用于产生I和Q信号。
当L-上抽样单元22和32的L是奇数时，如表4所示，来自第一多路复用器21的输出信号B分别被输入至第一和第二滤波单元231和232的输入端D和E。
 
时间 T/L - 2T+(T/L) - 4T+(T/L) - 6T+(T/L) - 8T-(T/L)
D 0 0(L-1) 0 0(L-1) 0 0(L-1) 0 0(L-1) 0
E d(0) 0(L-1) -d(2) 0(L-1) d(4) 0(L-1) -d(6) 0(L-1) d(8)
表4
如表4所示，对于从第一多路复用器21输出的数据信号，仅数据信号“0”被输入至第一滤波单元231。因此，为了产生I信号，可只选择第二滤波单元232。在表4中，时间间隔是2T/L。
同时，如表5所示，来自第二多路复用器31的输出信号C分别被输入至第一和第二滤波单元331和332的输入端F和G。
 
时间 - T+(T/L) - 3T+(T/L) - 5T+(T/L) - 7T+(T/L) -
F 0(L-1)/) d(1) 0(L-1) -d(3) 0(L-1) d(5) 0(L-1) -d(7) 0(L-1)
G 0(L-1)/2 0 0(L-1) 0 0(L-1) 0 0(L-1) 0 0(L-1)
表5
如表5所示，对于从第二多路复用器31输出的数据信号，仅有数据信号“0”被输入至第二滤波单元332。因此，仅选择第一滤波单元331用于产生Q信号。在表5中，时间间隔是2T/L。
当L是奇数时，第一和第二滤波单元331和232可被选择用于I和Q信号。
因此，根据相应的L-抽样单元22或32的L是奇数或偶数，选择并提供第一和第二滤波单元231和232中所需的一个，以及第一和第二滤波单元331和332中需要的一个，用于产生I和Q信号。
图11A和11B示出了本发明的第三和第四实施例，其中，对于再抽样单元100的上抽样单元的L是偶数和奇数的情况，提供精简类型的LPF。当L-上抽样单元的L是偶数时，图10中所示的再抽样单元200在复杂度方面可被减小为图11A所示的再抽样单元200-1。当L-上抽样单元的L是奇数时，图10中所示的再抽样单元200在复杂度方面可被减小为图11B所示的再抽样单元200-2。
图12A和12B示出了本发明的第五和第六实施例，其中，I/Q解调器具有分别在第一和第二多路复用器210和310之前提供的2-抽选单元25和35。
图12A示出了L是偶数的情况。如表2中所示，输入至第二滤波单元232用于产生I信号的数据信号流E包括d(0)、0(L-1)、-d(2)、0(L-1)、d(4)、0(L-1)、-d(6)、0(L-1)以及d(8)，同时，如表3所示，输入至第二滤波单元332用于产生Q信号的数据信号流E包括0(L/2)、d(0)、0(L-1)、-d(3)、0(L-1)、d(5)、0(L-1)、-d(7)、0(L-1)...。
因此，对于各个滤波单元232和332的数据信号的同时输入，对第二滤波单元332信号的输入必须比对于第二滤波单元232信号的输入早L/2。为造成数据信号输入中的该时间差，必须分别提供延迟单元或可分别调整滤波单元232和332的系数mR1。
图12B示出了L是奇数的情况。如表4中所示，输入至第二滤波单元232用于产生I信号的数据信号流E包括d(0)、0(L-1)、-d(2)、0(L-1)、d(4)、0(L-1)、-d(6)、0(L-1)、d(8)...，同时，如表5所示，输入至第一滤波单元331用于产生Q信号的数据信号流E包括0((L-1)/2)、d(1)、0(L-1)、-d(3)、0(L-1)、d(5)、0(L-1)、-d(7)、0(L-1)...。
因此，对于各个滤波单元232和331的数据信号的同时输入，对第二滤波单元232信号的输入必须比对于第一滤波单元331信号的输入早(L-1)/2。
对于信号输入中的时间差，可分别提供延迟单元，或如图12B所示分别调整滤波单元232和331的系数m′R1和m′R0。
如图12A和12B所示，分别在第一和第二多路复用器210和310之前提供2-抽选单元25和35，以及提供将输入数据分离为I和Q信号成分的延迟单元261。
为产生I信号，被延迟单元261从数据信号的输入流d(0)、d(1)、d(2)、d(3)、...延迟的数据d(1)、d(2)、d(3)、...被输入至2-抽选单元25。在被2-抽选单元25进行2-抽选之后，输出偶数次序输入数据信号d(2)、d(4)、d(6)...。
对于Q信号，在被2-抽选单元35进行2-抽选之后，输出奇数次序输入数据信号d(1)、d(3)、d(5)...。
来自2-抽选单元25和35的数据信号根据I和Q信号的特性被分离，并分别被输入至第一和第二多路复用器210和310。
然后，通过第一和第二多路复用器210和310被乘以1、-1、...而生成I和Q信号。
第一和第二多路复用器210和310可被设计为具有两个输入。即，第一和第二多路复用器210和310可被设计为具有比图11A和11B所示的第三实施例的第一和第二多路复用器21和31的四个输入少的输入数目。
来自第一和第二多路复用器210和310的I和Q信号被输入至再抽样单元300-1或300-2。
如上所述，再抽样单元300-1或300-2低通滤波被滤波单元L上抽样后的数据信号。然后通过M-下抽样单元24和34的M-下抽样分别获得I和Q信号。
依据第一、第三和第四实施例，用于低通滤波的硬件被减半，以及依据第二和第五和第六实施例，用于低通滤波和多路复用的硬件被减半。
如以上参考本发明优选实施例所述，通过优化硬件用更少的硬件可获得与传统I/Q解调器相同的I/Q信号结果。
依据本发明，用于低通滤波和多路复用的硬件大小可被减半。
由于低通滤波和多路复用的操作频率被减半，功耗也可被减小。
尽管示出并描述了本发明的几个实施例，在不脱离本发明的原理和精神、权利要求书中定义的范围和它们的等效电路的情况下，本领域的技术人员可对这些实施例进行各种修改。

Claims (13)

1.一种I/Q解调器，包括：
第一和第二多路复用器，对于输入数据信号，产生I和Q信号；
延迟单元，延迟由第一和第二多路复用器产生的I信号和Q信号中的一个；
第一和第二抽选单元，对所述I和Q信号中的被延迟的一个以及所述I和Q信号中的另一个执行抽选，并输出有效的I信号和Q信号；以及
滤波单元，滤波该有效的I信号和Q信号。
2.如权利要求1所述的I/Q解调器，其中，所述第一和第二抽选单元执行2-抽选。
3.如权利要求1所述的I/Q解调器，其中：
I信号和Q信号中被延迟的一个以及I信号和Q信号中的另一个，被第一和第二抽选单元输出作为有效的I和Q信号。
4.一种I/Q解调器，包括：
第一和第二多路复用器，对于输入数据信号，产生I和Q信号；
第一和第二上抽样单元，上抽样从第一和第二多路复用器输出的I信号和Q信号；
延迟单元，延迟由第一和第二上抽样单元产生的I信号和Q信号中的一个；
第一和第二抽选单元，对所述I和Q信号中的被延迟的一个以及所述I和Q信号中的另一个执行抽选，并输出有效的I信号和Q信号；
滤波单元，对有效的I信号和Q信号进行滤波；
以及
第一和第二下抽样单元，下抽样滤波后的有效I信号和Q信号。
5.一种I/Q信号产生方法，包括：
对输入数据信号产生I信号和Q信号；
延迟所述I信号和Q信号中的一个；
对I信号和Q信号中的被延迟的一个和所述I信号和Q信号中的另一个执行抽选，从而输出有效的I信号和Q信号；以及
滤波所述有效的I信号和Q信号。
6.如权利要求5所述的I/Q信号产生方法，其中，
抽选包括2-抽选该I和Q信号。
7.一种I/Q解调器，包括：
延迟单元，延迟输入数据信号的输出预定的时间；
第一和第二抽选单元，分别抽选偶数次序的输入数据信号和奇数次序的输入数据信号；
第一和第二多路复用器，分别对抽选后的偶数次序数据信号和奇数次序数据信号产生同相成分的I信号和正交成分的Q信号；以及
滤波单元，分别滤波从第一和第二多路复用器输出的I和Q信号。
8.如权利要求7所述的I/Q解调器，其中第一和第二抽选单元执行2-抽选。
9.如权利要求7所述的I/Q解调器，包括：
第一和第二上抽样单元，上抽样从第一和第二多路复用器输出的I和Q信号；以及
第一和第二下抽样单元，下抽样滤波后的I和Q信号。
10.一种产生I/Q信号的方法，包括：
延迟输入的数据信号预定时间；
分离偶数次序的输入数据信号和奇数次序的输入数据信号；
分别对偶数次序和奇数次序数据信号产生同相成分的I信号和正交成分的Q信号；以及
滤波I和Q信号。
11.一种I/Q解调器，包括：
第一多路复用器，多路复用输入信号、零和输入数据信号的负值以输出I信号；
第二多路复用器，多路复用输入信号、零和输入数据信号的负值以输出Q信号；
延迟单元，延迟I信号；
第一抽选单元，抽选延迟后的I信号；
第二抽选单元，抽选Q信号；以及
第一和第二滤波器，滤波抽选后的I和Q信号以输出有效的I和Q信号。
12.如权利要求11所述的I/Q解调器，其中：
所述第一多路复用器顺序输出输入数据信号、0、输入数据信号的负值和0；以及
所述第二多路复用器顺序输出0、输入数据信号、0和输入数据信号的负值。
13.一种I/Q解调器，包括：
延迟单元，延迟输入数据信号并输出延迟后的输入信号；
第一和第二抽选单元，分别抽选输入数据信号和延迟后的输入信号；
第一多路复用器，多路复用延迟、抽选后的输入数据信号和延迟后的输入信号的负值，以输出I信号；
第二多路复用器，多路复用未延迟、抽选后的输入数据信号和未延迟的输入信号的负值，以输出Q信号；以及
第一和第二滤波器，分别滤波所述I和Q信号以输出有效的I和Q信号。
CNB031067069A 2002-03-04 2003-02-27 I/q解调器及其i/q信号产生方法 Expired - Fee Related CN100508510C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2002-0011362A KR100454483B1 (ko) 2002-03-04 2002-03-04 아이/큐 복조장치 및 그의 아이/큐 신호생성방법
KR11362/02 2002-03-04
KR11362/2002 2002-03-04

Publications (2)

Publication Number Publication Date
CN1442986A CN1442986A (zh) 2003-09-17
CN100508510C true CN100508510C (zh) 2009-07-01

Family

ID=27800648

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031067069A Expired - Fee Related CN100508510C (zh) 2002-03-04 2003-02-27 I/q解调器及其i/q信号产生方法

Country Status (4)

Country Link
US (1) US7221718B2 (zh)
JP (1) JP3860131B2 (zh)
KR (1) KR100454483B1 (zh)
CN (1) CN100508510C (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10322943B4 (de) * 2003-05-21 2005-10-06 Infineon Technologies Ag Hardware-Vorrichtung zur Aufbereitung von Pilotsymbolen für eine Kanalschätzung mittels adaptiver Tiefpassfilterung
KR100631210B1 (ko) * 2005-02-18 2006-10-04 삼성전자주식회사 ＩＦ ｄｉｒｅｃｔ ｓａｍｐｌｉｎｇ 방식을 적용한 수신기의 복조회로
JP5136236B2 (ja) * 2008-06-19 2013-02-06 富士通株式会社 光受信装置
TWI482427B (zh) 2010-03-17 2015-04-21 Novatek Microelectronics Corp 分時降頻濾波器與分時降頻濾波方法
CN102201606B (zh) * 2010-03-26 2014-03-12 联咏科技股份有限公司 分时降频滤波器与分时降频滤波方法
US8817936B2 (en) 2012-05-23 2014-08-26 The Boeing Company Multiple synchronous IQ demodulators
US9923737B2 (en) * 2015-08-24 2018-03-20 Texas Instruments Incorporated Analog-digital compatible re-sampling
CN112583503B (zh) * 2020-12-14 2022-08-23 北京无线电计量测试研究所 一种iq调制通信系统信道状态信息估计方法及装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737728A (en) * 1986-02-28 1988-04-12 Hitachi, Ltd. Digitally processed demodulator for quadrature modulated signals
SG95572A1 (en) 1992-09-10 2003-04-23 Thomson Consumer Electronics Multiple qam digital television signal encoder
US5615376A (en) * 1994-08-03 1997-03-25 Neomagic Corp. Clock management for power reduction in a video display sub-system
KR0177733B1 (ko) * 1994-08-26 1999-05-15 정장호 데이타 전송장치의 클럭동기 회로
US5504455A (en) * 1995-05-16 1996-04-02 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of National Defence Of Her Majesty's Canadian Government Efficient digital quadrature demodulator
US5850422A (en) * 1995-07-21 1998-12-15 Symbios, Inc. Apparatus and method for recovering a clock signal which is embedded in an incoming data stream
EP0760567A3 (de) 1995-08-30 2000-09-06 Siemens Aktiengesellschaft Digitaler QAM-modulator
US5787125A (en) * 1996-05-06 1998-07-28 Motorola, Inc. Apparatus for deriving in-phase and quadrature-phase baseband signals from a communication signal
KR100504761B1 (ko) 1996-09-20 2005-07-29 톰슨 콘슈머 일렉트로닉스, 인코포레이티드 직교 진폭 변조를 위한 구성 성분의 타이밍 회복 시스템
KR100217361B1 (ko) * 1997-06-30 1999-09-01 김영환 Vsb 디지털 복조기
JPH1132094A (ja) 1997-07-14 1999-02-02 Mitsubishi Electric Corp ディジタル復調回路
KR100248658B1 (ko) * 1997-08-29 2000-03-15 전주범 복소수 변조된 신호를 위한 디지털 복소수 복조시스템
US6243430B1 (en) * 1998-01-09 2001-06-05 Qualcomm Incorporated Noise cancellation circuit in a quadrature downconverter
US6459743B1 (en) * 1998-08-07 2002-10-01 Telefonaktiebolaget Lm Ericsson (Publ) Digital reception with radio frequency sampling
US6477657B1 (en) * 1999-04-29 2002-11-05 Intel Corporation Circuit for I/O clock generation
US6993108B1 (en) * 2001-12-03 2006-01-31 Lattice Semiconductor Corporation Digital phase locked loop with programmable digital filter
US7697641B2 (en) * 2004-06-28 2010-04-13 L-3 Communications Parallel DSP demodulation for wideband software-defined radios

Also Published As

Publication number Publication date
CN1442986A (zh) 2003-09-17
JP2003283585A (ja) 2003-10-03
US20030165202A1 (en) 2003-09-04
KR20030072495A (ko) 2003-09-15
JP3860131B2 (ja) 2006-12-20
US7221718B2 (en) 2007-05-22
KR100454483B1 (ko) 2004-10-28

Similar Documents

Publication Publication Date Title
US5812608A (en) Method and circuit arrangement for processing received signal
US5926065A (en) Digital modulator having a digital filter including low-speed circuit components
KR100484710B1 (ko) 리샘플링회로및그제어방법
US7142606B2 (en) Method and apparatus for shared processing a plurality of signals
US5200978A (en) Process for actuation of multi-level digital modulation by a digital signal processor
US5473280A (en) Modulation/demodulation method and system for realizing quadrature modulation/demodulation technique used in digital mobile radio system with complex signal processing
KR20000048626A (ko) 신호 변환 방법 및 장치
US5831879A (en) Digital transmit filter
JPH0828649B2 (ja) ディジタルフィルタ
JPH11261659A (ja) ディジタル信号伝送装置
CN100508510C (zh) I/q解调器及其i/q信号产生方法
CN100574098C (zh) 基于可编程逻辑器件的插值cic滤波器及实现方法
JP2510490B2 (ja) デイジタル変調器
US5821884A (en) Sampling rate conversion method and apparatus utilizing an area effect correlation method
JP3166494B2 (ja) 遅延検波方法および装置
US20090245429A1 (en) Sample rate converter and receiver using the same
JP3294017B2 (ja) 複素ベースバンド信号のデジタル発生方法
US6625628B1 (en) Method and apparatus for digital filter
CN101610077A (zh) 一种半带滤波器实现方法
JPH0590897A (ja) オーバーサンプリングフイルタ回路
KR100269746B1 (ko) 디지탈 필터
JPH09181786A (ja) ディジタル直交変調器およびディジタル直交復調器
JPH0669969A (ja) ４相位相変調器
JPH02216908A (ja) ディジタルフィルタ
KR0124399B1 (ko) 기저대역에서의 타이밍정보 생성장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20170227

CF01 Termination of patent right due to non-payment of annual fee