CN101610077A

CN101610077A - 一种半带滤波器实现方法

Info

Publication number: CN101610077A
Application number: CNA2009100894624A
Authority: CN
Inventors: 李占才
Original assignee: BEIJING BM ELECTRONICS HIGH-TECHNOLOGY Co Ltd
Current assignee: BEIJING BM ELECTRONICS HIGH-TECHNOLOGY Co Ltd
Priority date: 2009-07-21
Filing date: 2009-07-21
Publication date: 2009-12-23
Anticipated expiration: 2029-07-21
Also published as: CN101610077B

Abstract

本发明所提出的一种半带滤波器的实现方法，其特点在于由寄存器组模块(000)、运算模块(001)和加权模块(010)组成，如图所示。寄存器组模块(000)，由N个寄存器组成，它的两种输出分别输送给运算模块和加权模块，N为半带滤波器的阶数。运算模块(001)由一些加法器和乘法器构成，由半带滤波器系数偶对称的特点，将要与相同系数相乘的两个输入先相加，再与相应的系数相乘，再将乘法器的输出依次相加得到输出y1(n)。加权模块(010)为一个乘法器，寄存器组中的第(N+1)/2个寄存器的输出与相应的滤波器系数相乘得到输出y2(n)。本发明提出的方法与传统方法相比，仅用一半的硬件电路实现了滤波，节省了资源。

Description

一种半带滤波器实现方法

技术领域

本发明属于数字信号处理领域，特别属于数据接收端正交解调后对信号进行滤波处理领域。

背景技术

半带滤波器是一种特殊的线性相位滤波器，它有以下的特点：

1、半带滤波器的阶数N为奇数；

2、半带滤波器的系数偶对称；

3、半带滤波器的系数为稀疏数组；

4、半带滤波器的输入数据为稀疏数组。

半带滤波器的系数为h(1)、h(2)、h(3)、……h(N-1)、h(N)，半带滤波器的系数偶对称，是指：h(1)＝h(N)，h(2)＝h(N-1)，……h((N-1)/2)＝h((N+3)/2)。

半带滤波器的系数为稀疏数组是指：h(x)＝0，x为偶数，且x！＝(N+1)/2，即h(2)＝0，h(4)＝0，……h(N-1)＝0，并且当(N+1)/2为偶数时，h((N+1)/2)！＝0；

半带滤波器的输入数据为稀疏数组是指：半带滤波器的输入数据得特点每隔一个数据，输入数据的值为0，即输入数据为x(1)、0、x(2)、0、x(3)、0、x(4)、0、x(5)、0、……。

在数字信号传输领域，为了使数字信号在信道中有效、可靠地传输，信号需要进行调制解调。其中在有些调制的方法中，例如QAM调制(正交相位调制)，原始信号在发射端进行调制后产生两个正交信号，在接收端需要将这两个正交信号解调还原成原始信号。

在接收端，利用本地产生的正交载波对调频信号进行数字下变频，之后此信号分为差频部分和和频部分。一般地，需要的基带信号为差频部分或者为和频部分，不需要的部分必须被滤除，滤除的方法是用滤波器进行滤波，正交信号有两路，通常需要两个滤波器。

一般滤波器的实现由一些乘法器、加法器和移位寄存器构成，如图1所示。其中x(n)为滤波器的输入，y(n)为滤波器的输出，h(1)、h(2)、h(3)、……h(N-1)、h(N)为滤波器的权系数，N为滤波器的阶数。

由半带滤波器系数偶对称和系数为稀疏数组的特点，可以把半带滤波器实现的电路进行简化，如图2所示。此半带滤波器只输入非零的值，每两个时钟输入一次，输入即本应每个时钟输入一次，为x(1)、0、x(2)、0、x(3)、0、x(4)、0、x(5)、0、……，现在每两个时钟输入一次，为x(1)、x(2)、x(3)、x(4)、x(5)、……，输出为每个时钟输出一次，y1(n)和y2(n)交替输出。

发明内容

本发明所提出的一种半带滤波器的实现方法，利用解调与半带滤波器的运算特点，采用乒乓算法，在时钟频率不变的情况下，使用一个滤波器对两个信号进行滤波，与传统方法得方法相比，本方法仅用一半的硬件电路就实现了滤波，节省了资源。

本发明所提出的一种半带滤波器的实现方法，适用于半带滤波器的阶数N满足(N-1)/2为偶数这个条件，每一个时钟输入一个数据，为正交信号I和Q非零值的交替输入。

信号I的取样数据为I(1)、0、I(2)、0、I(3)、0、I(4)、0、I(5)、0、……。信号Q与信号I正交，相位相差90°，信号Q的取样数据为0、Q(1)、0、Q(2)、0、Q(3)、0、Q(4)、0、Q(5)、0、……。

本发明所提出的一种半带滤波器的实现方法，此半带滤波器的输入为I(1)、Q(1)、I(2)、Q(2)、I(3)、Q(3)、I(4)、Q(4)、……。

本发明所提出的一种半带滤波器的实现方法，此半带滤波器有两个输出y1(n)和y2(n)，如图3所示。信号I和信号Q经过滤波器过滤后仍正交，相位相差90°，其中一个信号经过过滤后为y1(1)、y2(2)、y1(3)、y2(4)、y1(5)、y2(6)、y1(7)、y2(8)、……，另一个信号经过过滤后为y2(1)、y1(2)、y2(3)、y1(4)、y2(5)、y1(6)、y2(7)、y1(8)、……。

本发明所提出的一种半带滤波器的实现方法，其结构由寄存器组模块(000)、运算模块(001)和加权模块(010)组成，如图3所示。

寄存器组模块(000)，此模块寄存器的个数由半带滤波器的阶数决定，第(N+1)/2个寄存器的输出输送给加权模块(010)；对于其他寄存器，n为奇数时，第n个寄存器的输出输送给下一个寄存器和运算模块(001)；n为偶数时，第n个寄存器的输出只输送给下一个寄存器。

运算模块(001)，此模块由一些加法器和乘法器构成，由半带滤波器系数偶对称的特点，将要与相同系数相乘的两个输入先相加，再与相应的系数相乘。即第1个寄存器的输出与第N个寄存器的输出相加后，再与相应的系数相乘；第3个寄存器的输出与第N-2个寄存器的输出相加后，再与相应的系数相乘；……；然后再将各个乘法器的输出依次相加，得到的总和为最终的输出y1(n)。

加权模块(010)，此模块为一个乘法器，寄存器组中的第(N+1)/2个寄存器的输出与相应的滤波器系数相乘，得到输出y2(n)。

附图说明

图1为一般滤波器实现的原理图；

图2为经过改进的半带滤波器实现的原理图；

图3为本发明提出的方法实现半带滤波器的构造图；

图4为具体实施例实现的结构图；

图5为具体实施例中半带滤波器的结构图。

具体实施方式

下面通过一个具体的实施例来说明本发明。

本实施例的结构图如图4所示，由数据选择器A、半带滤波器和数据选择器B构成。

数据选择器A用来给半带滤波器提供输入信号，数据选择器A的输入为信号I和信号Q。信号I的取样数据为I(1)、0、I(2)、0、I(3)、0、I(4)、0、I(5)、0、……。信号Q与信号I正交，相位相差90°，信号Q的取样数据为0、Q(1)、0、Q(2)、0、Q(3)、0、Q(4)、0、Q(5)、0、……。数据选择器A的输出，也就是半带滤波器的输入为I(1)、Q(1)、I(2)、Q(2)、I(3)、Q(3)、I(4)、Q(4)、……。

半带滤波器用本发明提出的方法来实现，本实施例中半带滤波器的阶数N为15，其结构如图5所示。

本实施例中半带滤波器的寄存器组模块，共由15个寄存器组成，第8个寄存器的输出既输送给加权模块，又输送给下一个寄存器，即第9个寄存器；对于其他寄存器，n为奇数时，第n个寄存器的输出输送给下一个寄存器和运算模块(001)，即第1、3、5、7、9、11、13个寄存器的输出输送给下一个寄存器和运算模块(001)，第15个寄存器的输出只输送给运算模块(001)；n为偶数时，第n个寄存器的输出只输送给下一个寄存器，即第2、4、6、10、12、14个寄存器的输出只输送给下一个寄存器。

本实施例中半带滤波器的运算模块由一些加法器和乘法器构成，由半带滤波器系数偶对称的特点，h1＝h15、h3＝h13、h5＝h11、h7＝h9，将要与相同系数相乘的两个输入先相加，再与相应的系数相乘。即第1个寄存器的输出与第15个寄存器的输出相加后，再与相应的系数h1相乘；第3个寄存器的输出与第13个寄存器的输出相加后，再与相应的系数h3相乘；第5个寄存器的输出与第11个寄存器的输出相加后，再与相应的系数h5相乘；第7个寄存器的输出与第9个寄存器的输出相加后，再与相应的系数h7相乘；然后再将各个乘法器的输出依次相加，得到的总和为最终的输出y1(n)。

本实施例中半带滤波器的加权模块为一个乘法器，寄存器组中的第8个寄存器的输出与相应的滤波器系数h8相乘，得到输出y2(n)。

数据选择器B，通过对半带滤波器输出的控制来产生经过过滤的信号I和信号Q。半带滤波器有两个输出y1(n)和y2(n)，信号I和信号Q经过滤波器过滤后仍正交，相位相差90°，其中一个信号经过过滤后为y1(1)、y2(2)、y1(3)、y2(4)、y1(5)、y2(6)、y1(7)、y2(8)、……，另一个信号经过过滤后为y2(1)、y1(2)、y2(3)、y1(4)、y2(5)、y1(6)、y2(7)、y1(8)、……。

Claims

1、一种半带滤波器的实现方法实现的半带滤波器，每一个时钟输入一个数据，输入为正交信号I和Q非零值的交替输入；

信号I的取样数据为I(1)、0、I(2)、0、I(3)、0、I(4)、0、I(5)、0、……；信号Q的取样数据为0、Q(1)、0、Q(2)、0、Q(3)、0、Q(4)、0、Q(5)、0、……；本方法实现的半带滤波器的输入为I(1)、Q(1)、I(2)、Q(2)、I(3)、Q(3)、I(4)、Q(4)、……。

2、一种半带滤波器的实现方法实现的半带滤波器，有两个输出y1(n)和y2(n)，信号I和信号Q经过滤波器过滤后仍正交，相位相差90°，其中一个信号经过过滤后为y1(1)、y2(2)、y1(3)、y2(4)、y1(5)、y2(6)、y1(7)、y2(8)、……，另一个信号经过过滤后为y2(1)、y1(2)、y2(3)、y1(4)、y2(5)、y1(6)、y2(7)、y1(8)、……。

3、一种半带滤波器的实现方法，其结构由寄存器组模块(000)、运算模块(001)和加权模块(010)组成。

4、如权利要求3所述的寄存器组模块(000)，此模块寄存器的个数由半带滤波器的阶数决定，第(N+1)/2个寄存器的输出输送给加权模块(010)，第奇数个寄存器的输出输送给下一个寄存器和运算模块(001)，第偶数个寄存器的输出只输送给下一个寄存器。

5、如权利要求3所述的运算模块(001)，此模块由一些加法器和乘法器构成，由半带滤波器系数偶对称的特点，将要与相同系数相乘的两个输入先相加，再与相应的系数相乘。即第1个寄存器的输出与第N个寄存器的输出相加后，再与相应的系数相乘；第3个寄存器的输出与第N-2个寄存器的输出相加后，再与相应的系数相乘；……；然后再将各个乘法器的输出依次相加，得到的总和为最终的输出y1(n)。

6、如权利要求3所述的加权模块(010)，此模块为一个乘法器，寄存器组中的第(N+1)/2个寄存器的输出与相应的滤波器系数相乘，得到输出y2(n)。