CN111125976B - 一种rtl模型自动生成方法 - Google Patents

Abstract

本发明公开一种RTL模型自动生成方法，属于数字滤波器技术领域。读取滤波器浮点系数和配置信息，实现滤波器浮点系数的归一化检查、滤波器浮点系数定点化和定点化系数归一化检查；根据定点化系数和配置信息，分析并打印4路并行流水线结构RTL模型，同时计算RTL模型和理论模型之间的误差；抓取RTL源代码，打印testbench文件。本发明根据提供的半带抽取滤波器浮点数系数及数据位宽要求，自动生成4路并行RTL代码和testbench测试代码，同时还能计算出RTL模型和理论模型之间的误差，能够协助开发者快速高效的进行高速半带抽取滤波器设计和验证，大幅缩短开发周期。

Description

一种RTL模型自动生成方法

技术领域

本发明涉及数字滤波器技术领域，特别涉及一种适用于半带抽取滤波器的RTL模型自动生成方法。

背景技术

随着通信技术的快速发展和半导体工艺制程的不断提升，现代DSP(DigitalSignal Processing，数字信号处理器)的运行速度越来越快，作为DSP的重要组成部分，滤波器的设计开发显得尤为重要。半带滤波器(half band filter)作为一种特殊的有限长冲击响应滤波器(FIR)，在数字信号处理领域具有特别重要的意义。

专用集成电路(ASIC)半带滤波器的设计过程繁复，包括RTL(Register TransferLevel，寄存器传输级)模型设计，仿真调试和误差分析。对于高速滤波器，传统的串行结构难以实现复杂的加乘运算，RTL模型必须采用并行流水线结构实现，而并行流水线结构涉及到数据的多相处理和复杂的流水线，普通的开发者难以在短时间内完成设计验证工作。

发明内容

本发明的目的在于提供一种RTL模型自动生成方法，以解决现有的高速半带抽取滤波器设计过程复杂，开发周期长的问题。

为解决上述技术问题，本发明提供一种RTL模型自动生成方法，包括：

步骤1、读取滤波器浮点系数和配置信息，实现滤波器浮点系数的归一化检查、滤波器浮点系数定点化和定点化系数归一化检查；

步骤2、根据定点化系数和配置信息，分析并打印4路并行流水线结构RTL模型，同时计算RTL模型和理论模型之间的误差；

步骤3、抓取RTL源代码，打印testbench文件。

可选的，读取滤波器浮点系数和配置信息包括：读取滤波器系数文件coefficient.txt中的滤波器浮点系数，读取滤波器配置文件setting.txt中的配置信息；

所述滤波器系数文件coefficient.txt中包括半带滤波器的全部浮点系数，所述半带滤波器的长度L满足L＝4N+3且中心对称，N为非负整数；

所述滤波器配置文件setting.txt包括input_resolution、coefficient_resolution、output_resolution和truncation_in_process四项配置信息；其中所述input_resolution指定输入数据位宽，所述coefficient_resolution指定浮点系数定点化位宽，所述output_resolution指定输出数据位宽，所述truncation_in_process指定乘法器截断位数。

可选的，所述步骤1包括：

步骤1.1，采用open命令打开fh_cf，fh_st，fh_rtl三个文件操作句柄；其中文件操作句柄fh_cf指向滤波器系数文件coefficient.txt，读取滤波器浮点系数；文件操作句柄fh_st指向滤波器配置文件setting.txt，读取配置信息；文件操作句柄fh_rtl指向一个全新的文件hbfir.v用来装载输出的RTL模型；

步骤1.2，对滤波器系数文件coefficient.txt输入的浮点系数进行归一化检查，如果误差大于设定阈值1e-5则发出警告；

步骤1.3，对浮滤波器点系数进行定点化，定点化系数位宽由配置信息coefficient_resolution指定；

步骤1.4，对定点化系数做归一化检查，如果出错发出警告。

可选的，所述步骤2包括：

步骤2.1，打印文件头和输入输出信号，其中输入和输出数据位宽分别由配置信息input_resolution和output_resolution指定，四路并行输入为din_n_3[i_wide:0]，din_n_2[i_wide:0]，din_n_1[i_wide:0]，din_n_0[i_wide:0]，两路并行输出为dout_n_1[o_wide:0]，dout_n_0[o_wide:0]；其中i_wide为配置信息input_resolution的配置值，o_wide为配置信息output_resolution的配置值；

步骤2.2，计算需要的乘法器个数和各乘法器输出位宽，并打印计算流程；乘法器个数为(L+1)/2个，L为半带滤波器的长度，乘法器位宽根据滤波器定点化系数和配置信息input_resolution指定值计算，最终乘法器输出数据为c0_mult_n_0_tmp，c0_mult_n_2_tmp，c2_mult_n_0_tmp，c2_mult_n_2_tmp，c4_mult_n_0_tmp，c4_mult_n_2_tmp...；

步骤2.3，乘法器计算结果截断，并打印always时序结构，由配置信息truncation_in_process确定四舍五入截断位数，最终输出数据为c0_mult_n_0，c0_mult_n_2，c2_mult_n_0，c2_mult_n_2，c4_mult_n_0，c4_mult_n_2...；由于半带滤波器中心点系数为0.5，相关乘法器无需先相乘再截位，直接移位即可得到；

步骤2.4，计算奇偶两相输出需要的加法器个数(L+1)/4＝3；加法器位宽adder_wide＝input_resolution+coefficient_resolution-truncation_in_process-2，奇相位加法器输出分别为odd_adder0_tmp[adder_wide-1:0]，odd_adder1_tmp[adder_wide-1:0]，…odd_product[adder_wide-1:0]，偶相位加法器输出分别为even_adder0_tmp[adder_wide-1:0]，even_adder1_tmp[adder_wide-1:0]，…even_product[adder_wide-1:0]；其中odd_product[adder_wide-1:0]和even_product[adder_wide-1:0]是加法器最终输出结果，其余均为中间过程值；

步骤2.5，打印加法器always时序结构，产生输出数据odd_adder0，odd_adder1，...，even_adder0，even_adder1...；

步骤2.6，最终四舍五入输出，截位长度trunc_wide＝adder_wide-output_resolution；对步骤2.4计算所得odd_product[adder_wide-1:0]和even_product[adder_wide-1:0]四舍五入截位处理，产生dout_n_0[adder_wide-trunc_wide-1:0]和dout_n_1[adder_wide-trunc_wide-1:0]作为RTL模型输出；

步骤2.7，关闭文件操作句柄fh_cf，fh_st，fh_rtl，新建目录rtl，将产生的RTL模型hbfir.v文件移动至rtl文件夹下；

步骤2.8，计算RTL模型和理论模型之间的误差。

可选的，所述步骤3包括：

步骤3.1，打开文件操作句柄fh_tb，指向新文件tb_hbfir.v装载后续步骤打印的testbench代码，抓取RTL源文件，识别input、output信号及其位宽；

步骤3.2，打印文件头及module名称；

步骤3.3，打印input和output信号对应的reg或wire变量类型；

步骤3.4，打印initial模块，为所有reg型变量赋初值为0；

步骤3.5，打印时钟模块，产生时钟信号clk；

步骤3.6，打开文件操作句柄fh_case，指向新文件CASE0.v；打印单个测试例至新文件CASE0.v，包括随机数激励产生和复位信号rst跳变信号；

步骤3.7，打印波形保存命令至文件CASE0.v，关闭文件操作句柄fh_case；

步骤3.8，打印滤波器例化；

步骤3.9，打印仿真配置环境文件list.f和run，其中list.f为仿真文件目录，run为NCVerilog仿真运行命令；

新建目录tb，dc，formal，CASE0，将list.f，run和tb_hbfir.v移动到tb目录文件夹下，CASE0.v移动到CASE0目录下。

在本发明中提供了一种RTL模型自动生成方法，读取滤波器浮点系数和配置信息，实现滤波器浮点系数的归一化检查、滤波器浮点系数定点化和定点化系数归一化检查；根据定点化系数和配置信息，分析并打印4路并行流水线结构RTL模型，同时计算RTL模型和理论模型之间的误差；抓取RTL源代码，打印testbench文件。本发明根据提供的半带抽取滤波器浮点数系数及数据位宽要求，自动生成4路并行RTL代码和testbench测试代码，同时还能计算出RTL模型和理论模型之间的误差，能够协助开发者快速高效的进行高速半带抽取滤波器设计和验证，大幅缩短开发周期。

附图说明

图1是系统运行前后的目录树示意图；

图2是滤波器系数文件coefficient.txt内容；

图3是滤波器配置文件setting.txt内容；

图4是Makefile文件的内容；

图5是本发明提供的RTL模型自动生成方法流程示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种RTL模型自动生成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

图1是系统运行前后的目录树，其中coefficient.txt是滤波器系数文件，setting.txt是滤波器配置文件，Makefile是Make命令脚本，hbfir_auto_gen_v1.0.pl实现预处理和RTL模型生成的功能，Design_Auto_Gen_TB_v2.1.pl实现testbench自动生成的功能；其余文件均为系统运行产生。

图2是本发明实施例一中滤波器系数文件coefficient.txt，图3是本发明实施例一中滤波器配置文件setting.txt，图4是本发明实施例一中Makefile文件的内容。其中滤波器系数文件coefficient.txt存放半带滤波器全部浮点系数，半带滤波器的长度L满足L＝4N+3，且中心对称，其中N为非负整数。所述滤波器配置文件setting.txt存放包括input_resolution、coefficient_resolution、output_resolution和truncation_in_process在内的四项配置信息，配置信息input_resolution指定输入数据位宽，配置信息coefficient_resolution指定浮点系数定点化位宽，配置信息output_resolution指定输出数据位宽，配置信息truncation_in_process指定中间乘法器截断位数。

本发明提供了一种RTL模型自动生成方法，其流程如图5所示，包括如下步骤：

步骤1、预处理。读取滤波器系数文件coefficient.txt中的滤波器浮点系数，读取滤波器配置文件setting.txt中的配置信息，实现滤波器浮点系数的归一化检查、滤波器浮点系数定点化和定点化系数归一化检查；具体步骤为：

步骤1.1，采用open命令打开fh_cf，fh_st，fh_rtl三个文件操作句柄；其中文件操作句柄fh_cf指向滤波器系数文件coefficient.txt，读取滤波器浮点系数；文件操作句柄fh_st指向滤波器配置文件setting.txt，读取配置信息；文件操作句柄fh_rtl指向一个全新的文件hbfir.v用来装载输出的RTL模型；

步骤1.2，对滤波器系数文件coefficient.txt输入的浮点系数进行归一化检查，如果误差大于设定阈值1e-5则发出警告；

步骤1.3，对滤波器浮点系数进行定点化，定点化系数位宽由配置信息coefficient_resolution指定为15比特，定点化后系数分别为coeff0＝96，coeff2＝-800，coeff4＝4800，coeff5＝8192；

步骤1.4，对定点化系数做归一化检查，如果出错发出警告。

步骤2、RTL模型生成。根据定点化系数和配置信息，分析并打印4路并行流水线结构RTL模型，同时计算RTL模型和理论模型之间的误差；具体步骤为：

步骤2.1，打印文件头和输入输出信号，其中输入和输出数据位宽分别由配置信息input_resolution和output_resolution指定为17比特和17比特，四路并行输入为din_n_3[16:0]，din_n_2[16:0]，din_n_1[16:0]，din_n_0[16:0]，两路并行输出为dout_n_1[16:0]，dout_n_0[16:0]；

步骤2.2，计算需要的乘法器个数和各乘法器输出位宽，并打印计算流程；乘法器个数为(L+1)/2＝6个，L为半带滤波器的长度，在本实施例一中L＝11，乘法器位宽根据滤波器定点化系数和配置信息input_resolution指定值计算，最终乘法器输出数据为c0_mult_n_0_tmp[22:0]，c0_mult_n_2_tmp[22:0]，c2_mult_n_0_tmp[25:0]，c2_mult_n_2_tmp[25:0]，c4_mult_n_0_tmp[28:0]，c4_mult_n_2_tmp[28:0]；

步骤2.3，乘法器计算结果截断，并打印always时序结构，由配置信息truncation_in_process确定截断10比特，最终输出数据为c0_mult_n_0[12:0]，c0_mult_n_2[12:0]，c2_mult_n_0[15:0]，c2_mult_n_2[15:0]，c4_mult_n_0[18:0]，c4_mult_n_2[18:0]；由于半带滤波器中心点系数c5＝0.5，相关乘法器无需先相乘再截位，直接移位即可得到c2_mult_n_1[18:0]，c2_mult_n_3[18:0]；

步骤2.4，计算奇偶两相输出需要的加法器个数(L+1)/4＝3；加法器位宽

adder_wide＝input_resolution+coefficient_resolution-truncation_in_process-2＝21比特，奇相位加法器输出分别为odd_adder0_tmp[20:0]，odd_adder1_tmp[20:0]，odd_product[20:0]，偶相位加法器输出分别为even_adder0_tmp[20:0]，even_adder1_tmp[20:0]，even_product[20:0]；其中odd_product[20:0]和even_product[20:0]是加法器最终输出结果，其余均为中间过程值；

步骤2.5，打印加法器always时序结构，产生输出数据odd_adder0，odd_adder1，...，even_adder0，even_adder1...；

步骤2.6，最终四舍五入输出，截位长度trunc_wide＝adder_wide-output_resolution＝4比特；对步骤2.4计算所得odd_product[20:0]和even_product[20:0]四舍五入截位处理，产生dout_n_0[16:0]和dout_n_1[16:0]作为RTL模型输出；

步骤2.7，关闭文件操作句柄fh_cf，fh_st，fh_rtl，新建目录rtl，将产生的RTL模型hbfir.v文件移动至rtl文件夹下；

步骤2.8，计算RTL模型和理论模型之间的误差。

步骤3、testbench生成。抓取RTL源代码，打印testbench测试代码至tb_hbfir.v，打印随机数激励和复位信号rst激励至CASE0.v，具体步骤为：

步骤3.1，打开文件操作句柄fh_tb，指向新文件tb_hbfir.v装载后续步骤打印的testbench代码，抓取RTL源文件，识别input、output信号及其位宽；

步骤3.2，打印文件头及module名称；

步骤3.3，打印input和output信号对应的reg或wire变量类型；

步骤3.4，打印initial模块，为所有reg型变量赋初值为0；

步骤3.5，打印时钟模块，产生时钟信号clk；

步骤3.6，打开文件操作句柄fh_case，指向新文件CASE0.v；打印单个测试例至新文件CASE0.v，包括随机数激励和复位信号rst跳变信号；

步骤3.7，打印波形保存命令至文件CASE0.v，关闭文件操作句柄fh_case；

步骤3.8，打印滤波器例化；

步骤3.9，打印仿真配置环境文件list.f和run，其中list.f为仿真文件目录，run为NCVerilog仿真运行命令；

新建目录tb，dc，formal，CASE0，将list.f，run和tb_hbfir.v移动到tb目录文件夹下，CASE0.v移动到CASE0目录下。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (4)

1.一种RTL模型自动生成方法，其特征在于，包括：

步骤1、读取滤波器浮点系数和配置信息，实现滤波器浮点系数的归一化检查、滤波器浮点系数定点化和定点化系数归一化检查；

步骤2、根据定点化系数和配置信息，分析并打印4路并行流水线结构RTL模型，同时计算RTL模型和理论模型之间的误差；

步骤3、抓取RTL源代码，打印testbench文件；

读取滤波器浮点系数和配置信息包括：读取滤波器系数文件coefficient.txt中的滤波器浮点系数，读取滤波器配置文件setting.txt中的配置信息；所述滤波器系数文件coefficient.txt中包括半带滤波器的全部浮点系数，所述半带滤波器的长度L满足L＝4N+3且中心对称，N为非负整数；

所述滤波器配置文件setting.txt包括input_resolution、coefficient_resolution、output_resolution和truncation_in_process四项配置信息；其中所述input_resolution指定输入数据位宽，所述coefficient_resolution指定浮点系数定点化位宽，所述output_resolution指定输出数据位宽，所述truncation_in_process指定乘法器截断位数。

2.如权利要求1所述的RTL模型自动生成方法，其特征在于，所述步骤1包括：

步骤1.1，采用open命令打开fh_cf，fh_st，fh_rtl三个文件操作句柄；其中文件操作句柄fh_cf指向滤波器系数文件coefficient.txt，读取滤波器浮点系数；文件操作句柄fh_st指向滤波器配置文件setting.txt，读取配置信息；文件操作句柄fh_rtl指向一个全新的文件hbfir.v用来装载输出的RTL模型；

步骤1.2，对滤波器系数文件coefficient.txt输入的浮点系数进行归一化检查，如果误差大于设定阈值1e-5则发出警告；

步骤1.3，对滤波器浮点系数进行定点化，定点化系数位宽由配置信息coefficient_resolution指定；

步骤1.4，对定点化系数做归一化检查，如果出错发出警告。

3.如权利要求2所述的RTL模型自动生成方法，其特征在于，所述步骤2包括：

步骤2.1，打印文件头和输入输出信号，其中输入和输出数据位宽分别由配置信息input_resolution和output_resolution指定，四路并行输入为din_n_3[i_wide:0]，din_n_2[i_wide:0]，din_n_1[i_wide:0]，din_n_0[i_wide:0]，两路并行输出为dout_n_1[o_wide:0]，dout_n_0[o_wide:0]；其中i_wide为配置信息input_resolution的配置值，o_wide为配置信息output_resolution的配置值；

步骤2.2，计算需要的乘法器个数和各乘法器输出位宽，并打印计算流程；乘法器个数为(L+1)/2个，L为半带滤波器的长度，乘法器位宽根据滤波器定点化系数和配置信息input_resolution指定值计算，最终乘法器输出数据为c0_mult_n_0_tmp，c0_mult_n_2_tmp，c2_mult_n_0_tmp，c2_mult_n_2_tmp，c4_mult_n_0_tmp，c4_mult_n_2_tmp...；

步骤2.3，乘法器计算结果截断，并打印always时序结构，由配置信息truncation_in_process确定四舍五入截断位数，最终输出数据为c0_mult_n_0，c0_mult_n_2，c2_mult_n_0，c2_mult_n_2，c4_mult_n_0，c4_mult_n_2...；由于半带滤波器中心点系数为0.5，相关乘法器无需先相乘再截位，直接移位即可得到；

步骤2.4，计算奇偶两相输出需要的加法器个数(L+1)/4；加法器位宽adder_wide＝input_resolution+coefficient_resolution-truncation_in_process-2，奇相位加法器输出分别为odd_adder0_tmp[adder_wide-1:0]，odd_adder1_tmp[adder_wide-1:0]，…odd_product[adder_wide-1:0]，偶相位加法器输出分别为even_adder0_tmp[adder_wide-1:0]，even_adder1_tmp[adder_wide-1:0]，…even_product[adder_wide-1:0]；其中odd_product[adder_wide-1:0]和even_product[adder_wide-1:0]是加法器最终输出结果，其余均为中间过程值；

步骤2.5，打印加法器always时序结构，产生输出数据odd_adder0，odd_adder1，...，even_adder0，even_adder1...；

步骤2.6，最终四舍五入输出，截位长度trunc_wide＝adder_wide-output_resolution；对步骤2.4计算所得odd_product[adder_wide-1:0]和even_product[adder_wide-1:0]四舍五入截位处理，产生dout_n_0[adder_wide-trunc_wide-1:0]和dout_n_1[adder_wide-trunc_wide-1:0]作为RTL模型输出；

步骤2.7，关闭文件操作句柄fh_cf，fh_st，fh_rtl，新建目录rtl，将产生的RTL模型hbfir.v文件移动至rtl文件夹下；

步骤2.8，计算RTL模型和理论模型之间的误差。

4.如权利要求1所述的RTL模型自动生成方法，其特征在于，所述步骤3包括：

步骤3.1，打开文件操作句柄fh_tb，指向新文件tb_hbfir.v装载后续步骤打印的testbench代码，抓取RTL源文件，识别input、output信号及其位宽；

步骤3.2，打印文件头及module名称；

步骤3.3，打印input和output信号对应的reg或wire变量类型；

步骤3.4，打印initial模块，为所有reg型变量赋初值为0；

步骤3.5，打印时钟模块，产生时钟信号clk；

步骤3.6，打开文件操作句柄fh_case，指向新文件CASE0.v；打印单个测试例至新文件CASE0.v，包括随机数激励产生和复位信号rst跳变信号；

步骤3.7，打印波形保存命令至文件CASE0.v，关闭文件操作句柄fh_case；

步骤3.8，打印滤波器例化；

步骤3.9，打印仿真配置环境文件list.f和run，其中list.f为仿真文件目录，run为NCVerilog仿真运行命令；

新建目录tb，dc，formal，CASE0，将list.f，run和tb_hbfir.v移动到tb目录文件夹下，CASE0.v移动到CASE0目录下。

Images