TWI482427B - 分時降頻濾波器與分時降頻濾波方法 - Google Patents

分時降頻濾波器與分時降頻濾波方法 Download PDF

Info

Publication number
TWI482427B
TWI482427B TW099107848A TW99107848A TWI482427B TW I482427 B TWI482427 B TW I482427B TW 099107848 A TW099107848 A TW 099107848A TW 99107848 A TW99107848 A TW 99107848A TW I482427 B TWI482427 B TW I482427B
Authority
TW
Taiwan
Prior art keywords
data
filtering
double
conversion
unit
Prior art date
Application number
TW099107848A
Other languages
English (en)
Other versions
TW201134085A (en
Inventor
Kung Piao Huang
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW099107848A priority Critical patent/TWI482427B/zh
Priority to US13/028,191 priority patent/US8924450B2/en
Publication of TW201134085A publication Critical patent/TW201134085A/zh
Application granted granted Critical
Publication of TWI482427B publication Critical patent/TWI482427B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0283—Filters characterised by the filter structure
    • H03H17/0292—Time multiplexed filters; Time sharing filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/065—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer
    • H03H17/0664—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being integer where the output-delivery frequency is lower than the input sampling frequency, i.e. decimation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2218/00—Indexing scheme relating to details of digital filters
    • H03H2218/04—In-phase and quadrature [I/Q] signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H2220/00—Indexing scheme relating to structures of digital filters
    • H03H2220/04—Pipelined

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

分時降頻濾波器與分時降頻濾波方法
本發明是有關於一種分時降頻濾波器，其中降頻濾波單元的濾波與降頻的處理可以分時進行。
在訊號傳送中，有一些訊號是利用高密度的取樣點而轉換成數位方式以進行傳送。然而在接收處理的一端必須先將訊號濾波與降頻的處理後才會進行取出所傳送的資料的處理。一般而言，降頻的程度需要達到四階，即是做16倍的降頻。
圖1繪示傳統濾波與降頻的架構示意圖。參閱圖1，從頻域(frequency domain)來看，輸入訊號是以fs的頻率輸入，其藉由四個降頻濾波單元(decimation filter unit) 100做四階的降頻，其輸出訊號的頻率是fs/16。降頻濾波單元100例如是由半波段濾波器(half band filter，HBF)與丟棄單元(decimator)所組成。丟棄單元以朝下箭頭代表。換句或說，每一個降頻濾波單元100都會做fs/2的降頻取樣而四個降頻濾波單元100總共達到fs/16的降頻取樣。對於輸出而言，每一階的降頻濾波單元100會提供給下一階的降頻濾波單元100的輸入，另外也會同時輸出到分時多工器(time-division multiplexer,MUX) 102，由控制訊號104，分時選擇輸出的資料。
就實際的資料，例如在衛星通訊中，其一個資料是由實部資料(real part)與虛部資料(imaginary part)所組成，分別稱為I資料與Q資料。如果依照圖1的傳統架構，則要達到I資料與Q資料的四倍降頻就需要16個降頻濾波單元100財能達成。這種設計至少會有高成本的考量。
如何更有效進行濾波與降頻的設計是研發的方向其一。
本發明提供一種分時降頻濾波器，可以有效利用傳統方式中閒置的時間，以管線(pipeline)機制達到減少濾波與降頻單元的使用量。
本發明提出一種分時降頻濾波器，一種分時降頻濾波器，包括一個二倍降頻濾波單元，在一系統時脈下操作，接收一輸入資料串。此輸入資料串中的每一個資料包括一第一部分資料與一第二部分資料，其中於系統時脈的每一個奇數時脈週期將該第一部分資料做濾波與二倍降頻後輸出。囿，於每一個偶數時脈週期將該第二部分資料做濾波與二倍降頻後輸出。
本發明提出一種分時降頻濾波器一種分時降頻濾波器，包括一個二倍降頻濾波單元，在一系統時脈下操作，接收一輸入資料串，以2N 個時脈週期為一操作區間單元，N大於或是等於2。此二倍降頻濾波單元接收該輸入資料串且分時接收該二倍降頻濾波單元的多個回饋資料，以分配到所述2N 個時脈週期中，分時做濾波與降頻輸出。
本發明提出一種分時降頻濾波包括二個降頻濾波單元。第一降頻濾波單元在一系統時脈下操作，接收一第一階輸入資料串。第一階輸入資料串中的每一個資料包括第一部分資料與第二部分資料。於奇數時脈週期，將第一部分資料做濾波與降頻後輸出。於偶數時脈週期，將第二部分資料做濾波與降頻後輸出。第二降頻濾波單元，在系統時脈下操作以2N 個時脈週期為一操作區間單元，N大於或是等於2。第二降頻濾波單元接收該第一降頻濾波單元的輸出且分時接收該第二個降頻濾波單元的多個回饋資料，以分配到所述2N 個時脈週期中，分時做濾波與降頻輸出。
一種分時降頻濾波方法，包括利用一第一個二倍降頻濾波單元，在一系統時脈下操作，接收一第一階輸入資料串，其中該第一階輸入資料串中的每一個資料包括一第一部分資料與一第二部分資料，其中於該系統時脈的每一個奇數時脈週期將該第一部分資料做濾波與二倍降頻後輸出，於每一個偶數時脈週期將該第二部分資料做濾波與二倍降頻後輸出。利用一第二個二倍降頻濾波單元，在系統時脈下操作以2N 個時脈週期為一操作區間單元，N大於或是等於2，其中該第二個二倍降頻濾波單元接收該第一個二倍降頻濾波單元的輸出且分時接收該第二個二倍降頻濾波單元的多個回饋資料，以分配到所述2N 個時脈週期中，分時做濾波與降頻輸出。
本發明提出一種分時降頻濾波包括包括一個二倍降頻濾波單元，在一系統時脈下操作以24 個時脈週期為一操作區間單元，其中該二倍降頻濾波單元接收依輸入資料串且分時接收該二倍降頻濾波單元的多個回饋資料，以分配到所述24 個時脈週期中，分時做濾波與降頻輸出。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本發明提出對降頻濾波單元更有效利用的設計，可以減少降頻濾波單元的數量，其例如藉二個降頻濾波單元可以達到傳統方式使用八個降頻濾波單元達到16倍降頻的效果。
以下舉一些實施例來說明本發明，但是本發明不僅限於所舉的多個實施例，且所舉的多個實施例之間也可以適當結合。
就進行四階的16倍降頻操作而言，本發明一實施例提出藉由二個降頻濾波單元即可達成，實部資料與虛部資料16倍降頻的操作。圖2繪示依據本發明一實施例，一種分時降頻濾波器的電路方塊示意圖。分時降頻濾波器包括兩個二倍降頻濾波單元120、122。降頻濾波單元的電路結構會於後面更詳細描述。二倍降頻濾波單元120，在一系統時脈下操作，接收輸入資料串。輸入資料串中的每一個資料包括第一部分資料與第二部分資料。第一部分資料例如是實部資料，以I表示。第二部分資料例如是虛部資料，以Q表示。實部資料與虛部資料構成一個複數資料(complex data)。如後面會描述，於系統時脈的每一個奇數時脈週期將該第一部分資料做濾波與二倍降頻後輸出，於每一個偶數時脈週期將該第二部分資料做濾波與二倍降頻後輸出。如此二倍降頻濾波單元120對輸入資料串的實部資料與虛部資料都做降頻濾波，而後輸入到二倍降頻濾波單元122。二倍降頻濾波單元120的輸出頻率會被二倍降頻。也就是說，二倍降頻濾波單元120對實部資料與虛部資料都做了第一階降頻濾波(D1)。
於本發明，二倍降頻濾波單元122也是在系統時脈下操作以2N 個時脈週期為一操作區間單元，N大於或是等於2，而本實施例是以N=4為例。二倍降頻濾波單元122接收二倍降頻濾波單元120的資料輸出且分時接收二倍降頻濾波單元122本身的多個回饋資料，以分配到所述2N 個時脈週期中，分時做濾波與降頻輸出。也就是說，以四階的操作而言，二倍降頻濾波單元122對實部資料與虛部資料回饋循環做了第二到第四階的降頻濾波(D2-D4)。如此，例如僅用兩個二倍降頻濾波單元120、122即可達到16倍降頻的動作。
圖3繪示本發明要達到簡化二倍降頻濾波單元的操作機制示意圖。參閱圖3，本發明檢視傳統方式使用兩個二倍降頻濾波單元分別針對實部與虛部資料做率降頻，其特性如下。輸入資料串包含實部輸入資料串Iin 包含X1,X2,X3,X4,X5,....；以及虛部輸入資料串Qin 包含Q1,Q2,Q3,Q4,Q5,...，分別由一個HBF做濾波後再由一丟棄單元做降頻。於此是以先處理實部資料為例，然而依相同的方式 也可以先處理虛部資料，其依實際需要而定。
先從實部輸入資料串Iin 得時間關係來觀察，其經過半波段濾波器的濾波後得到Y1,Y2,Y3,Y4,Y5,...。接著，濾波後的資料中的偶數資料Y2,Y4,...會被都丟棄，以達到二倍降頻的效果。換句話說在處理偶數資料Y2,Y4...等的時間事實上是多餘的，其對應資料會被丟掉。而對於虛部的資料也是會與實部的資料做相同方式的降頻處理。
基於虛部資料與實部資料都會經過丟棄單元做二倍降頻的處理，本發明考慮如果將虛部的資料串延後到對應實部資料的偶數資料Y2，Y4的時間，取代成進行虛部的資料的濾波，而輸出的方式改變為依序實部與虛部的輸出。更，其不需要丟棄單元的降頻，因為在做實部與虛部交替濾波時，其就達到二倍降頻的效果。
圖4繪示依據本發明一實施例，降頻濾波單元120的操作機制示意圖。基於圖3的機制，圖4的降頻濾波單元120不需要丟棄資料，而是調整輸入資料的順序，以及輸出資料的順序即可。本發明實施例提出在第一階的降頻濾波單元120中，在進行實部資料的時候，可以將虛部輸入資料串Qin 配合實部資料所要丟棄的資料的對應時脈週期，經適當延遲後輸入到相同的降頻濾波單元120中。如此，虛部輸入資料串Qin 所要保留的奇數資料Y1,Y3,...是對應於實部輸入資料串Iin 所丟棄的偶數資料Y2,Y4...。於是降頻濾波單元120所輸出的實部輸出資料串Iout 的奇數資料Y1,Y3,Y5...相對於系統時脈是二倍降頻資料。又，降頻濾波單元120所輸出的虛部輸出資料串Qout 的奇數資料Y1,Y3,...相對於系統時脈也是二倍降頻資料，但是相對於Iout 是延後一個時脈週期。如此，第一階的二倍降頻濾波單元120可以同時處理實部資料與虛部資料，而不需要兩個二倍降頻濾波單元120分別對實部資料與虛部資料作處理。
圖5繪示依據本發明一實施例，降頻濾波單元的輸入與輸出操作機制示意圖。參閱圖5，實部與虛部的輸入方式是將虛部的資料Q1、Q3、...對應到實部資料的X2、X4...，其是屬於降頻時會被丟棄的資料。在資料輸出端，不需要傳統的丟棄單元做降頻，而是依序將奇數的資料視為實部資料I輸出，而偶數的資料視為虛部資料Q輸出。
接著描述圖2中的二倍降頻濾波單元122的操作機制。在第二階的降頻濾波單元122中，由於後續的降頻動作會空出更多可利用的時間，而允許降三次的降頻動作整合成在一個降頻濾波單元122做處理。依照相同的原則，較資料依序循環輸入，而輸出資料依照規則做選擇，以對應每一階的降頻輸出。
圖6繪示依據本發明一實施例，二倍降頻濾波單元122的操作時序示意圖。參閱圖6，由於第一階的二倍降頻濾波單元120已經做二倍降頻，因此輸入到二倍降頻濾波單元122的時脈，以D2 in Clk標示，其時序相對於系統時脈(System Clk)是二倍降頻，而輸出時脈，以D2 out Clk標示，會再度被二倍降頻，其中屬於標示x的時脈週期的資料會被丟棄。換句話說，就第二階的降頻而言，其輸出週期是22 個時脈週期。於是如前述的機制，相對於D2階的降頻，會有多出的時脈週期不會被實際使用到，因此依照圖3-5的相似機制，可以利用多出的時脈週期來做降頻處理。
二倍降頻濾波單元122本身仍是操作在系統時脈(System Clk)，其針對後續的三次的降頻動作，會涵蓋24 =16的時脈週期0-15為一個時間單元，如第四條時序所示。又，系統時脈針對第二階的D2 out Clk的時脈週期，可以用22 =4為一個次單元，如第三條時序所示。於圖6中，I實部輸出資料，Q代表虛部輸出資料。隨著I與Q的數字代表第2-4階的降頻。又，DecF No的標示是用以對應標示在二倍降頻濾波單元122循環的順序。
於本實施例，從第三條時序來看，在時脈序號0的時脈週期是用來處理與輸出I2資料。在時脈序號1的時脈週期，是用來處理與輸出Q2資料。在時脈序號3的時脈週期，是用來處理與輸出I3與Q3的資料。在時脈序號2的時脈週期，是用來處理與輸出I4與Q4的資料。
如上述實施例，其僅需要一個二倍降頻濾波單元122就可以分時處理後續的D2-D4的三次降頻。當然對要的輸出資料會依照時序回饋到二倍降頻濾波單元122，而輸出是分時輸出。
基於相同的機制，圖6的規劃也不是惟一的方式。其依照所空出的時脈週期的數量可以整合督次的降頻處理。換句或說，其可以是以2N 個時脈週期為一時間單元做多次降頻，N≧2。本實施例的N是4。表1-3是在16時脈週期下做三次降頻的順序規畫的實施例。
以下描述實際電路處理輸入的類比訊號。圖7繪示輸入到二倍降頻濾波單元的數位取樣資料。參閱圖7，類比訊號依照固定的時間隔做取樣與數位化，其中配合半波段濾波器的設計，例如一次是以P0-P10的11個數位取樣點進行濾波處理。圖8繪示對應圖7的取樣所設計的半波段濾波器(HBF)電路示意圖。參閱圖8，對應圖7的數位取樣點而設置有10個延遲器130，每一個延遲器130會延遲一個時脈週期。當輸入得數位資料依時間輸入後，藉由延遲器的作用以及三個加法器132的作用，分別得到P0+P10，p2+p8，P4+P6的三個輸出數值，其中P5的資料是單獨輸出。接著有四個乘法器134分別對P0+P10，p2+p8，P4+P6，P5乘上預定的序數h(0)-h(4)。接著，藉由一加總器136將四個數值加總的得到一個輸出資料138，代表圖5中的Y值。
圖9繪示二倍降頻濾波單元的操作電路機制示意圖。參閱圖9，配合圖5的操作機制，二倍降頻濾波單元的半波段濾波器接收實部I的資料後，虛部Q的資料經過延遲器D做延遲後，又輸入到二倍降頻濾波單元的半波段濾波器。其中虛線代表利用分時多工對加法器的輸入選擇位置。接著對半波段濾波器的輸出做選擇所要保留的資料，達到丟棄降頻的作用，但是不必需要丟棄單元做處理，這是因為奇數I與偶數Q的交替安排就能達到丟棄的效果。如此完成第一階的濾波降頻處理。
後續的三次濾波降頻處理也可以藉另一個二倍降頻濾波單元以分時的方式完成。圖10繪示二倍降頻濾波單元進行三次的濾波降頻處理的輸入與輸出機制示意圖。參閱圖10，所繪示對應I2，Q2，I3，Q3，I4，Q4的六串延遲器，在硬體上都是相同串延遲器，而僅是輸入的資料與時間點不同。I2與Q2是根據I1與Q1的輸出做第二次濾波降頻的輸入資料。I3與Q3是根據I2與Q2的輸出做第三次濾波降頻的輸入資料。I4與Q4是根據I3與Q3的輸出做第四次濾波降頻的輸入資料。
圖11繪示依據本發明實施例，在圖8中做分時操作的機制示意圖。參閱圖11，對應圖10的三對資料，其更包含六種資料I2，Q2，I3，Q3，I4，Q4的選擇，配合圖4的時序，對應於P0+P10，P2+P8，P4+P6的分別三個加法器132而言，加法器132的輸入需要做分時切換。選擇器140與選擇器144代表對應I2，Q2，I3，Q3，I4，Q4的輸入時間做分時切換，由控制單元142提供的切換訊號所控制。
圖12繪示依據本發明一實施例，選擇器的選擇機制示意圖。參閱圖12，以選擇器140的操作機制為例來說明。從圖4或是表2所示的時序關系，I2的資料會在時脈週期0，4，8，12處理。Q2的資料會在時脈週期1，5，9，13處理。I3的資料會在時脈週期3，11處理。Q3的資料會在時脈週期7，15處理。I4的資料會在時脈週期6處理。Q4的資料會在時脈週期10處理。時脈選擇訊號CLK_CNT分時選則對應的資料，使資料輸出到加法器，進行加法運算。
如此，第二個的二倍降頻濾波單元藉由分時的回饋輸入處理以及分時的輸出，利用降頻時對應資料會被丟棄的時脈週期來作下一階的濾波降頻，以達到三階的二倍降頻。如此至少以本實施例而言，可以由一般使用8個二倍降頻濾波單元達到16倍降頻的效果，減省為使用二個二倍降頻濾波單元，而也能達到16倍降頻的效果。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧降頻濾波單元
102‧‧‧分時多工器
104‧‧‧控制訊號
120‧‧‧二倍降頻濾波單元
122‧‧‧二倍降頻濾波單元
120a‧‧‧半波段濾波器
120b‧‧‧丟棄單元
130‧‧‧延遲器
132‧‧‧加法器
134‧‧‧乘法器
136‧‧‧加總器
138‧‧‧輸出資料
140、144‧‧‧選擇器
142‧‧‧控制單元
圖1繪示傳統濾波與降頻的架構示意圖。
圖2繪示依據本發明一實施例，一種分時降頻濾波器的電路方塊示意圖。
圖3-5繪示圖2中的二倍降頻濾波單元120的操作機制示意圖。
圖6繪示依據本發明一實施例，二倍降頻濾波單元122的操作時序示意圖。
圖7繪示輸入到二倍降頻濾波單元的數位取樣資料。
圖8繪示對應圖7的取樣所設計的半波段濾波器(HBF)電路示意圖。
圖9繪示二倍降頻濾波單元的操作電路機制示意圖。
圖10繪示二倍降頻濾波單元進行三次的濾波降頻處理的輸入與輸出機制示意圖。
圖11繪示依據本發明實施例，在圖8中做分時操作的機制示意圖。
圖12繪示依據本發明一實施例，選擇器的選擇機制示意圖。
120．．．二倍降頻濾波單元
122．．．二倍降頻濾波單元

Claims (10)

  1. 一種分時降頻濾波器，包括：一個二倍降頻濾波單元，在一系統時脈下操作，接收一輸入資料串，以2N 個時脈週期為一操作區間單元，N大於或是等於2，其中該二倍降頻濾波單元接收該輸入資料串且分時接收該二倍降頻濾波單元的多個回饋資料，以分配到所述2N 個時脈週期中，分時做濾波與降頻輸出，其中該二倍降頻濾波單元的N=4而得到以16個時脈週期為該操作區間單元，其中將16個時脈週期分給予序號0-15如以下的一表列，其中I代表每一個該資料的該第一部分資料，Q代表每一個該資料的該第二部分資料，I2，Q2代表第二階濾波與降頻的輸出，I3，Q3代表第三階濾波與降頻的輸出，I4，Q4代表第四階濾波與降頻的輸出，該表列是 或是 或是 。
  2. 一種分時降頻濾波器，包括：一第一個二倍降頻濾波單元，在一系統時脈下操作，接收一第一階輸入資料串，其中該第一階輸入資料串中的每一個資料包括一第一部分資料與一第二部分資料，其中於該系統時脈的每一個奇數時脈週期將該第一部分資料做濾波與二倍降頻後輸出，於每一個偶數時脈週期將該第二部分資料做濾波與二倍降頻後輸出；以及一第二個二倍降頻濾波單元，在該系統時脈下操作以2N 個時脈週期為一操作區間單元，N大於或是等於2，其中該第二個二倍降頻濾波單元接收該第一個二倍降頻濾波 單元的輸出且分時接收該第二個二倍降頻濾波單元的多個回饋資料，以分配到所述2N 個時脈週期中，分時做濾波與降頻輸出。
  3. 如申請專利範圍第2項所述之分時降頻濾波器，其中該第二個二倍降頻濾波單元的N=4而得到以16個時脈週期為該操作區間單元，其中將16個時脈週期分給予序號0-15如以下的一表列，其中I代表每一個該資料的該第一部分資料，Q代表每一個該資料的該第二部分資料，I2，Q2代表第二階濾波與降頻的輸出，I3，Q3代表第三階濾波與降頻的輸出，I4，Q4代表第四階濾波與降頻的輸出，該表列是 或是 或是 。
  4. 如申請專利範圍第2項所述之分時降頻濾波器，其中該第一部分資料與該第二部分資料分別是每一個該資料的一實部資料與一虛部資料。
  5. 如申請專利範圍第2項所述之分時降頻濾波器，其中該第二個二倍降頻濾波單元還包括一分時多工器，依預定的一時間順序，選擇該第二個二倍降頻濾波單元的輸出。
  6. 如申請專利範圍第2項所述之分時降頻濾波器，其中該第一個二倍降頻濾波單元與該第二個二倍降頻濾波單元的每一個都包括一半波段濾波器。
  7. 如申請專利範圍第2項所述之分時降頻濾波器，其中該第一個二倍降頻濾波單元完成第一階濾波與降頻後，該第二個二倍降頻濾波單元利用在該第一個二倍降頻濾波單元所空出的時脈週期，操作後續循環的三個階段的階濾波與降頻。
  8. 一種分時降頻濾波方法，包括： 利用一第一個二倍降頻濾波單元，在一系統時脈下操作，接收一第一階輸入資料串，其中該第一階輸入資料串中的每一個資料包括一第一部分資料與一第二部分資料，其中於該系統時脈的每一個奇數時脈週期將該第一部分資料做濾波與二倍降頻後輸出，於每一個偶數時脈週期將該第二部分資料做濾波與二倍降頻後輸出；以及利用一第二個二倍降頻濾波單元，在該系統時脈下操作以2N 個時脈週期為一操作區間單元，N大於或是等於2，其中該第二個二倍降頻濾波單元接收該第一個二倍降頻濾波單元的輸出且分時接收該第二個二倍降頻濾波單元的多個回饋資料，以分配到所述2N 個時脈週期中，分時做濾波與降頻輸出。
  9. 如申請專利範圍第8項所述之分時降頻濾波方法，其中設定該第二個二倍降頻濾波單元的N=4而得到以16個時脈週期為該操作區間單元，其中將16個時脈週期分給予序號0-15如以下的一表列，其中I代表每一個該資料的該第一部分資料，Q代表每一個該資料的該第二部分資料，I2，Q2代表第二階濾波與降頻的輸出，I3，Q3代表第三階濾波與降頻的輸出，I4，Q4代表第四階濾波與降頻的輸出，其中該第二個二倍降頻濾波單元依照該表列的時序進行該第二階濾波與降頻，該第三階濾波與降頻與該第四階濾波與降頻，該表列是 或是 或是 。
  10. 一種分時降頻濾波器，包括： 一個二倍降頻濾波單元，在一系統時脈下操作以24 個時脈週期為一操作區間單元，其中該二倍降頻濾波單元接收依輸入資料串且分時接收該二倍降頻濾波單元的多個回饋資料，以分配到所述24 個時脈週期中，分時做濾波與降頻輸出，其中該二倍降頻濾波單元的N=4而得到以16個時脈週期為該操作區間單元，其中將16個時脈週期分給予序號0-15如以下的一表列，其中I代表每一個該資料的該第一部分資料，Q代表每一個該資料的該第二部分資料，I2，Q2代表第二階濾波與降頻的輸出，I3，Q3代表第三階濾波與降頻的輸出，I4，Q4代表第四階濾波與降頻的輸出，該表列是 或是 或是 。
TW099107848A 2010-03-17 2010-03-17 分時降頻濾波器與分時降頻濾波方法 TWI482427B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099107848A TWI482427B (zh) 2010-03-17 2010-03-17 分時降頻濾波器與分時降頻濾波方法
US13/028,191 US8924450B2 (en) 2010-03-17 2011-02-15 Time-division decimation filter bank and time-division decimation filtering method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099107848A TWI482427B (zh) 2010-03-17 2010-03-17 分時降頻濾波器與分時降頻濾波方法

Publications (2)

Publication Number Publication Date
TW201134085A TW201134085A (en) 2011-10-01
TWI482427B true TWI482427B (zh) 2015-04-21

Family

ID=44648072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099107848A TWI482427B (zh) 2010-03-17 2010-03-17 分時降頻濾波器與分時降頻濾波方法

Country Status (2)

Country Link
US (1) US8924450B2 (zh)
TW (1) TWI482427B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673780B2 (en) * 2012-06-08 2017-06-06 Nec Corporation Multi-stage filter processing device and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493581A (en) * 1992-08-14 1996-02-20 Harris Corporation Digital down converter and method
US5515402A (en) * 1992-08-14 1996-05-07 Harris Corporation Quadrature filter with real conversion
US6532273B1 (en) * 1998-11-19 2003-03-11 Agere Systems Inc. Efficient polyphase decimation filter
US20060049969A1 (en) * 2004-09-09 2006-03-09 Lee Sean Y Method and system for time sharing N consecutive half-band decimating-by-2-filters using a single filter
US20080152050A1 (en) * 2006-12-20 2008-06-26 Katsumi Watanabe Radio Communication Device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157395A (en) * 1991-03-04 1992-10-20 Crystal Semiconductor Corporation Variable decimation architecture for a delta-sigma analog-to-digital converter
US5872480A (en) * 1997-09-23 1999-02-16 Industrial Technology Research Institute Programmable down-sampler having plural decimators and modulator using same
US6470365B1 (en) * 1999-08-23 2002-10-22 Motorola, Inc. Method and architecture for complex datapath decimation and channel filtering
KR100454483B1 (ko) 2002-03-04 2004-10-28 삼성전자주식회사 아이/큐 복조장치 및 그의 아이/큐 신호생성방법
CN101674067B (zh) 2006-09-18 2012-05-23 晨星半导体股份有限公司 降频装置和使用该降频装置的声音讯号处理系统
ATE492939T1 (de) 2007-06-04 2011-01-15 Nxp Bv Schaltung zur verarbeitung digitaler signale und entsprechendes verfahren mit bandauswahl

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5493581A (en) * 1992-08-14 1996-02-20 Harris Corporation Digital down converter and method
US5515402A (en) * 1992-08-14 1996-05-07 Harris Corporation Quadrature filter with real conversion
US5617344A (en) * 1992-08-14 1997-04-01 Harris Corp. Fixed coefficient high decimation filter
US5633815A (en) * 1992-08-14 1997-05-27 Harris Corp. Formatter
US6532273B1 (en) * 1998-11-19 2003-03-11 Agere Systems Inc. Efficient polyphase decimation filter
US20060049969A1 (en) * 2004-09-09 2006-03-09 Lee Sean Y Method and system for time sharing N consecutive half-band decimating-by-2-filters using a single filter
US20080152050A1 (en) * 2006-12-20 2008-06-26 Katsumi Watanabe Radio Communication Device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Brandt, B.P.; Wooley, B.A., "A low-power, area-efficient digital filter for decimation and interpolation," Solid-State Circuits, IEEE Journal of , vol.29, no.6, pp.679,687, Jun 1994. *

Also Published As

Publication number Publication date
US8924450B2 (en) 2014-12-30
TW201134085A (en) 2011-10-01
US20110231466A1 (en) 2011-09-22

Similar Documents

Publication Publication Date Title
US5696708A (en) Digital filter with decimated frequency response
US6041339A (en) Efficient decimation filtering
US20020198913A1 (en) Parallel decimator adaptive filter and method for all-rate gigabit-per-second modems
JPH08250980A (ja) Ｆｉｒフィルタのアーキテクチャー
US20070046507A1 (en) Sampling rate converting method and circuit
JP2005124155A (ja) 有理数因子によってデジタル信号のデシメーションを可能にするフィルタ
JPH0828649B2 (ja) ディジタルフィルタ
WO2001065692A1 (en) Apparatus for splitting the frequency band of an input signal
JP6364077B2 (ja) デジタルフィルタ
AU724637B2 (en) Decimation method and decimation filter
TWI482427B (zh) 分時降頻濾波器與分時降頻濾波方法
JPH0983299A (ja) 櫛型フィルタとそれを用いた送受信装置
EP2418773A1 (en) Glitch-free switchable FIR-filter
JP2929807B2 (ja) ディジタルフィルタ
US20050276350A1 (en) Signal processing architecture for modulation and interpolation
JP2003158445A (ja) Ｎ次デジタルｆｉｒフィルタ及びフィルタリング方法
JPH0834406B2 (ja) 入力加重形トランスバーサルフィルタ
KR100905153B1 (ko) 디지털 업다운 컨버터용 필터, 인터폴레이션 필터, 및데시메이션 필터
US7472150B2 (en) Method and system for time sharing N consecutive half-band decimating-by-2-filters using a single filter
JPH0590897A (ja) オーバーサンプリングフイルタ回路
JP3720137B2 (ja) 離散型フィルタ
JPH0998069A (ja) Ｆｉｒ型ディジタルフィルタ
JP2007267204A (ja) フィルタ装置
JP3258938B2 (ja) デシメーションフィルタ
JP2628506B2 (ja) ディジタルフィルタ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees