CN101682297B - 包含频带选择的数字信号处理电路和方法 - Google Patents
包含频带选择的数字信号处理电路和方法 Download PDFInfo
- Publication number
- CN101682297B CN101682297B CN2008800187241A CN200880018724A CN101682297B CN 101682297 B CN101682297 B CN 101682297B CN 2008800187241 A CN2008800187241 A CN 2008800187241A CN 200880018724 A CN200880018724 A CN 200880018724A CN 101682297 B CN101682297 B CN 101682297B
- Authority
- CN
- China
- Prior art keywords
- branch road
- fir filter
- sub
- sub sampling
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H2017/0247—Parallel structures using a slower clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2218/00—Indexing scheme relating to details of digital filters
- H03H2218/04—In-phase and quadrature [I/Q] signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
数字信号处理电路包括频带选择器(14),用于从数字采样输入信号的频谱中选择至少一个子频带。频带选择器(14)包括对应于各个相位的多个处理支路以及用于将来自多个支路的支路信号进行相加的加法器(28a、28b)。每个支路都包括子采样器(20a、20b),用于对与支路对应的相位处的输入信号的采样值进行子采样;具有第一FIR滤波器(32、34)和第二FIR滤波器(36、38)的滤波器(24a、24b),该第一FIR滤波器交替施加到来自子采样器(20a、20b)的偶数采样组和奇数采样组,并且在第一FIR滤波器分别施加到偶数组和奇数组时,该第二FIR滤波器施加到来自子采样器(20a、20b)的其他奇数采样组和偶数采样组。根据作为采样位置的函数周期地变化并且取决于支路所使用的相位的改变组合模式,将来自第一FIR滤波器(24a)和第二FIR滤波器(24b)的输出采样相结合以形成支路的支路信号。
Description
技术领域
本发明涉及数字信号处理装置和方法。一个实施例涉及用于从接收信号的多个通道中选择通道的数字信号装置。
背景技术
美国专利申请No 2002/0048325描述了具有数字下变频的通道选择电路。模拟通道选择电路中已知的下变频涉及将输入信号与本振信号进行倍乘并且滤掉中间频率信号。美国专利申请No2002/0048325描述了这一处理的数字形式,其中通过与数字本振信号的正交分量数字倍乘来对数字信号进行下变频。下变频信号的实部和虚部通过具有相同低通滤波器响应的数字滤波器。该文献指出,由于数字本振信号的舍入误差,这类数字处理受到寄生信号的影响。
作为解决方案,该文献提出使用插入到混频器前端中的附加的下变频级。附加的下变频级将中间频率(IF)向下混频并且使用带通滤波器来滤掉中间频率的下变频信号的实部和虚部。附加的下变频级仅使用出现最小舍入误差的频率处的本振信号。
为此,该文献指出,通过计算行进相位值并且使用该相位值在查找存储器中查找正弦和余弦值来产生本振信号。选择混频到IF频带的允许频率,使得行进相位值的步长为查找存储器中的正弦值和余弦值之间的相位步长的倍数。这减小了舍入误差,但是无法将本机振荡器调谐到任意通道频率。使用下变频级之后的末级混频器的本机振荡器实现准确调谐。该混频器的本振信号还可以用来设置下变频级的带通滤波器的频带位置。这种方法减小了功耗,这是因为带通滤波器之后的电路工作在子采样频率。
期望以极高的采样率来执行数字信号处理。例如,为了替代射频接收机(如电视接收机)所执行的模拟信号处理,会期望以采集到包含全部可接收通道的整个传输频带的采样率来执行数字处理。然而,这将意味着可能需要每秒109个采样或更多的采样频率。
数字信号处理能够处理的采样率受到执行所需操作的数字信号处理电路的能力的限制。在低采样率下,可以使用单个可编程信号处理器以时间复用方式执行不同部分的处理操作。然而,以此方式,由于处理操作变得更复杂,所以最大采样率日益受到限制。可以并行使用不同的部件执行各个部分的处理操作来实现最大采样率。然而,并行部件的使用增加了电路成本。而且,能执行这种操作的数字信号处理电路易于消耗大量功率。
发明内容
其中,本发明的目的在于实现一种包括频带选择器的电路,其中执行频带选择所需的计算量很小。
另一目的在于实现一种包括频带选择器的多通道接收机,其中执行频带选择所需的计算量很小。
根据一个方面,提供了一种数字信号处理电路。在许多处理支路中实现混频和滤波,这些支路周期地使用改变组合模式来把不同FIR滤波器的输出组合到每个支路的输出信号。FIR滤波器被施加到子采样值的彼此互补的子集。该方法暗示出,仅对于具有所选频带频率的频带执行频带选择,如以采样频率的八分之一频率为中心的频带。以此方式,减小了计算量。可以使用链接到采样频率的其他偶数部分的频带。
例如通过交替形成第一FIR滤波器的支路输出信号和第二FIR滤波器的输出信号的实部可以执行来自一个处理支路中的FIR滤波器的输出信号的组合。在其他支路中,例如通过从FIR滤波器的输出的和以及差形成实部和虚部可以执行来自FIR滤波器的输出信号的组合。
在一个实施例中,该电路包括滤波器前端的可选择反向器,其根据模式来操作,在该模式中每次两个连续采样被反向,而随后接下来的两个采样没有被反向。通过在该位置使用反向器,可以减小所需计算量。
在一个实施例中,多个数字通道选择可以并行施加到频带选择器的输出信号。因此,可以使用频带选择器使得多个通道的同步数字接收变得可行。
在一个实施例中,该电路中的滤波器具有使得电路的子频带重叠的系数。这使得更容易对子频带边沿处的通道进行解码。
附图说明
利用以下附图,从示例实施例的描述中这些和其他目的和有利方面将变得明显:
图1示出了接收机电路。
图2示出了数字多频带选择器。
图3和图3a示出了滤波器。
图4示出了组合器。
图5示出了具有组合器的滤波器。
具体实施方式
图1示出了接收机电路,其包括输入端10、模数转换电路12、多频带选择器14以及其他处理电路16。输入端10可以选择性地经由前置放大器(未示出)或者其他模拟预处理电路耦接到天线(未示出)、耦接到光学检测器、或任何其他信号检测器。输入端10耦接到模数转换电路12的输入端。模数转换电路12的输出端耦接到多频带选择器14的输入端。多频带选择器14的输出端耦合到各个其他处理电路16。尽管示出了具有两个其他处理电路16的双路频带分离,但是应当理解,可以使用具有大于2的n个其他处理电路16的n路分离。
在操作中,模数转换电路12生成代表来自输入端10的输入信号的数字采样值数据流的数据。作为示例,采样频率可以是每秒2千兆采样,每一个都数字化为10比特数。多频带选择器14生成代表数据流的各个频带的信号。
这种电路例如可以用来对来自频率通道的信号进行解码或者并行地对多个这样的信号进行解码。在此情况下,每个其他处理电路16可以配置成一个或多个数字可调谐电路来选择通道。其他处理电路16可以耦接到后端装置(未示出),如显示装置、记录器、声音再现装置等,用于记录、显示、再现经过解码的信号。其他处理电路16还可以包括如多频带选择器14之类的其他多频带选择器。
图2示出了数字多频带选择器。多频带选择器包括第一子采样器20a和第二子采样器20b、相位位置指示器21、第一反向器22a和第二反向器22b、第一多路复用器23a和第二多路复用器23b、第一滤波器24a和第二滤波器24b、第一组合器26a和第二组合器26b、以及第一加法电路28a和第二加法电路28b。可以耦接到模数转换电路12(未示出)的输出端的数字多频带选择器的输入端被分别耦接到第一子采样器20a和第二子采样器20b的输入端。第一子采样器20a和第二子采样器20b的输出端每一个直接并且经由各个反向器22a和22b被耦接到第一多路复用器23a和第二多路复用器23b的输入端。第一多路复用器23a和第二多路复用器23b的输出端被耦接到第一滤波器24a和第二滤波器24b。第一滤波器24a和第二滤波器24b每一个都具有两个输出端。第一滤波器24a的输出端被耦接到第一组合器26a的输入端。第二滤波器24b的输出端耦接到第二组合器26b的输入端。相位位置指示器21的输出端被耦接到第二组合器26b的控制输入端。第一组合器26a和第二组合器26b的输出端被耦接到第一加法电路28a和第二加法电路28b的输入端。第一加法电路28a和第二加法电路28b的输出端被耦接到其他处理电路(未示出)。
在操作中,代表数字采样值的数据将基本采样频率Fs提供到数字多频带选择器。采样值的一半(偶数采样时间点的那些采样值)由第一子采样器20a传送。采样值的另一半(奇数采样时间点的那些采样值)由第二子采样器20b传送。第一子采样器20a和第二子采样器20b以基本采样频率的一半Fs/2传送采样。从形式上看,第一子采样器20a和第二子采样器20b可以被认为是相同的电路,除了在第二子采样器20b的前面有延迟元件,该延迟元件将采样延迟了基本采样频 率Fs的一个周期,尽管时钟滤波当然可以实现相同的效果。
相位位置指示器21根据周期模式(1,-1,-1,1)控制第一多路复用器23a选择性地传递反向和非反向采样值,其中子采样频率的每个第四周期中的采样值没有被反向,接下来的两个采样值被反向,而随后的采样值没有被反向。因此,如果来自子采样器20a的输出采样值被称作指示子采样的采样频率的周期的指标的函数U(使得U(0)为第一周期的采样值,U(1)为下一个周期的采样值并以此类推),第一多路复用器23a的输出信号被称为指标的函数X,于是
X(4*m)=U(4*m),
X(4*m+1)=-U(4*m+1)
X(4*m+2)=-U(4*m+2)以及
X(4*m+3)=U(4*m+3)。
相位位置指示器21根据相同模式控制第二反向器22b。
图3示出了第一滤波器24a的实施例。第一滤波器具有共用抽头电路30的链路的一对FIR滤波器的形式。第一FIR滤波器包括第一系数乘法器32和第一加法器34。第二FIR滤波器包括第二系数乘法器36和第二加法器38。抽头电路30在链路奇数位置处的输出端耦接到第一系数乘法器32的输入端。第一系数乘法器32的输出端耦接到第一加法器34的输入端。抽头电路30在链路偶数位置处的输出端耦接到第二系数乘法器36的输入端。第二系数乘法器36的输出端耦接到第二加法器38的输入端。因此,第一滤波器24a被配置成计算滤波器系数He(m)、Ho(m)与来自采样滑动窗的选择性反向采样值X的乘积的两者之和。滤波器系数He(m)、Ho(m)仅对于指标值“m”的有限范围是非零的,系数乘法器32、36仅被提供用于这些指标值。以指标为“n”的采样周期的滤波器的两个输出Y1(n)、Y2(n)为
乘积对应于系数乘法器32、36的运算。对其求和的m值的数量(即He(m)和Ho(m)有效为0以外的范围以及抽头电路链路的长度)取决于所使用的滤波器。第二滤波器24b具有与第一滤波器24a相似 的结构。尽管示出了对于每个FIR滤波器具有三个抽头和相应的乘法电路的示例,应当理解,这仅仅是示例,对于FIR滤波器可以使用更多或更少数量的抽头。两个FIR滤波器的抽头数量也不需要相同。因此,施加到第一FIR滤波器的一组子采样值可以与以一个子采样周期延迟施加到第二FIR滤波器的另一组子采样值相同,或者这组与另一组可以不同,包括一些重叠的子采样值以及没有在其他组中出现的子采样值。
图3a示出了第一滤波器24a或第二滤波器24b的替代实施例,其中具有不同系数He(m)或Ho(m)的单个信号值X的相乘同时在乘法电路300中执行。使用执行具有不同系数的单个采样值的相乘的乘法电路具有以下优点:可以使用系数之间的相似性来减小所需计算量。因此,例如,针对具有不同完整系数H(i)、H(j)的乘积H(i)*X、H(j)*X的计算中的乘积f*X的多次使用,不同系数H(i)=f+fi和H(j)=f+fj的相同部分f可以与采样值X相乘一次。乘法电路300的输出端耦接到延迟电路302和加法器,例如如果不同输出被标记为“m”,则乘法电路300在时间“n”输出乘积H(m)*X(n)。延迟电路302延迟输入到加法器304的输入信号的部分。延迟电路302确保每个乘积H(m)*X(n)根据乘法电路300进行乘积的输出m以一定延迟提供到最终的求和电路。结果,加法器304形成对H(m)*X(n-m)的针对m的求和。在该实施例中,使用两个周期的连续延迟形成了中间和。在使用抽头电路、系数乘法器和加法器来使用图3所示类型的FIR滤波器时,任意一个FIR滤波器都可以由图3a所示类型的FIR滤波器来替代。
第一组合器26a被配置成将来自两个FIR滤波器的输出值Y1、Y2交替地传送到分别处在奇数周期中的第一输出端和第二输出端以及分别处在偶数周期的第二输出端和第一输出端。即,如果周期n中的第一组合器26a的输出信号被称为Z1(n)、Z2(n),则对于偶数n来说Z1(n)=Y2(n),Z2(n)=Y1(n),对于奇数n来说,Z1(n)=Y1(n),Z2(n)=Y2(n)。
图4示出了第二组合器26b的实施例。第二组合器包括加法器 40和减法器42、反向器44和多路复用器46。加法器40的输入端耦接到第二滤波器(未示出)的两个输出端Y1’和Y2’,且加法器40的输出端耦接到第二组合器26b的第一输出端,用于输出求和值Y1’(n)+Y2’(n)。减法器42的输入端类似地耦接到第二滤波器(未示出)的两个输出端。减法器42的输出端耦接到多路复用器46的第一输入端以及反向器44的输入端,该反向器的输出端耦接到多路复用器46的第二输入端。减法器42被配置用于不同的值Y2’(n)-Y1’(n)。在偶数周期(n为偶数)中,多路复用器46传递来自第二滤波器的输出值Y1’(n)和Y2’(n)之差Y2’(n)-Y1’(n),而在奇数周期中,多路复用器46传递输出值的反向Y1’(n)-Y2’(n)。
第一加法电路28a将第一组合器26a和第二组合器26b的第一输出端产生的值相加,并且将第一组合器26a和第二组合器26b的第二输出端产生的值相加。所得结果形成代表第一子频带的信号的实部和虚部。第二加法电路28b从第二组合器26b的第一输出端产生的值中减去第一组合器26a的第一输出端产生的值,并且从第一组合器26a的第二输出端产生的值中减去第二组合器26b的第二输出端产生的值。所得结果形成代表第二子频带的信号的实部和虚部。
注意,如果每次仅需要一个频带,那么可以由单个频带选择器替代多频带选择器。可以通过省略加法电路28a、28b中的一个来实现单个频带选择器。通过在加法电路与减法电路(即第一和第二加法电路28a、28b的操作)之间进行切换,可以把单个频带选择器做成可调节的。
下面可以说明图2的多频带选择器的频带分离效果。以Fs采样频率采样的数字采样值S(k)的数据流可以被认为代表从-Fs/2到Fs/2频带的频谱分量。为了选择子频带,采样值S(k)可以与复信号exp{-jwk}相乘,其中w代表频率(或者等效的相位增量),并且随后使用具有系数H(m)的有限脉冲响应滤波器进行低通滤波,其后可以对经过滤波的信号进行子采样。
这种相乘、滤波器子采样操作可以在两个并行支路中实现,每个支路工作在采样频率的一半频率上,每个支路用于输入信号中两个 采样的连续周期中的各个相位,即,分别用于k的偶数值和奇数值。两个支路具有输入信号Xa(n)、Xb(n),其中在第一支路Xa(n)=S(2*n),在第二支路中Xb(n)=S(s*n+1)。对输入信号的相乘和滤波将根据下式产生信号Za、Zb
这里,滤波器系数Ha、Hb是分别来自低通滤波器偶数和奇数相位位置的系数H。对信号S的相乘、滤波和子采样的结果可以通过相加Za(n)+Zb(n)来重建。而且,注意,对于频率w计算的Za和Zb可以容易地用来获得对于频率w’=w+pi,w’=2*pi-w和w’=pi-w的类似结果。由2*pi-w来替代w得到Za和Zb复共轭。由此,对于w计算的Za和Zb的这些共轭之和对应于与该频率进行混频、滤波和以w’=2*pi-w进行子采样的结果。类似地,用w’=w+pi来替代w仅影响因子exp{-jw}。因此,从Za-Zb可以得到与具有频率w’=w+pi的本振信号进行相乘、对信号S进行滤波和子采样的结果。得到共轭的差对应于使用频率w’-pi=w。
尽管输入信号值Xa、Xb以及滤波器系数H(m)是实数,指数exp{-j2w(n-m)}将有必要使用实部和虚部。结果,求和操作真正包括各自的实部和虚部两个求和操作。类似地,相乘操作包括计算实部和虚部的多个相乘计算。
然而,在选择pi/4的特殊频率w时,指数exp{-j2w(n-m)}仅取值1,-j,-1,j。这意味着乘积Xa(n-m)*exp{-j2w(n-m)}的一半的虚部为0,另一半的实部为0。因此,可以省略与包含这些为0的真实滤波器系数Ha(m)、Hb(m)的相乘操作。而且,由于与指数exp{-j2w(n-m)}的相乘仅包含与1或-1的相乘,所以它们可以由可选择的反向运算来替代。
这可以通过有选择地使用反向器22a实现与exp{-j2w(n-m)}相乘来应用。而且,通过每次仅用反向或非反向信号值Xa的一部分乘以针对所选m值的滤波器系数Ha(m)的一部分来计算Za的实部,可以将这种方式应用在第一滤波器24a中。类似地,信号值Xa的其他 部分可以与针对其他m值的滤波器系数Ha(m)的其他部分相乘来计算虚部。如能够理解的那样,这显著地减小了所需计算量。
滤波器系数Ha(m)的各个部分针对m的偶数值和奇数值而改变作用。在偶数周期中,使用滤波器系数Ha(m)的第一部分来计算输出值的实部,在奇数周期中,使用滤波器系数Ha(m)的余下的第二部分来计算输出值Za的实部。相反,在奇数和偶数周期中分别使用系数的第一部分和第二部分来计算虚部。在第一滤波器24a的第一FIR滤波器和第二FIR滤波器中实现滤波器的第一部分和第二部分。在相位位置指示器21的控制下使用第一组合器26a来实现功能的改变。
原则上,会期望需要两个乘法器(实现为反向器)来产生乘积Xa(n-m)*exp{-j2w(n-m)}的实部和虚部。然而,注意exp{-j2w(n-m)}的值1,-j,-1,1的符号要么全为实数要么全为虚数,并且以一个采样延迟针对实部和虚部按照相同方式改变。这可以用来避免对用于获得乘积的实部和虚部的分开反向的使用并且可以用来对用于实部和虚部的抽头电路30的链路进行组合。这进一步减小了电路复杂度。为了实现此目的,相位位置指示器21使得第一多路复用器23a遵从1,-1,-1,1的反向模式,从而在相同输出端交替产生乘积的实部和虚部。
类似地,可以将稍微更复杂的理解施加到用来计算Zb的第二滤波器24b和第二组合器26b。这里,差别在于pi/4的w值的因子exp{-jw},该因子具有除以2的平方根的1,-1,j,-j复数值。通过事先将原始滤波器系数Hb除以平方根来把滤波器系数Hb修改为修改后的系数Hb’,可以消除除以平方根的需要。可以选择在这种修改中的舍入误差以将所得到的寄生信号最小化。
这就剩下由第二组合器26b实现的因子1+j的相乘,以及偶数和奇数相位位置处信号实部和虚部功能的改变。注意,这仅仅包含与相位相关反向结合的加法和减法运算。这减小了所需的计算量。
所选择的pi/4的特殊频率对应于采样频率Fs的八分之一的频率。因此,多频带选择器实现了在以采样频率Fs的八分之一的频率为中心的频带中选择信号分量的滤波器。如所指出的那样,共轭之差对应于使用本振频率w’=pi-w,即3pi/4。因此,第二加法电路28b 在以采样频率Fs的八分之三的频率为中心的频带中选择信号分量。
在一个实施例中,导出滤波器24a、24b的滤波器系数,使得它们对应于具有一通带的低通滤波器,该通带超过了采样频率Fs的八分之一频率至少传输通道的通道宽度那么多,配置其他处理电路16来对传输通道进行解码。频率扩展小于采样频率Fs的八分之一,从而总带宽小于Fs/4。这有可能不会损失信息,这是因为采样频率Fs的八分之一的频率带宽仍然满足奈奎斯特采样理论。由于使用了扩展频带,在第一加法电路28a和第二加法电路28b输出的子频带之间存在重叠。在该重叠位于频带之间的边界时,防止了通道变成不可解码的通道。
尽管描述了特殊实施例,但是应当注意,各种变型实施例可以被认为实现了相似的结果。例如,如果在滤波器24a、24b和组合器26a、26b中进行对应的改变,可以省略反向器22a、22b和多路复用器23a、23b。
图5示出了沿着这些思路的实施例。该实施例是基于以下知识,
可以改写成exp{-j2wn}与
的乘积。
在使用频率w=pi/4(即,采样频率的八分之一)时,这对应于
Ha(m)*(-1)m/2*Xa(n-m) 对于偶数m的求和
j*Ha(m)*(-1)(m-1)/2*Xa(n-m) 对于奇数m的求和
这可以通过把子采样器20a的输出直接馈送到如图3或图3a所示的滤波器来应用,其中不同的FIR滤波器对于偶数m的系数为Ha(m)*(-1)m/2,对于奇数m的系数为Ha(m)*(-1)(m-1)/2。FIR滤波器分别产生和的实部和虚部。在该实施例中,第一组合器26a由实现了与因子exp{-j2wn}相乘的组合器来替代。修改后的组合器包括反向器50、52,用于将滤波器输出的实部与虚部反向,以及多路复用器,用于在滤波器输出的实部和虚部及其反向之间进行选择以实现与 exp{-j2wn}(作为幂n的j次幂)的相乘。
对于电路的第二支路可以使用类似实现方式,省略多频带选择器的第二反向器22b和第二多路复用器23b并且取代第二滤波器和第二组合器。在此情况下,在滤波器中再次设定2的平方根的因子,组合器实现与不同相位的(1+j)等的乘积。
如所指出的那样,通过将图5与图2和图3的结合相比较,在如图2所示在滤波器24a、24b前端执行反向减小了所需的计算量。
而且,应当注意,在多频带选择器中可以使用两个以上的支路。这是基于以下事实:对信号S进行混频和滤波,随后以因子P进行子采样的结果可以通过下面操作实现:根据Xq(m)=S(mP+q)对于不同相位q对数值Xq(m)进行子采样并且用对Tq(n’)项的相位值q的求和来改写
的结果,其中Hq(m’)=H(Pm’+q)
在具有两个以上支路的多频带选择器的实施例中,每个支路计算对于不同相位值q的Tq(n’)项。该项可以以各种组合来添加以形成不同的频带信号。
在此,频率w可以选择为w=pi/(2*P)。在此情况下,每项Tq(n)可以改写成对
[Hq(m’)m’/2]Xq(n’-m’) 对于偶数m’
以及
j[Hq(m’)(-1)(m’-1)/2]Xq(n’-m’) 对于奇数m’
进行m’求和的因子exp{-jwq-jwPn’}倍。
这些和可以利用如图5所示的滤波器来计算。因子exp{-jwPn’}可以利用该图中的组合器来实现。对于不同支路的因子exp{-jwq}可以使用乘法器来实现,这导致了比之前示例多的计算量,其中P=2。然而,当P取为2的倍数时,至少对于q=0和q=P/2的支路可以如之前所示来实现。而且,可以类似于结合图2、图3和图4所示的混频,使用具有一个反向/非反向周期1,-1,-1,1的预混频,以代替滤波器 之后与exp{-jwPn’}的乘积。
尽管在附图和先前说明中详细例证和描述了本发明,这些例证和描述应被认为是示例性或示范性而非限制性的,本发明并非限于所公开的实施例。尽管使用算术公式例证了电路的操作,但是应当理解,这些公式的确切形式不是必须的。公式及其导出式被概括成使得本领域技术人员能够重建任何适当的公式来描述和实现频带选择或频带分离,而非精确公式。
如所理解的那样,接收机电路的各种部件,如子采样器20a、20b、反向器22a、22b、多路复用器23a、抽头电路30链路、系数乘法器32、36、加法器34、38等的每一个都可以实现为单独的电路部件,通过信号导线耦接到其他部件来传输代表各个信号的数字采样值的比特位。可替代地,可以使用编程来以时分复用方式执行部件功能的信号处理器来实现两个或多个部件的组合。如所理解的那样,这种实现方式的可能性受到采样频率的限制。在最大可能的采样频率很小或没有的情况下,这样的时间复用是可行的,特别是对于乘法和加法操作来说。在较低采样频率,或者工作在子采样频率的电路部件中,更多时间复用是可行的。在通过语言描述这样的多路复用实现方式中,在对任意第二信号的采样值的操作“之时”、“同时”、“同步”执行对任意第一信号的采样值的操作,这应当指的是在第二信号的连续采样值的操作之间,或者与这些操作中的一个操作同时地对第一信号进行的操作。
在实践所要保护的发明时,本领域技术人员通过对附图、本公开和所附实施例的研究能够理解并实现对所公开的实施例的其他变型。在权利要求中,词语“包括”并不排除其他组件或步骤,并且非限定冠词“一”或“一个”并不排除复数个。单个处理器或其他单元可以实现权利要求中列举的几个条目的功能。在彼此不同的从属权利要求中列举的某些措施的唯一事实在于并不表示这些措施的组合不能用来得到优势。计算机程序可以存储/分布在适合的介质上,如与其他硬件部分一起提供的光学存储介质或固态介质,而且还可以如经由因特网或其他有线或无线通信系统采用其他形式分布。权利要求中 的任何标号不应解释为对保护范围的限制。
Claims (9)
1.一种数字信号处理电路,包括频带选择器(14),用于从数字采样输入信号的频谱中选择至少一个子频带,所述频带选择器(14)包括对应于各个相位的多个处理支路以及用于将来自处理支路的支路信号进行相加的加法器(28a、28b),至少两个处理支路包括:
子采样器(20a、20b),用于对输入信号中与支路对应的相位处的采样值进行子采样;
滤波器(24a、24b),包括第一FIR滤波器(32、34),其交替施加到来自子采样器(20a、20b)的偶数子采样位置的子采样组和奇数子采样位置的子采样组,并包括第二FIR滤波器(36、38),在第一FIR滤波器被分别施加到偶数子采样位置和奇数子采样位置的子采样组时,所述第二FIR滤波器被施加到来自子采样器(20a、20b)的奇数子采样位置和偶数子采样位置的其他子采样组;
组合器(26a、26b),用于根据作为子采样位置的函数周期性变化并且取决于支路的相位的组合模式,所述组合器将来自第一FIR滤波器(24a)和第二FIR滤波器(24b)的输出采样结合成支路的支路信号,其中,支路中第一支路的组合器(26a)被配置为形成复支路信号,其中根据支路中第一支路的第一FIR滤波器和第二FIR滤波器的输出信号交替形成复支路信号的实部,并且在分别根据第一FIR滤波器和第二FIR滤波器的输出信号形成所述实部时,根据支路中第一支路的第二FIR滤波器和第一FIR滤波器的输出信号形成复支路信号的虚部;支路中第二支路的组合器(26b)被配置成通过对支路中第二支路的第一FIR滤波器和第二FIR滤波器的输出信号进行求和和相减来形成复支路信号的实部和虚部。
2.如权利要求1所述的数字信号处理电路,包括至少一个所述支路中的可选择反向器(22a、22b、23a、23b),耦接在子采样器(20a、20b)与滤波器(24a、24b)之间,并且配置成把来自子采样器(20a、20b)的四个连续子采样值周期的带反向的第一子采样值和第四子采样值馈送到滤波器(24a、24b)并且把来自子采样器的所述周期的非反向形式的第二子采样值和第三子采样值馈送到滤波器(24a、24b)。
3.如权利要求1所述的数字信号处理电路,其中所述频带选择器(14)被配置成恰好使用两个处理支路从输入信号形成子频带信号。
4.如权利要求1所述的数字信号处理电路,包括耦接到加法器(28a、28b)输出端的多个数字通道解码器。
5.如权利要求1所述的数字信号处理电路,其中所述频带选择器(14)被配置成针对来自数字采样输入信号的频谱的各个子频带形成多个信号,所述数字信号处理电路包括耦接到用于不同子频带的频带选择器输出端的数字通道解码器,其中支路的滤波器(24a、24b)具有这样的系数,该系数使得子频带重叠的量至少等于数字通道解码器的通道宽度。
6.一种数字信号处理方法,包括从数字采样输入信号的频谱中选择至少一个子频带,所述方法包括步骤:
对输入信号各个相位的采样值进行子采样;
对于每个相位:
第一FIR滤波器对偶数子采样位置和奇数子采样位置处的子采样值组交替进行第一FIR滤波;
第二FIR滤波器在对偶数子采样位置和奇数子采样位置处的子采样值组分别施加第一FIR滤波时,对奇数子采样位置和偶数子采样位置处的其他子采样值组进行第二FIR滤波;
组合器(26a、26b)根据作为子采样位置的函数周期性变化并且取决于相位的改变组合模式,将第一FIR滤波和第二FIR滤波所产生的输出采样相结合,其中,支路中第一支路的组合器(26a)被配置为形成复支路信号,其中根据支路中第一支路的第一FIR滤波器和第二FIR滤波器的输出信号交替形成复支路信号的实部,并且在分别根据第一FIR滤波器和第二FIR滤波器的输出信号形成所述实部时,根据支路中第一支路的第二FIR滤波器和第一FIR滤波器的输出信号形成复支路信号的虚部;支路中第二支路的组合器(26b)被配置成通过对支路中第二支路的第一FIR滤波器和第二FIR滤波器的输出信号进行求和和相减来形成复支路信号的实部和虚部;以及
把从各个相位相结合的结果相加。
7.如权利要求6所述的数字信号处理方法,其中把所述第一FIR滤波和第二FIR滤波应用于通过选择性地对四个连续子采样值的连续周期的第二子采样值和第三子采样值进行反向而得到的子采样值。
8.如权利要求6所述的数字信号处理方法,包括并行地对来自相加的结果的多个通道进行解码。
9.如权利要求6所述的数字信号处理方法,包括步骤:
通过将针对各个相位采用彼此不同的方式相结合的结果进行相加,从而针对来自数字采样输入信号的频谱的各个子频带形成多个子频带信号,对来自所述子频带信号的频率通道进行解码;
使用使得所述子频带重叠的量至少等于数字通道解码器的通道宽度的系数来执行所述第一FIR滤波和第二FIR滤波。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP07109498 | 2007-06-04 | ||
EP07109498.1 | 2007-06-04 | ||
PCT/IB2008/052079 WO2008149258A2 (en) | 2007-06-04 | 2008-05-27 | Digital signal processing circuit and method comprising band selection |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101682297A CN101682297A (zh) | 2010-03-24 |
CN101682297B true CN101682297B (zh) | 2012-06-27 |
Family
ID=40094249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008800187241A Active CN101682297B (zh) | 2007-06-04 | 2008-05-27 | 包含频带选择的数字信号处理电路和方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8626808B2 (zh) |
EP (1) | EP2156549B1 (zh) |
CN (1) | CN101682297B (zh) |
AT (1) | ATE492939T1 (zh) |
DE (1) | DE602008004138D1 (zh) |
WO (1) | WO2008149258A2 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2156549B1 (en) * | 2007-06-04 | 2010-12-22 | Nxp B.V. | Digital signal processing circuit and method comprising band selection |
US8086197B2 (en) * | 2008-11-12 | 2011-12-27 | Nxp B.V. | Multi-channel receiver architecture and reception method |
EP2282220A1 (en) * | 2009-08-07 | 2011-02-09 | Nxp B.V. | Spectrum analysis |
TWI482427B (zh) | 2010-03-17 | 2015-04-21 | Novatek Microelectronics Corp | 分時降頻濾波器與分時降頻濾波方法 |
CN102201606B (zh) * | 2010-03-26 | 2014-03-12 | 联咏科技股份有限公司 | 分时降频滤波器与分时降频滤波方法 |
CN101908858B (zh) * | 2010-07-26 | 2013-03-20 | 四川九洲电器集团有限责任公司 | 一种宽带接收数字前端处理方法 |
CN101977021B (zh) * | 2010-10-22 | 2012-07-25 | 电子科技大学 | 一种多通道数字下变频装置 |
US8848847B2 (en) | 2012-04-10 | 2014-09-30 | Intel Mobile Communications GmbH | Sampling receiver with inherent mixer functionality |
CN102946229B (zh) * | 2012-10-23 | 2016-01-06 | 三维通信股份有限公司 | 一种数字下变频的实现方法 |
EP2978138B1 (en) | 2014-07-24 | 2018-10-17 | Nxp B.V. | RF receiver |
JP6863907B2 (ja) * | 2018-01-05 | 2021-04-21 | 日本電信電話株式会社 | 演算回路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5757931A (en) * | 1994-06-15 | 1998-05-26 | Sony Corporation | Signal processing apparatus and acoustic reproducing apparatus |
US6175588B1 (en) * | 1997-12-30 | 2001-01-16 | Motorola, Inc. | Communication device and method for interference suppression using adaptive equalization in a spread spectrum communication system |
CN1324522A (zh) * | 1998-08-21 | 2001-11-28 | 诺基亚移动电话有限公司 | Cdma通信系统中用于多路径传播的自适应接收机 |
CN1732659A (zh) * | 2002-12-31 | 2006-02-08 | 诺基亚公司 | 用于基于滤波器组的信号处理的方法和装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4893316A (en) * | 1985-04-04 | 1990-01-09 | Motorola, Inc. | Digital radio frequency receiver |
DE3732085A1 (de) * | 1986-03-26 | 1989-04-06 | Ant Nachrichtentech | Digitaler filterbaum |
US5375146A (en) * | 1993-05-06 | 1994-12-20 | Comsat Corporation | Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters |
CA2122652C (en) * | 1994-05-02 | 2001-02-20 | Mohammad Reza Soleymani | Half-band filter for a cellular group demultiplexer |
FI98584C (fi) * | 1995-05-05 | 1997-07-10 | Nokia Technology Gmbh | Menetelmä ja piirijärjestely vastaanotetun signaalin käsittelemiseksi |
TW302578B (en) * | 1996-04-10 | 1997-04-11 | United Microelectronics Corp | The digital filter bank structure and its application method |
JP3414604B2 (ja) | 1996-12-27 | 2003-06-09 | シャープ株式会社 | 2出力低雑音ダウンコンバータ回路 |
US5937013A (en) * | 1997-01-03 | 1999-08-10 | The Hong Kong University Of Science & Technology | Subharmonic quadrature sampling receiver and design |
US5867479A (en) * | 1997-06-27 | 1999-02-02 | Lockheed Martin Corporation | Digital multi-channel demultiplexer/multiplex (MCD/M architecture) |
GB2332822B (en) | 1997-12-23 | 2002-08-28 | Northern Telecom Ltd | Communication device having a wideband receiver and operating method therefor |
US6990060B2 (en) | 2000-02-11 | 2006-01-24 | Bae Systems | Polyphase-discrete fourier transform (DFT) sub-band definition filtering architecture |
JP2002076975A (ja) | 2000-08-17 | 2002-03-15 | Samsung Electronics Co Ltd | デジタルダウンコンバータ、及び受信機 |
JP4633902B2 (ja) | 2000-09-21 | 2011-02-16 | 三星電子株式会社 | デジタルダウンコンバータ |
JP3899966B2 (ja) * | 2002-03-14 | 2007-03-28 | 松下電器産業株式会社 | ディジタル信号受信装置 |
EP2156549B1 (en) * | 2007-06-04 | 2010-12-22 | Nxp B.V. | Digital signal processing circuit and method comprising band selection |
-
2008
- 2008-05-27 EP EP08763121A patent/EP2156549B1/en active Active
- 2008-05-27 AT AT08763121T patent/ATE492939T1/de not_active IP Right Cessation
- 2008-05-27 WO PCT/IB2008/052079 patent/WO2008149258A2/en active Application Filing
- 2008-05-27 CN CN2008800187241A patent/CN101682297B/zh active Active
- 2008-05-27 DE DE602008004138T patent/DE602008004138D1/de active Active
- 2008-05-27 US US12/600,397 patent/US8626808B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5757931A (en) * | 1994-06-15 | 1998-05-26 | Sony Corporation | Signal processing apparatus and acoustic reproducing apparatus |
US6175588B1 (en) * | 1997-12-30 | 2001-01-16 | Motorola, Inc. | Communication device and method for interference suppression using adaptive equalization in a spread spectrum communication system |
CN1324522A (zh) * | 1998-08-21 | 2001-11-28 | 诺基亚移动电话有限公司 | Cdma通信系统中用于多路径传播的自适应接收机 |
CN1732659A (zh) * | 2002-12-31 | 2006-02-08 | 诺基亚公司 | 用于基于滤波器组的信号处理的方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
EP2156549A2 (en) | 2010-02-24 |
US8626808B2 (en) | 2014-01-07 |
ATE492939T1 (de) | 2011-01-15 |
US20100174768A1 (en) | 2010-07-08 |
CN101682297A (zh) | 2010-03-24 |
EP2156549B1 (en) | 2010-12-22 |
WO2008149258A3 (en) | 2009-09-24 |
WO2008149258A2 (en) | 2008-12-11 |
DE602008004138D1 (de) | 2011-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101682297B (zh) | 包含频带选择的数字信号处理电路和方法 | |
CN101819780B (zh) | 局部复合调制的滤波器组 | |
CN107786484B (zh) | 接收机、发射机以及用于数字多子频带处理的方法 | |
CN101138214B (zh) | 用于将初始信号转换为结果信号的信号转换器和方法 | |
CN105991137A (zh) | 可变分数速率数字重采样的系统和方法 | |
EP1938457A2 (en) | Cascaded integrator comb filter with arbitrary integer decimation value and scaling for unity gain | |
EP1262019B1 (en) | Apparatus for splitting the frequency band of an input signal | |
Harris et al. | Wideband 160-channel polyphase filter bank cable TV channeliser | |
Harris et al. | Polyphase analysis filter bank down-converts unequal channel bandwidths with arbitrary center frequencies | |
JP4620047B2 (ja) | 離散コサイン変換を用いたマルチチャンネル・チューナ | |
JP4581288B2 (ja) | 復調器 | |
WO1998024189A1 (en) | Selective filtering for co-channel interference reduction | |
GB2382506A (en) | Communications receiver data processing for quadrature modulated data | |
CN101540749A (zh) | 可配置变换长度dft的前处理单元的实现方法及装置 | |
MXPA05011646A (es) | Un sintonizador de multi-canal de cancelacion de apodamiento con base en transformacion. | |
WO2012157427A1 (ja) | ディジタルフィルタ回路 | |
KR100905153B1 (ko) | 디지털 업다운 컨버터용 필터, 인터폴레이션 필터, 및데시메이션 필터 | |
Harris et al. | Cascade linear phase recursive half-band filters implement the most efficient digital down converter | |
Poučki et al. | Elliptic IIR filter sharpening implemented on FPGA | |
Harris | Selectable bandwidth filter formed from perfect reconstruction polyphase filter bank | |
Pfau et al. | Reconfigurable FPGA-based channelization using polyphase filter banks for quantum computing systems | |
Ghandour et al. | Design and implementation of polyphase fast Fourier transform channelizer | |
Elias et al. | Tree-structured IIR/FIR uniform-band and octave-band filter banks with very low-complexity analysis or synthesis filters | |
Abdul-Jabbar et al. | Efficient IIR wavelet filter banks with approximate linear-phase in pass-band | |
Garg et al. | FPGA implementation of high speed reconfigurable filter bank for multi-standard wireless communication receivers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |