CN101133301A - 与其它类型电路集成的mram器件 - Google Patents

Abstract

一种与其它电路类型(12)一起嵌入的磁随机存取存储器(MRAM)(13)。逻辑(12)，例如处理器，是特别适合与MRAM(13)一起嵌入的电路类型。通过使用既用作其它电路(12)的互连部分还用作MRAM单元(13)部分的金属层(26)，可更加有效地形成这样的嵌入。MRAM(13)都由编程线写入，编程线是交叉形成待写入单元的两个线。从而，由于将金属线(26)同时用于MRAM的编程线之一和逻辑(13)的互连线之一，因而设计得到简化。

Description

与其它类型电路集成的MRAM器件

技术领域

本发明涉及磁随机存取存储器(MRAM)，并且更具体地，涉及具有MRAM和其它电路类型的集成电路。

背景技术

磁随机存取存储器(MRAM)具有非易失性的好处同时还具有诸如DRAM和SRAM的常规随机存取存储器(RAM)的一些有价值的特性。因此，MRAM是有吸引力的，不仅作为单独的存储器，还可作为其它电路嵌入至相同的集成电路。由于利用不同于用于其它非MRAM电路的材料和工艺制造MRAM单元，所以计划在其它工艺全部完成后形成MRAM单元。

另一总是存在的问题是成本。MRAM处理的成本被加入至制造其它电路的成本。该额外的成本可降低MRAM作为嵌入式存储器的吸引力。

附图说明

本发明通过示例说明，并且不限于附图，其中相同的引用标记表示类似的元件，其中：

图1是根据本发明一个方面的具有嵌入式MRAM和其它电路的集成电路的一部分的剖面图；

图2是根据图1的集成电路的一个实现方式的集成电路的剖面图；

图3是根据图1的集成电路的第二实现方式的集成电路的剖面图；

图4是根据图1的集成电路的第三实现方式的集成电路的剖面图；

图5是根据图1的集成电路的第四实现方式的集成电路的剖面图；

图6是根据图1的集成电路的第五实现方式的集成电路的剖面图。

技术人员明白，图中的元件仅出于简明的目的而说明，并不一定按照比例绘制。例如，图中一些元件的尺度可能相对于其它元件夸大，以有助于提高对于本发明各实施例的理解。

具体实施方式

在一个方面，磁随机存取存储器(MRAM)与其它电路类型相嵌入。诸如处理器的逻辑是特别适合同MRAM一同嵌入的电路类型。通过利用作为与其它电路的互连的一部分也作为MRAM单元的一部分的金属层可更加高效地形成这样的嵌入。MRAM单元都被编程线写入。在这种用法中，编程线是两个线中的任何一个，这两个线写入位于这两个编程线交叉处的单元。由于将金属线同时用于MRAM的编程线之一和逻辑的互连线之一，因而设计得到简化。通过参考附图和下面的说明，可更好地理解这一点。

图1所示是半导体器件10，其包括半导体衬底11、逻辑部分12以及MRAM部分13。逻辑部分12包括前端14、前端14上方的栅极与互连区18、以及互连区22。MRAM部分13包括前端16、前端16上方的互连区20、以及互连区24。互连区24是形成MRAM单元的区域。这些MRAM单元没有在图1中示出。互连区22和24在其中提供了金属层26，如图1所示，该金属层对于区域22和24中的互连是有用的。金属层26包括金属部分28、30、32、34以及36。金属部分28和30全部位于逻辑部分12。金属部分34和36全部位于MRAM部分13。金属部分32在MRAM部分13和逻辑部分12中延伸。通过连续金属层的淀积，然后将该连续金属层图案化以保留金属部分，形成金属层26。如此处所使用，金属层是多个金属部分，它们在衬底上方基本相同的距离。如此处所使用，前端是形成晶体管的区域，通常表示形成源极与漏极的衬底顶部，在衬底上方形成的栅极。因此，前端14和16既形成于衬底11之中，也形成于衬底11上方。互连区域18与20由传导层形成，其具有隔离它们的介电层，互连区在形成电气连接方面是有用的，例如晶体管之间的电气连接。

在操作中，半导体器件10具有MRAM和一起操作的另一电路。该另一电路优选地是逻辑电路，例如处理器，但也可以是任何非MRAM电路，例如RF电路。逻辑电路在部分12中形成。MRAM在部分13中形成。MRAM和逻辑电路都使用金属线26。优选地，金属线26用作MRAM 24中的编程线。

图2所示是半导体器件50，其表示图1的器件的更加详细的第一实现方式。器件50包括作为图1的互连22的第一详细实施例的互连52和作为图1的互连24的第一详细实施例的互连54。互连52包括分别由孔86、90和100连接的金属部分56、60、66和76。连接52中还提供用于将金属部分76连接至互连18和前端14之一的孔108。互连52为在部分12中形成的逻辑电路提供互连。互连54包括金属部分58、62、68、70、72、74、80、82和84，孔88、92、94、96、98、99、102、104、106、110、112、114，单元互连120，磁隧道结(MTJ)116以及感应连接118。孔88、92和102分别互连金属部分58、62、68和80。孔94和98顶部堆叠，并且连接单元互连120和金属部分70。孔104连接金属部分70和金属部分82。孔110、112和114具有分别连接至金属部分80、82和84的一端。另一端连接至前端16或者互连20。孔96将单元互连120连接至MTJ 116。感应连接118将MTJ 116连接至孔99。金属部分74沿与金属部分62垂直的方向延伸。孔99将感应连接118连接至金属部分72。孔102、104和106分别将金属部分68、70和72连接至金属部分80、82和84。金属部分80、82和84对于存储器单元的形成并不是必须的。

金属部分74与金属部分62用于写入MTJ 116的状态，这两个金属部分的每一个均是编程线。金属部分74是数字线，而金属部分62是比特线。金属部分62、68、70、72和74，孔92、94、96、98、99，感应连接118，单元互连120以及MTJ 116的排列对于本领域的普通技术人员是已知的，以形成MRAM单元55。金属部分60和62包括金属层。类似地，金属部分66、68、70、72和74形成金属层。从而在图2所示的这种实现方式中，在互连52和54间共用两个金属线。这两个金属线被互连54中的MRAM单元用作编程线。金属部分74和62，并且因此金属部分60和66，相隔开形成MRAM单元所需的距离。

那么在图2所示的情况中，孔90和92间隔相同的距离。该示例中的距离可为约4000埃。金属部分60和66在许多位置由诸如孔90的孔互连。利用这些众多的孔连接，这两个金属部分实际上是高度传导性的单层，即使它们由不同的金属材料形成。为了有效地承载高电流，有时希望顶部的两个金属层是高度传导性的。在此示例中，每一金属部分60和66可小于该功能希望的那样，但是对于这两个金属部分和孔90的组合，该效果是希望的。在这种情况下，金属部分60和66的掩膜图案可以相同。金属部分76通常将是最后较薄的金属层，并将为例如约3250埃，而金属部分可为例如8400埃。金属部分60和66可分别为5150埃和3250埃，其和为上面两层所希望的8400埃。这可视为将倒数第二层分为两层，它们在逻辑前端14上方基本相连，并且将MRAM单元置于这两层之间，并且利用这两层作为MRAM前端16上方的编程线。这确实增加了总高度，但没有在金属部分形成后加入MRAM增加得那么多。另一益处是可将MRAM增加至现有的逻辑设计，而仅需通过分离各个厚金属层的第一个(最靠近衬底)并且通过孔连接两个片段修改逻辑侧。分离最后的金属也是可行的，但没有倒数第二金属有吸引力，因为在距衬底更远处平面性变得较差，这使得制造MRAM单元更加困难。结果是编程部分62和74的金属层在逻辑部分12和MRAM部分13中共用。

图3所示是半导体器件300，其表示图1的更加详细的第二实现方式。器件300包括作为图1的互连22的第二详细实现方式的互连302以及作为图1的互连24的第二详细实现方式的互连304。互连302包括分别通过孔326和330连接的金属部分306、310和316。孔342将金属部分316连接至互连14或前端18。互连304包括金属部分308、312、314和318，孔328、332、334、336、338、340、344、346和348，MTJ 350，单元互连351以及感应连接352。孔328连接金属部分308和312。除了金属部分308和312以及孔328之外，图3中针对互连304标识的元件具有在图2中以相同方式连接的类似元件，以形成MRAM单元305，这对于本领域的普通技术人员是已知的。金属部分316、318、320和322形成金属层，因此MRAM单元305使用相同的金属线用作数字线，如同互连302在执行其互连功能时进行连接那样。在这种情况下，比特线，金属部分314，形成于金属部分312之下。部分310和312形成第一厚金属层。从而，MRAM单元305使用最后厚金属层和第一厚金属层间的空间，同时使用最后厚金属层作为编程线。这在需要对现有的逻辑设计进行最少改变时特别有优势，因为仅需要较长的孔。

图4所示是半导体器件400，其表示图1的器件的更加详细的第三实现方式。器件400包括作为图1的互连22的第三详细实现方式的互连401以及作为图1的互连24的第三详细实现方式的互连402。互连401包括金属部分403、406、410和414以及孔424、428、432和444。孔424、428和432分别互连金属部分403、406、414。互连401与图3的互连302相同，除了第一厚金属层406和最后厚金属层410之间的金属部分插入，以在长孔330的位置形成短孔428和432。互连402包括金属部分404、408、412和416，孔426、430、434、436、438、440、442、446、448和450，单元互连451、感应连接454以及MTJ 452。互连402与互连304的不同之处仅在于在第一厚金属层、金属部分408与比特线、金属部分402间存在孔430。孔430用于提供比特线412，与上面的导体层408和404之间的直接连接。参考图3，比特线314与上层互连312和308之间的连接存在，通过替换路径通孔312、互连318/316，并且向上达到302。

图5所示是半导体器件500，其表示图1的器件的更加详细的第四实现方式。器件500包括作为图1的互连22的第四详细实现方式的互连502以及作为图1的互连24的第四详细实现方式的互连504。互连502包括金属部分506、510、514和518以及孔528、532、536和552。孔528、532和536分别互连金属部分506、510、514和518。孔552将金属部分518连接至互连18或前端14。金属部分514和518是相对最为薄的两个互连层。这些层将优选地由低k电介质分隔，但是它们比正常时相隔更大的距离，因此降低了对于低k的需求。互连504包括金属部分508、512、516和520，孔530、534、538、540、546、548、550、554、556和558，单元互连561以及感应连接560以及MTJ562。类似的元件如图2所示进行连接，以形成MRAM单元505。在这种情况下，MRAM单元505在相对最薄的两个金属层之间和最厚的两个金属层之下形成。金属部分516和514形成逻辑与MRAM单元共用的一个金属线，并且金属部分518、520、522、524和526形成逻辑与MRAM单元共用的第二金属线。由于金属线之间MRAM单元505的插入，这些金属线必须被进一步分离，这允许使用与MRAM单元的材料更为兼容的低温电介质。

图6所示的是半导体器件600，其表示图1的器件的更加详细的第五实现方式。器件600包括作为图1的互连22的第五详细实现方式的互连602和作为图1的互连24的第五详细实现方式的互连604。互连602包括金属部分606、610、614和618以及孔628、632、614、636和648。孔628、632和636分别互连金属部分606、610、614和618。孔648将金属部分618连接至互连18或者前端14。互连604包括金属部分608、612、616和620，孔630、634、638、640、642、644、646、650、652和654，单元互连655，MTJ 657以及感应连接658。类似的元件如图2所示进行连接，以形成MRAM单元605。金属部分616和614形成逻辑和MRAM间共用的金属层。金属部分618、620、622、624和626也是如此。在这种情况下，金属部分612和614由大尺寸的孔632连接。孔632的宽度能够大于诸如孔628的孔的宽度，因为孔632连接没有精密几何尺寸要求的层。

在前面的说明中，已经参考特定实施例说明了本发明。然而，本领域的普通技术人员明白，在不超过权利要求阐释的本发明范围的情况下，可进行各种修改和变化。例如，金属层可为复合金属，其中一些可以不是金属。掺杂硅常常用作导体。编程线被说明为正交，但是它们可彼此处于一些其它角度。作为另一示例，非MRAM电路被说明为逻辑电路，但是也可为其它类型，例如模拟电路。相应地，说明书与附图被视为解释意义而不是限制意义，并且所有这些修改被包括在本发明范围之内。

上面对于特定实施例说明了益处、其它优势和问题的解决方案。然而，这些益处、优势、问题的解决方案以及使任何益处、优势或解决方案出现或显得更加明显的任何要素将不被视为任何或所有权利要求的关键的、必需的或本质的特征。如此处所使用，术语“包括”或其另外的变形，目的是涵盖非排它性的内容，使得包括一系列要素的过程、方法、物品或装置不仅包括这些要素，而且包括没有明确列出的或这些过程、方法、物品或装置固有的要素。

Claims (28)

1.一种半导体器件，包括：

半导体衬底，具有用于MRAM的第一部分和用于第一电路类型的第二部分，其中所述第一电路类型不同于MRAM；

用于所述MRAM的第一前端电路，处于所述衬底中所述第一部分上方；

用于所述第一电路类型的第二前端电路，处于所述衬底的所述第二部分之中；

所述第一前端电路上方的MRAM单元，其中所述MRAM单元使用第一金属层用作第一编程线；以及

所述第二前端电路上方的金属互连，其中所述金属互连使用所述第一金属层提供用于所述第一电路类型的互连。

2.权利要求1所述的半导体器件，其中所述MRAM单元的特征进一步在于使用第二金属层用作第二编程线，并且所述金属互连的特征进一步在于使用所述第二金属层提供用于所述第一电路类型的互连。

3.权利要求2所述的半导体器件，进一步包括所述第一与第二金属层上方的第三金属层以及所述第三金属层上方的第四金属层，其中所述第三和第四金属层均厚于所述第一和第二金属层。

4.权利要求3所述的半导体器件，其中所述第三和第四金属层具有基本相同的厚度。

5.权利要求4所述的半导体器件，其中所述第一金属层的一部分用作数字线。

6.权利要求5所述的半导体器件，其中所述第二金属线的一部分用于比特线。

7.权利要求4所述的半导体器件，其中所述第三和第四层相隔第一距离，所述第二和第三层相隔第二距离，其中所述第二距离大于所述第一距离。

8.权利要求4所述的半导体器件，其中所述第三和第四层相隔第一距离，所述第二和第三层相隔第二距离，其中所述第二距离基本上等于所述第一距离。

9.权利要求3所述的半导体器件，其中所述第四层厚于所述第三层。

10.权利要求9所述的半导体器件，其中所述第三和第四金属层由第一宽度的孔连接，所述第三和第二金属层由大于所述第一宽度的第二宽度的孔连接。

11.权利要求1所述的半导体器件，进一步包括：

第三金属层，其具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，其中所述第三金属层的第一部分紧接着位于所述第二金属层的上方，所述第三金属层的第二部分紧接着位于所述第三金属层的上方。

12.权利要求1所述的半导体器件，其中所述MRAM使用所述第二金属层用作第二编程线。

13.权利要求1所述的半导体器件，进一步包括所述第二金属层上方的第三金属层，其中所述第三金属层具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，其中所述第二部分基本上与所述第二层相连，并且通过多个孔连接至所述第二层。

14.权利要求13所述的半导体器件，其中所述MRAM单元使用所述第二金属层用作第二编程线。

15.一种半导体器件，包括：

半导体衬底，其具有用于MRAM的第一部分和用于不同于MRAM的类型的电路的第二部分；以及

第一金属层，其具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，其中所述第一金属层的所述第一部分被用作用于所述MRAM的第一编程线，并且所述第一金属层的所述第二部分被用作互连所述电路。

16.权利要求15所述的半导体器件，进一步包括所述第一金属层上方的第二金属层，其具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，其中所述第二金属层的第一部分用作所述MRAM的第二编程线，并且所述第二金属层的第二部分用于互连所述电路。

17.权利要求16所述的半导体器件，进一步包括第三金属层，该第三金属层具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，其中

所述第三金属层的第二部分通过具有第一长度的第一孔连接至所述第二层的第二部分；

所述第二金属层的第二部分通过具有大于所述第一长度的第二长度的第二孔连接至所述第一金属层的第二部分。

18.权利要求17所述的半导体器件，其中所述第三金属层是所述半导体器件的最后金属层。

19.权利要求17所述的半导体器件，其中所述第二和第三金属层的第二部分基本相连。

20.权利要求17所述的半导体器件，进一步包括所述第三金属层上方的第四金属层，其具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分。

21.权利要求20所述的半导体器件，其中所述第四金属层具有大于所述第三金属层厚度的厚度。

22.权利要求20所述的半导体器件，其中所述第四金属层连接至所述第三金属层。

23.权利要求15所述的半导体器件，进一步包括所述衬底的所述第一部分上方的所述第一金属层上方的第二金属层，其用作所述MRAM的第二编程线。

24.权利要求23所述的半导体器件，进一步包括第三金属层，其具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，其中所述第三金属层的第一部分紧接着位于所述第二金属层的上方，并且所述第三金属层的第二部分紧接着位于所述第一金属层的上方。

25.权利要求24所述的半导体器件，进一步包括：

将所述第二金属层的第一部分连接至所述第一金属层的第一部分的第一孔，所述第一孔具有第一长度；以及

将所述第三金属层的第二部分连接至所述第一金属层的第二部分的第二孔，所述第二孔具有大于所述第一长度的第二长度。

26.一种制造半导体器件的方法；包括：

提供半导体衬底；

在所述衬底的第一部分之上和之中形成MRAM电路；

在所述衬底的第二部分之中和之上形成类型不同于MRAM的第一电路；

形成第一金属层，该第一金属层具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，所述第一金属层的第二部分用于互连所述第一电路；

利用所述第一金属层的第一部分作为所述MRAM单元的第一编程线，在所述第一金属层的第一部分上方形成MRAM单元的一部分。

27.权利要求26所述的方法，进一步包括形成第二金属层，该第二金属层具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，所述第二金属层的第二部分用于互连所述第一电路，并且所述第二金属层的第一部分用于提供所述MRAM单元的第二编程线。

28.权利要求26所述的方法，进一步包括：

在所述第一金属线的上方形成所述第二金属层，以提供所述MRAM单元的第二编程线；以及

形成第三金属层，该第三金属层具有所述衬底的所述第一部分上方的第一部分和所述衬底的所述第二部分上方的第二部分，所述第三金属层的第二部分紧接着位于所述第一金属层的上方，以互连所述第一电路，并且所述第三金属层的第一部分紧接着位于所述第二金属层的上方。

Images