CN101119021A - 过压保护电路及其方法 - Google Patents

Abstract

示例实施方式是关于一种过压保护电路及其方法。该过压保护电路包括电压转换器、电压比较器、延迟单元、和/或切换单元。该电压转换器可以配置成从电源电压产生第一和第二电压。该电压比较器可以配置成比较该第一电压和该第二电压，以及根据比较结果产生控制信号。该切换单元可以配置成响应该控制信号，确定是否将该电源电压施加于芯片。该延迟单元可以配置成按一延迟时间延迟该控制信号到该切换单元的传送。

Description

过压保护电路及其方法

相关申请交叉引用

本申请要求2006年5月10日向韩国知识产权局申请的申请号为10-2006-0041968的专利申请的权益，本文引用该申请的全部内容。

技术领域

示例实施方式涉及一过压保护电路及其方法，例如，一种采用延迟时间检测过压的过压保护电路和方法。

背景技术

当将一大于预定或给定电压的电压施加到一片上系统(SOC)中的数字逻辑电路上时，过压保护电路可以用来避免所产生的数字逻辑电路的可靠性恶化。例如，在一5V逻辑高系统中，当将一大于约6V的电压施加到一特定数字逻辑电路上时，可靠性可能恶化，该大于6V的电压可以称作“过压”。

图1是示意说明包括传统过压保护电路10的示例系统的方块图。

参照图1，过压保护电路10可以确定电源电压USB是否是过压。当该电源电压USB未过压时，过压保护电路10可以将该电源电压USB施加到片上系统(SOC)20。

过压保护电路10可以实现为和SOC 20分离的独立芯片。然而，如果过压保护电路10以这种方式实现，则该芯片的单位成本和系统的布局尺寸都可能增加。因而，芯片单位成本的增加可能使系统的价格更缺乏竞争力，系统布局尺寸的增加可能需要进一步的小型化和集成化。

而且，当该电源电压USB迅速变化时，例如，在几纳秒内，该过压保护电路10可能不能正确地检测电源电压USB的电平。

图2是说明电压关于时间发生示例变化的图，这时检测故障操作出现在传统过压保护电路10中。

参照图1和2，如果不存在负载电流，这时将15V的电源电压USB施加到过压保护电路10上，电源电压USB可能在100ns内暂时抖动(slew)。在这种情况下，当电源电压USB迅速改变时，过压保护电路10可能不会产生标准输出。

也就是说，过压保护电路10可能不能在t1之后预定或给定时间内切断15V的电源电压USB，这可能导致丧失对SOC 20的过压保护控制功能。过压保护控制功能的暂时丧失可能对SOC 20造成严重破坏。

发明内容

根据示例实施方式的过压保护电路可以包括电压转换器、电压比较器、切换单元、和/或延迟单元。电压转换器可以配置成从电源电压产生第一和第二电压。电压比较器可以配置成比较第一电压和第二电压，根据比较结果产生控制信号。切换单元可以配置成响应该控制信号，确定是否将该电源电压施加于芯片。延迟单元可以配置成按延迟时间延迟该控制信号到该切换单元的传送。延迟时间可以长得足以检测电源电压中的跃迁。

电压转换器可以包括第一和第二电压发生器。第一电压发生器可以配置成从电源电压产生第一电压，第二电压发生器可以配置成从电源电压产生第二电压。第一电压可以在一给定电平处饱和，第二电压可以和电源电压成比例。第一电压发生器可以包括多个双极结晶体管(BJT)二极管，其数量可以确定第一电压饱和的电平。第二电压发生器可以包括具有多个电阻器的分压器，并且通过对电源电压分压，可以产生第二电压。电压转换器可以布置在所述芯片上。

延迟单元可以包括延迟电路，其配置成产生按延迟时间延迟的使能信号，并将该延迟了的使能信号传递到电压比较器，该使能信号用于激活所述控制信号。当参考电压大于给定电平时，延迟电路可以产生该使能信号。延迟单元可以包括分压器，其配置成以一给定比率分压，并产生参考电压。分压器可以包括多个电阻器。该延迟电路可以是RC-DELAY加电复位(POR)电路。电压比较器可以响应该使能信号，确定是否将该控制信号传递到该切换单元。

延迟单元和/或电压比较器可以布置在所述芯片上。

当第一电压大于第二电压时，切换单元可以将电源电压施加于芯片。切换单元可以包括NMOS晶体管，电阻器，以及PMOS晶体管。该NMOS晶体管的栅电压可以受控于控制信号。该电阻器可以按一给定量降低电源电压。该PMOS晶体管的栅电压可以受控于该按一给定数量降低的电源电压，并且当第一电压大于第二电压时，导通该PMOS晶体管。

该芯片可以是片上系统(SOC)。

一种根据示例实施方式的过压保护方法可以包括从电源电压产生第一电压和第二电压，比较该第一电压和该第二电压，和/或根据比较结果，确定是否将该电源电压施加于芯片。

比较结果可以按一延迟时间进行延迟。该延迟时间可以长得足以检测该电源电压中的跃迁。该延迟时间可以由当参考电压大于给定电压时使能的延迟电路产生。该延迟电路可以布置在该芯片上，并且可以是RC-DELAY加电复位(POR)电路。

通过利用多个电阻器以给定比率来对电源电压分压，来获得参考电压。当该第一电压大于该第二电压时，可以将该电源电压施加于芯片。

第一电压可以在一给定电平处饱和，并可以根据布置在所述芯片上的多个双极结晶体管(BJT)二极管进行变化，该多个双极结晶体管(BJT)二极管的数目可以确定第一电压饱和的给定电平。第二电压和该电源电压成比例，并可以取决于布置在所述芯片上、包括至少两个彼此串联的电阻器的电阻梯进行变化。

该芯片可以是片上系统(SOC)。

附图说明

通过参照附图详细描述示例实施方式，示例实施方式的上述及其它特征和优点将更明显。附图用于描述示例实施方式，不应解释为限定权利要求的预期范围。附图并非按比例尺制图，除非已清楚地标注出。

图1是示意性说明包括传统过压保护电路的示例系统的方块图。

图2是描述电压关于时间发生示例变化的图，这时检测故障操作出现在图1的传统过压保护电路中。

图3是示意性说明根据示例实施方式的示例过压保护电路的视图。

图4是描述图3中所描述的过压保护电路的第一和第二电压的示例图表的图。

图5是描述示例电压范围的图，该电压范围可以通过图3中所描述的过压保护电路施加到一芯片。

图6是描述图3中所描述的过压保护电路的示例延迟电路的电路图。

图7是绘制来说明图6中所描述的过压保护电路的延迟电路的示例操作特征的图。

图8是说明根据示例实施方式的示例过压保护方法的流程图。

具体实施方式

本文公开了详细的示例实施方式。然而，出于描述示例实施方式的考虑，本文公开的特定结构和功能细节仅是代表性的。无论如何，示例实施方式可以以许多可选的形式实施，不应解释为仅限定于本文所提出的实施方式。

因此，当示例实施方式能够有各种修改和可选形式时，通过附图中的示例示出了本文的实施方式，这里将详细描述该实施方式。然而应该理解，无意把示例实施方式限定于所公开的特定形式，恰恰相反，示例实施方式覆盖了落在示例实施方式之内的所有修改、等价物以及替换。在整个附图的说明中，类似编号指代类似元件。

将理解到，虽然术语第一、第二等可能在本文中用来描述不同元件，但是这些元件不应由这些术语限定。这些术语仅用于区分各元件。例如，第一元件可以称为第二元件，类似地，第二元件可以称为第一元件，而不脱离示例实施方式的范围。如本文所采用的，术语“和/或”包括一或多个相关联的所列术语的任意及所有组合。

将理解到，当一元件称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另元件，或者可能出现中间元件。相反，当一元件称为“直接连接”或“直接耦合”到另元件时，不会出现中间元件。用于描述元件之间关系的其它词应以类似方式解释(即，“之间”对“直接之间”，“相邻”对“直接相邻”等)。

本文所使用的术语仅是出于描述特定实施方式的考虑，不用于限定示例实施方式。如本文所使用的，单数形式亦用于包括复数形式，除非上下文清楚指示出其他含义。进一步理解到，当本文使用时，术语“包括”、“包含”、

“包括”和/或“包含”指明所列出特征、整数、步骤、操作、元件和/或部件的出现，而不排除一或多个其它特征、整数、步骤、操作、元件、部件和/或组的出现或补充。

亦应该注意到，在一些替换执行中，所标注的功能/动作可能会不按图中标注的顺序发生。例如，取决于所涉及的功能/动作，连续示出的两幅图可能实际上是基本并发执行，或者有时以颠倒的顺序执行。

图3是示意性说明根据示例实施方式的过压保护电路的视图。图4是描述图3中所描述的过压保护电路的第一电压V1和第二电压V2的图表的图。参照图3和4，过压保护电路可能包括电压转换器120、电压比较器160、切换单元140、和/或延迟单元180。

电压转换器120可以把电源电压USB转换成第一电压V1和第二电压V2。第一电压V1可以在一预定或给定电平处饱和，第二电压V2可以和电源电压USB成比例。电压转换器120可以包括在芯片200上。芯片200可以是片上系统(SOC)。

电压转换器120可以包括第一电压发生器122和第二电压发生器124。

第一电压发生器122可以从电源电压USB产生第一电压V1。第一电压发生器122可以包括多个双极结晶体管(BJT)二极管，其数量和特性可以确定第一电压V1可能饱和的电平。在图3中，第一电压发生器122可以例如包括两个电阻器和两个BJT二极管。

第二电压发生器124可以从电源电压USB产生第二电压V2。第二电压发生器124可以包括多个电阻器。在图3中，第二电压发生器124可以包括电阻梯，其中两个电阻可以彼此串联。第二电压发生器124可以对电源电压USB分压，从而产生第二电压V2。

更详细地，最大值15V的电源电压USB例如可以经由垫脚施加到芯片200上。可以布置在芯片200上的第一电压发生器122和第二电压发生器124可以接收电源电压USB。

电源电压USB，如图4所述，例如，可以从0V增大到15V，并且可以施加到第一电压发生器122和第二电压发生器124上。根据BJT二极管的特性，当电源电压USB超过预定或给定电压Vx时，第一电压发生器122可以把电源电压USB转换到饱和第一电压V1。

根据二极管的堆栈的数量，可以调整饱和第一电压V1的值，如上所述。由于图2中所描述的第一电压发生器122可以包括例如，两个二极管堆栈，因此饱和第一电压V1可以大约是1.4V。

第二电压发生器124可以产生第二电压V2，其斜率可以取决于包括电阻梯的串行电阻器的比率。参照图4，当电源电压V2等于预定或给定电压Vx时，第一电压V1可以等于第二电压V2。也就是说，当电源电压USB小于预定或给定电压Vx时，第二电压V2可以小于第一电压V1，当电源电压USB大于预定或给定电压Vx时，第二电压V2可以大于第一电压V1。

如上所述，由于第一电压V1和第二电压V2可以分别取决于二极管堆栈的数量和包括电阻梯的串行电阻器的比率，因此通过调整二极管堆栈的数量和包括电阻梯的串行电阻器的比率，可以设置预定或给定电压Vx的值。例如，在5V逻辑高系统中，由于预定电压Vx可以指示电源电压USB是否是过压，因此可以将预定或给定电压Vx设置为大约6V。

参照图3，电压比较器160可以比较第一电压V1和第二电压V2，并且可以产生控制信号XCON。电压比较器160可以像电压转换器120一样布置在芯片200上。

电压比较器160可以包括比较器162和反相器164。比较器162可以接收第一电压V1和第二电压V2，彼此相比较，并输出比较结果。

换句话说，当第二电压V2大于第一电压V1时，也就是说，当电源电压USB大于预定或给定电压Vx时，比较器162可以将比较结果作为逻辑高电平输出。此外，当第二电压V2小于第一电压V1时，也就是说，当电源电压USB小于预定或给定电压Vx时，比较器162可以将比较结果作为逻辑低电平输出。

反相器164可以使比较结果的逻辑电平反相，并产生反相结果作为控制信号XCON。因此，如果电源电压USB是过压，也就是说，如果电源电压USB大于预定或给定电压Vx，则反相器164可以产生控制信号XCON作为逻辑低(“L”)电平。

电压比较器160可以使用第二电压V2作为电源电压。由于电压比较器162可仅须输出高或低逻辑电平，因此第二电压V2可以用作电压比较器160的电源电压。也就是说，由于比较器162可以不必执行高速操作，因此可以容忍根据电源电压中变化的特性的恶化。

如果第二电压V2被电压比较器160用作操作电压，则可以不需要另用于操作电压比较器160的电源电压，并可以避免涉及阻抗压力的问题。

参照图3，切换单元140可以响应控制信号XCON，确定是否将电源电压USB施加到芯片200上。切换单元140可以布置在芯片200之外，这不同于电压转换器120和电压比较器160。由于切换单元140可以包括根据特定场效应晶体管(FET)工艺的部件，因此切换单元140可能并不容易被集成。

如果第一电压V1大于第二电压V2，则切换单元140可以将电源电压USB施加到芯片200上。切换单元140可以包括NMOS晶体管N1、电阻器R1、以及PMOS晶体管P1。NMOS晶体管N1的栅电压可以接受控制信号XCON作为输入。因此，如果电源电压USB不是过压，也就是说，如果第一电压V1大于第二电压V2，从而带逻辑高电平的控制信号XCON施加到切换单元140上，则NMOS晶体管N1可以导通。

如果NMOS晶体管N1导通，则电流可以流过压阻器R1，从而按预定或给定电压降低电源电压USB。电阻器R1可以具有例如10KΩ和100KΩ之间的阻抗。

PMOS晶体管P1的栅电压可以是由电阻器R1按预定或给定电压降低的电源电压。因此，PMOS晶体管P1可以导通。也就是说，如果第一电压V1大于第二电压V2，则可以将电源电压USB施加到芯片200的数字逻辑电路上。

如果电源电压USB过压，也就是说，如果第一电压V1小于第二电压V2，从而带逻辑低“L”电平的控制信号XCON施加到切换单元140上，则NMOS晶体管N1可以截止。如果NMOS晶体管N1截止，则没有电流流过电阻器R1。因此，PMOS晶体管P1可以截止。也就是说，如果第一电压V1小于第二电压V2(如果电源电压USB过压)，则可以不将电源电压USB施加到芯片200的数字逻辑电路上。

图5是描述示例电压范围的图，该示例电压范围可以通过图3中所描述的过压保护电路施加到芯片200上。

参照图3和5，图3中所描述的过压保护电路可以将一给定电压范围内的电压施加到芯片200上，并且不影响装置的可靠性。也就是说，通过允许调整第一电压发生器122中的BJT二极管堆栈的数量或者第二电压发生器124中包括电阻梯的比率，当将一较高电压施加到芯片200上时，根据示例实施方式的过压保护电路可以降低电源电压USB。

如果电源电压USB迅速变化，(例如，在前面所描述的例子中，如果电源电压USB在大约100ns内改变大约15V)则第一电压V1和第二电压V2也可以迅速改变，电压比较器160可能不能输出对应于第一电压V1和第二电压V2中的迅速改变的控制信号XCON。在这种例子的情况下，如图2所示，在t1之后的预定或给定时间期间，可以将15V的过压施加于芯片200上，这可能造成芯片200的检测故障操作。

然而，为了避免由于电源电压USB的电压的迅速变化而造成的过压的应用，根据示例实施方式的过压保护电路可能包括布置在芯片200之内的延迟单元180。

延迟单元180可以包括延迟电路184。延迟电路184可以传输使能信号EN给电压比较器160，该使能信号EN以预定或给定延迟时间延迟。使能信号可以用于激活控制信号XCON。延迟电路184可以是RC-DELAY加电复位(POR)电路。

图6是图3中所描述的过压保护电路的延迟电路184的电路图。

参照图3和6，当输入电压IN大于预定或给定电压电平时，延迟电路184可以被激活。输入电压IN可以是例如参考电压。为了产生参考电压IN并将其施加于延迟电路184，延迟单元180也可以包括分压器182。分压器182可以包括多个电阻器，并可以以某一比率对电源电压USB进行分压，从而产生参考电压IN。因此，当电源电压USB变化时，参考电压IN也可能变化。

例如，如果参考电压IN是大约4.2V时，即使当施加了最大值15V的电源电压USB时，也可以通过以大约1∶4.5的比率划分电源电压USB，产生参考电压IN。因而，通用CMOS LOGIC工艺可能更容易应用。

同样，如上所述，如果参考电压IN设置成具有电源电压USB的大约1∶4.5的值时，则即使当电源电压USB处于大约3.5V时，延迟电路184也可以操作。也就是说，由于即使当提供了大约3.5V的电源电压USB时，也将大于阈值电压的电压施加到延迟电路184上，因此可以激活延迟电路184。

参照图3和6，如果施加了大于阈值电压的参考电压IN，则延迟电路184可以产生使能信号EN。如上所述，可以以延迟时间来延迟使能信号EN。使能信号EN也可以具有和参考电压IN相同的电压电平。

延迟时间可以根据PMOS晶体管P6和电容器C1的尺寸改变。也就是说，延迟时间可以根据通过PMOS晶体管P6的电流量、电容器C1的充电时间等进行设置。

延迟时间应足够长，以允许过压保护电路能稳定地检测电源电压USB中的变化。例如，延迟时间可能大约是50μs。本领域技术人员可以熟知延迟电路184的更详细的操作，因而将省略其详细描述。

如果使能信号EN按延迟时间延迟，并作为逻辑高电平传递到电压比较器160，则电压比较器160可以把控制信号XCON输出到切换单元140中。也就是说，当激活使能信号EN时，电压比较器160可以把该控制信号XCON传递到切换单元140。

因此，当电源电压USB迅速变化时，通过在延迟时间期间维持电路的内部状态，过压保护电路可以执行稳定的过压保护控制操作。

图7是绘制来说明图6中所描述的延迟电路184的示例操作特性的图。

参照图3和7，延迟电路184可以在经过延迟时间t2之后，输出使能信号EN。因此，根据示例实施方式的过压保护电路可以缓和当在t1之后的预定或给定时间期间没有检测到过压时所产生的问题，如图2所示。

图8是描述根据示例实施方式的过压保护方法800的流程图。

参照图8，过压保护方法800可以包括将电源电压转换成第一电压和第二电压(操作S810)，比较第一电压和第二电压(操作S820)，和/或根据第一电压和第二电压，确定是否将电源电压施加于芯片(操作S830)。

比较结果可以按延迟时间延迟。延迟时间可以长得足以检测电源电压中的跃迁。

过压保护方法可以具有与上述过压保护电路相同的技术特征。因此，参照上述描述，本领域技术人员可以很容易地理解过压保护方法，将省略其更详细的说明。

如上所述，在根据示例实施方式的过压保护电路和方法中，通过布置分析逻辑以确定是否将过压施加到芯片上，可以降低芯片成本和芯片布局尺寸。同样，由于根据示例实施方式的过压保护电路可以包括延迟电路，因此当电源电压迅速改变时，可以稳定地执行过压保护操作。

已描述了示例实施方式，相同实施方式可以以多种方式进行改变是显而易见的。这种改变不会视为脱离示例实施方式的指定精神和范围，对于本领域技术人员来说，显然所有这些修改都包含在下列权利要求的范围之内。

Claims (28)

1.一种过压保护电路，其包括：

电压转换器，其配置成从电源电压产生第一和第二电压；

电压比较器，其配置成比较第一电压和第二电压，并根据比较结果产生控制信号；

切换单元，其配置成响应所述控制信号，确定是否将所述电源电压施加于芯片；以及

延迟单元，其配置成按一延迟时间延迟所述控制信号到所述切换单元的传送。

2.如权利要求1的过压保护电路，其中所述延迟时间长得足以检测所述电源电压中的跃迁。

3.如权利要求1的过压保护电路，其中所述电压转换器包括：

第一电压发生器，其配置成从所述电源电压产生所述第一电压；以及

第二电压发生器，其配置成从所述电源电压产生所述第二电压，

其中所述第一电压在一给定电平处饱和，第二电压和电源电压成比例。

4.如权利要求3的过压保护电路，其中所述第一电压发生器包括多个双极结晶体管(BJT)二极管，其数量可以确定第一电压饱和的电平。

5.如权利要求3的过压保护电路，其中所述第二电压发生器包括具有多个电阻器的分压器，并且通过对所述电源电压进行分压，产生所述第二电压。

6.如权利要求1的过压保护电路，其中所述电压转换器布置在所述芯片上。

7.如权利要求1的过压保护电路，其中所述延迟单元包括延迟电路，其配置成产生按延迟时间延迟的使能信号，并将所述延迟了的使能信号传递到电压比较器，所述使能信号用于激活所述控制信号。

8.如权利要求7的过压保护电路，其中当参考电压大于给定电压电平时，所述延迟电路产生所述使能信号。

9.如权利要求8的过压保护电路，其中所述延迟单元包括分压器，其配置成以一给定比率对电源电压分压，并产生所述参考电压。

10.如权利要求9的过压保护电路，其中所述分压器可以包括多个电阻器。

11.如权利要求7的过压保护电路，其中所述延迟电路是RC-DELAY加电复位(POR)电路。

12.如权利要求7的过压保护电路，其中所述电压比较器响应所述使能信号，确定是否将所述控制信号传递到所述切换单元。

13.如权利要求1的过压保护电路，其中所述延迟单元布置在所述芯片上。

14.如权利要求1的过压保护电路，其中所述电压比较器布置在所述芯片上。

15.如权利要求1的过压保护电路，其中当所述第一电压大于所述第二电压时，所述切换单元将所述电源电压施加于所述芯片。

16.如权利要求15的过压保护电路，其中所述切换单元包括：

NMOS晶体管，其栅电压受控于所述控制信号；

电阻器，其按一给定数量降低电源电压；以及

PMOS晶体管，所述PMOS晶体管的栅电压受控于所述按一给定量降低的电源电压，并且当第一电压大于第二电压时，导通所述PMOS晶体管。

17.如权利要求1的过压保护电路，其中所述芯片是片上系统(SOC)。

18.一种过压保护方法，其包括：

从电源电压产生第一电压和第二电压；

比较所述第一电压和所述第二电压；以及

根据比较结果，确定是否将所述电源电压施加于芯片，

其中比较结果可以按一延迟时间进行延迟。

19.如权利要求18的过压保护方法，其中所述延迟时间长得足以检测所述电源电压中的跃迁。

20.如权利要求18的过压保护方法，其中所述延迟时间由当参考电压大于给定电压时使能的延迟电路产生。

21.如权利要求20的过压保护方法，其中所述延迟电路布置在所述芯片上，并且是RC-DELAY加电复位(POR)电路。

22.如权利要求20的过压保护方法，其中通过使用了多个电阻器以一给定比率来对所述电源电压进行分压，获得参考电压。

23.如权利要求18的过压保护方法，其中当所述第一电压大于所述第二电压时，可以将所述电源电压施加于所述芯片。

24.如权利要求18的过压保护方法，其中第一电压在一给定电平处饱和。

25.如权利要求24的过压保护方法，其中所述第一电压根据布置在所述芯片上的多个双极结晶体管(BJT)二极管进行变化，所述多个双极结晶体管二极管的数目确定第一电压饱和的给定电压电平。

26.如权利要求18的过压保护方法，其中所述第二电压和所述电源电压成比例。

27.如权利要求26的过压保护方法，其中所述第二电压的变化取决于布置在所述芯片上且包括至少两个彼此串联的电阻器的电阻梯。

28.如权利要求18的过压保护方法，其中所述芯片是片上系统(SOC)。

Images