CN101110295A - 贯通型叠层电容器 - Google Patents
贯通型叠层电容器 Download PDFInfo
- Publication number
- CN101110295A CN101110295A CNA2007101361929A CN200710136192A CN101110295A CN 101110295 A CN101110295 A CN 101110295A CN A2007101361929 A CNA2007101361929 A CN A2007101361929A CN 200710136192 A CN200710136192 A CN 200710136192A CN 101110295 A CN101110295 A CN 101110295A
- Authority
- CN
- China
- Prior art keywords
- electrode
- inner electrode
- grounding inner
- capacitor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 105
- 239000012212 insulator Substances 0.000 claims abstract description 67
- 239000004020 conductor Substances 0.000 claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
本发明涉及一种贯通型叠层电容器,其具备:电容器素体;至少2个信号用端子电极;至少1个接地用端子电极。电容器素体具有:层叠的多个绝缘体层;夹着至少1个绝缘体层而相对配置的信号用内部电极和第1接地用内部电极;夹着至少1个绝缘体层而与信号用内部电极或第1接地用内部电极相对地配置的第2接地用内部电极。信号用内部电极与2个信号用端子电极连接,第2接地用内部电极与1个接地用端子电极连接。第1接地用内部电极通过通孔导体仅仅与第2接地用内部电极连接。
Description
技术领域
本发明涉及贯通型叠层电容器。
背景技术
作为这种贯通型叠层电容器,已知一种贯通型叠层电容器,其具备:绝缘体层和信号用内部电极以及接地用内部电极交替层叠而成的电容器素体;和在该电容器素体上形成的信号用端子电极和接地用端子电极(例如,参照日本特开平01-206615号公报)。
另外,在向数字电器中搭载的中央处理器(CPU)供给电力的电源,在趋向低压化的另一方面其负荷电流逐渐增大。因此,由于对应负荷电流的急剧变化而将电源电压的变动抑制在允许值内是非常困难的,因此在电源上连接称作去耦电容器的叠层电容器。由此,在负荷电流发生过渡性的变动时,从该叠层电容器向CPU供给电流,从而可以抑制电源电压的变动。
近年来,伴随着CPU的动作频率进一步高频率化,负荷电流迅速变得更大,因此,对去耦电容器中使用的叠层电容器提出了大电容化和增大等效串联电阻(ESR)的要求。
但是,在日本特开平01-206615号公报所记载的贯通型叠层电容器中,没有对增大等效串联电阻的方面进行研究。而且,在特开平01-206615号公报中所记载的贯通型叠层电容器中,全部的内部电极与端子电极直接连接。因此,在该贯通型叠层电容器中,为了应对大电容化而增加叠层数以提高电容的话,则会使得等效串联电阻变小。
发明内容
本发明正是为了解决上述问题而完成的,本发明的目的在于提供一种可以增大等效串联电阻的贯通型叠层电容器。
在一般的贯通型叠层电容器中,全部内部电极经由引出部分与对应的端子电极连接。因此,连接于端子电极的引出部分的数量仅仅是多个内部电极的数量,等效串联电阻变小。如果为了实现贯通型叠层电容器的大电容化的目的而增加绝缘体层和内部电极的叠层数,则引出部分的数量也增多。为了连接于端子电极的引出部分的电阻成分相对于端子电极是并联连接的,因此随着连接于端子电极的引出部分的数量变多,贯通型叠层电容器的等效串联电阻将会进一步变小。由此,贯通型叠层电容器的大电容化和增大等效串联电阻,是相反的要求。
因此,本发明者们对可以满足大电容化和增大等效串联电阻的要求的贯通型叠层电容器进行了潜心的研究。其结果,本发明者们发现了以下新的事实:即使绝缘体层和内部电极的层叠数相同,如果通过通孔导体连接内部电极并改变引出部分的数量,则可以将等效串联电阻调节至所希望的值。并且,本发明者们还发现了以下新的事实:如果通过通孔导体连接内部电极并改变电容器素体的叠层方向上的引出部分的位置,则可以将等效串联电阻调节至所希望的值。特别是,如果引出部分的数量比内部电极的数量少,就可以在增大等效串联电阻的方向上进行调整。
基于这样的研究结果,本发明的贯通型叠层电容器,其特征在于:具备:电容器素体;配置在电容器素体的外表面上的至少2个信号用端子电极;和配置在电容器素体的所述外表面上的至少1个接地用端子电极,电容器素体具有:层叠的多个绝缘体层;夹着上述多个绝缘体层中的至少1个绝缘体层而相对地配置的信号用内部电极和第1接地用内部电极;和夹着所述多个绝缘体层中的至少1个绝缘体层而与信号用内部电极或所述第1接地用内部电极相对地配置的第2接地用内部电极,信号用内部电极与所述至少2个信号用端子电极连接,第2接地用内部电极与所述至少1个接地用端子电极连接,第1接地用内部电极通过通孔导体仅仅与所述第2接地用内部电极连接。
根据上述贯通型叠层电容器,接地用内部电极中包括,连接于接地用端子电极的第1接地用内部电极,和不直接连接于接地用端子电极的第2接地用内部电极。因此,在该贯通型叠层电容器中,与全部的接地用内部电极与接地用端子电极连接的情况相比,可以增大等效串联电阻。
本发明的贯通型叠层电容器,其特征在于:具备:多个绝缘体层和多个内部电极相互层叠的电容器素体;和配置在该电容器素体的外表面上的多个端子电极的贯通型电容器,所述多个内部电极含有至少1个信号用内部电极和多个接地用内部电极,多个端子电极含有至少2个信号用端子电极和至少1个接地用端子电极,至少1个信号用内部电极被配置为,夹着所述多个绝缘体层中的至少1个绝缘体层与所述多个接地用内部电极中的至少1个接地用内部电极相对,多个接地用内部电极经由通孔导体相互连接,信号用内部电极与所述至少2个信号用端子电极连接,多个接地用内部电极中、1个以上且比该接地用内部电极的总数少1个数量以下的接地用内部电极,与所述至少1个接地用端子电极连接。
根据上述贯通型叠层电容器,仅仅一部分接地用内部电极与接地用端子电极连接。因此,在贯通型叠层电容器中,与全部的接地用内部电极与接地用端子电极连接的情况相比,可以使等效串联电阻增大。
根据本发明可以提供一种能够增大等效串联电阻的贯通型叠层电容器。
从以下给出的详细说明和仅以示例方式给出而不能认为是限定本发明的附图,可以更加清楚地理解本发明。
根据以下给出的详细说明,本发明的应用范围会更加清楚。然而,应当理解的是,这些详细说明和具体实例,虽然表示本发明的优选实施方式,但只是以示例的方式给出的,根据这些详细说明,在本发明的精神和范围内的各种变化和修改对本领域的技术人员来说都是显而易见的。
附图说明
图1是实施方式的贯通型叠层电容器的立体图。
图2是实施方式的贯通型叠层电容器所包括的电容器素体的分解立体图。
图3是用于说明图1所示的贯通型叠层电容器的II-II箭头截面的构成的图。
图4是是用于说明图1所示的贯通型叠层电容器的III-III箭头截面的构成的图。
图5是实施方式的贯通型叠层电容器的等效电路图。
具体实施方式
以下,参照附图对本发明的最佳实施方式进行详细说明。并且,在说明中对同一要素或具有相同功能的要素使用相同符号,省略重复说明。
参照图1~图4对第一实施方式的贯通型叠层电容器C1的构成进行说明。图1是实施方式的贯通型叠层电容器的立体图。图2是实施方式的贯通型叠层电容器所包括的电容器素体的分解立体图。图3是用于说明图1所示的贯通型叠层电容器的II-II箭头截面的构成的图。图4是是用于说明图1所示的贯通型叠层电容器的III-III箭头截面的构成的图。
如图1所示,实施方式的贯通型叠层电容器C1具备:电容器素体L1;配置在电容器素体L1的外表面上的信号用端子电极1、2;和配置在电容器素体L1的外表面上的接地用端子电极3、4。信号用端子电极1、2和接地用端子电极3、4,是通过例如将含有导电性金属粉末和玻璃粉的导电膏附着在电容器素体的外表面上,并将其烧结来形成的。有时根据需要在烧结的端子电极上形成电镀层。这些信号用端子电极1、2和接地用端子电极3、4被形成为在电容器素体L1的表面上相互电绝缘。
如图1所示,电容器素体L1为长方体形状,具有:互相相对的长方形形状的第1和第2主面L1e、L1f;以连接第1和第2主面L1e、L1f之间的方式在第1和第2主面的短边方向上延伸,并且互相相对的第1和第2侧面L1a、L1b;和以连接第1和第2主面L1e、L1f之间的方式在第1和第2主面L1e、L1f的长边方向上延伸,并且互相相对的第3和第4侧面L1c、L1d。
信号用端子电极1配置在电容器素体L1的第1侧面L1a上。信号用端子电极导体2配置在与电容器素体L1的第1侧面L1a相对的第2侧面L1b上。配置在第1侧面L1a上的信号用端子电极1和配置在第2侧面L1b上的信号用端子电极2,在第1侧面L1a和第2侧面L1b相对的方向上相对。
信号用端子电极1覆盖叠层电容器L1的第1侧面L1a的全面和与该第1侧面L1a相邻的其它面(第1和第2主面L1e、L1f和第3和第4侧面L1c、L1d)的各自一部分。此外,信号用端子电极2覆盖叠层电容器L1的第2侧面L1b的全面和与该第2侧面L1b相邻的其它面(第1和第2主面L1e、L1f和第3和第4侧面L1c、L1d)的各自一部分。
接地用端子电极3配置在电容器素体L1的第3侧面L1c上。接地用端子电极4配置在电容器素体L1的第4侧面L1d上。配置在第3侧面L1c上的接地用端子电极3和配置在第4侧面L1d上的接地用端子电极4,在第3侧面L1c和第4侧面L1d相对的方向上相对。
如图2所示,电容器素体L1具有多个(在本实施方式中为10层)的绝缘体层11~20,和多个(在本实施方式中为9层)的内部电极21~24、31、32、41~43。各绝缘体层11~20是由例如含有绝缘体陶瓷的陶瓷生片的烧结体来构成的。而且,在实际的贯通型叠层电容器C1中,绝缘体层11~20之间的边界被一体化为无法辨认的程度。
多个内部电极21~24、31、32、41~43含有多个(在本实施方式中为4层)的信号用内部电极21~24和多个(在本实施方式中为5层)接地用内部电极31、32、41~43。接地用内部电极31、32、41~43含有第1接地用内部电极31、32和第2接地用内部电极41~43。各内部电极21~24、31、32、41~43是由例如导电膏的烧结体来构成的。
信号用内部电极21~24和第1接地用内部电极31、32配置成为,彼此之间夹着一个绝缘体层13、14、17、18而相对。即,信号用内部电极21和第1接地用内部电极31夹着绝缘体层13而相对。信号用内部电极22和第1接地用内部电极31夹着绝缘体层14而相对。信号用内部电极23和第1接地用内部电极32夹着绝缘体层17而相对。信号用内部电极24和第1接地用内部电极32夹着绝缘体层18而相对。
信号用内部电极21~24和第2接地用内部电极41~43配置成为,彼此之间夹着一个绝缘体层12、15、16、19而相对。即,信号用内部电极2 1和第2接地用内部电极41夹着绝缘体层12而相对。信号用内部电极22和第2接地用内部电极42夹着绝缘体层15而相对。信号用内部电极23和第2接地用内部电极42夹着绝缘体层16而相对。信号用内部电极24和第2接地用内部电极43夹着绝缘体层19而相对。
各信号用内部电极21~24含有:以电容器素体L1的第1和第2主面L1e、L1f的长边方向作为长边方向的矩形状的主电极部分21a~24a;和从主电极部分21a~24a开始向第1侧面L1a延伸的引出部分21b~24b;以及,从主电极部分21a~24a开始向第2侧面L1b延伸的引出部分21c~24c。在各信号用内部电极21~24的主电极部分21a~24a上,以露出绝缘体层13、15、17、19的方式形成有开口21d~24d。
任意引出部分21b~24b、21c~24c均被形成为,在第3侧面L1c与第4侧面L1d相对方向上,与主电极部分21a~24a的宽度相同。
如图3所示,以面向电容器素体L1的第1侧面L1a的方式延伸的各引出部分21b~24b与信号用端子电极1连接。同样如图3所示,以面向电容器素体L1的第2侧面L1b的方式延伸的各引出部分21c~24c与信号用端子电极2连接。
第1接地用内部电极31、32为矩形形状,以电容器素体L1的第1和第2主面L1e、L1f的长边方向作为长边方向,以第1和第2主面L1e、L1f的短边方向作为短边方向。各个第1接地用内部电极31、32形成在,分别距离各个叠层体L1的第1~第4侧面具有规定间隔的位置处。
第2接地用内部电极41~43含有:以电容器素体L1的第1和第2主面L1e、L1f的长边方向作为长边方向的矩形形状的主电极部分41a~43a;从主电极部分41a~43a开始向第3侧面L1c延伸的引出部分41b~43b;以及,从主电极部分41a~43a开始向第4侧面L1d延伸的引出部分41c~43c。
如图4所示,以面向电容器素体L1的第3侧面L1c的方式延伸的各引出部分41b~43b与接地用端子电极3连接。同样如图4所示,以面向电容器素体L1的第4侧面L1d的方式延伸的各引出部分41c~43c与接地用端子电极4连接。
因此,在本实施方式的贯通型叠层电容器C1中,多个接地用内部电极31、32、41~43中的,1个以上、且比接地用内部电极31、32、41~43的总数(在本实施方式中为5层)少1个数量以下的数量的接地用内部电极,即3层第2接地用内部电极41~43与接地用端子电极3、4连接。
在绝缘体层12的对应于信号用内部电极21的开口21d的大致中心的位置处,形成有在厚度方向上贯通绝缘体层12的通孔导体61。通孔导体61与第2接地用内部电极41电连接。
在绝缘体层13的对应于信号用内部电极21的开口21d的大致中心的位置处,形成有在厚度方向上贯通绝缘体层13的通孔导体62。通孔导体62与第1接地用内部电极31电连接。
在绝缘体层14的对应于信号用内部电极22的开口22d的大致中心的位置处,形成有在厚度方向上贯通绝缘体层14的通孔导体63。通孔导体63与第1接地用内部电极31电连接。
在绝缘体层15的对应于信号用内部电极22的开口22d的大致中心的位置处,形成有在厚度方向上贯通绝缘体层15的通孔导体64。通孔导体64与第2接地用内部电极42电连接。
在绝缘体层16的对应于信号用内部电极23的开口23d的大致中心的位置处,形成有在厚度方向上贯通绝缘体层16的通孔导体65。通孔导体65与第2接地用内部电极42电连接。
在绝缘体层17的对应于信号用内部电极23的开口23d的大致中心的位置处,形成有在厚度方向上贯通绝缘体层17的通孔导体66。通孔导体66与第1接地用内部电极32电连接。
在绝缘体层18的对应于信号用内部电极24的开口24d的大致中心的位置处,形成有在厚度方向上贯通绝缘体层18的通孔导体67。通孔导体67与第1接地用内部电极32电连接。
在绝缘体层19的对应于信号用内部电极24的开口24d的大致中心的位置处,形成有在厚度方向上贯通绝缘体层19的通孔导体68。通孔导体68与第2接地用内部电极43电连接。
通孔导体61与通孔导体62在绝缘体层12、13层叠的状态下电连接。通孔导体62与通孔导体63在绝缘体层13、14层叠的状态下电连接。通孔导体63与通孔导体64在绝缘体层14、15层叠的状态下电连接。通孔导体64与通孔导体65在绝缘体层15、16层叠的状态下电连接。通孔导体65与通孔导体66在绝缘体层16、17层叠的状态下电连接。通孔导体66与通孔导体67在绝缘体层17、18层叠的状态下电连接。通孔导体67与通孔导体68在绝缘体层18、19层叠的状态下电连接。
即,通过绝缘体层11~20的层叠,通孔导体61~68在层叠方向上被设置成大致直线状,并且通过相互电连接构成了通电电路。此外,如图3和图4所示,多个接地用内部电极31、32、41~43经由通孔导体61~68相互连接。此外,第1接地用内部电极31、32通过通孔导体61~68仅仅与第2接地用内部电极41~43连接。
因此,在贯通型叠层电容器C1中,不是接地用内部电极31、32、41~43的全部与端子电极直接连接,而是其仅仅一部分(第2接地用内部电极41~43)与接地用端子电极3、4直接连接,其余部分(第1接地用内部电极31、32)经由第2接地用内部电极41~43以及通孔导体61~68与接地用端子电极3、4电连接。
图5是贯通型叠层电容器C1的等效电路图。图5的等效电路图表示信号用端子电极1、2与信号导线连接,接地用端子电极3、4接地的情况。
在贯通型叠层电容器C1上得到的等效串联电阻R,串联连接于在接地用端子电极3、4侧上贯通型叠层电容器C1所具有的电容C。
在贯通型叠层电容器C1中,第1接地用内部电极31、32通过通孔导体61~68仅仅与第2接地用内部电极41~43连接,不与接地用端子电极3、4直接连接。即,经由引出部分41b~43b、41c~43c与接地用端子电极3、4直接连接的第2接地用内部电极41~43的数量为3个,比第1和第2接地用内部电极31、32、41~43的总数少。因此,相比于所有的接地用内部电极经由引出部分连接于对应的接地用端子电极的现有的贯通型叠层电容器,贯通型叠层电容器C1的等效串联电阻增大。并且,由于等效串联电阻增大,能够防止共振频率下的阻抗的急速降低,可以实现宽带化。
此外,根据本实施方式,通过调整经由引出部41b~43b、41c~43c而与接地用端子电极3、4连接的第2接地用内部电极41~43的数量和/或位置,可以将贯通型叠层电容器C1的等效串联电阻设定在所希望的值,因此可以容易并且精度良好地进行等效串联电阻的控制。
此外,在贯通型叠层电容器C1中,即使为了应对大电容而增加信号用内部电极和第1接地用内部电极的层叠数以增大静电电容,也可以抑制等效串联电阻变小。
此外,以其等效电路成为图5所示等效电路的方式,将贯通型叠层电容器C1与电路基板等连接的情况下,静电电容C和与静电电容C串联连接的等效串联电阻R与接地用端子电极3、4侧连接。因此,该贯通型叠层电容器C1适合用作电源用电容器。
此外,在贯通型叠层电容器C 1中,信号用端子电极1、2在电容器素体L1的第1和第2侧面L1a、L1b的相对方向上相对。此外,接地用端子电极3、4在电容器素体L1的第3和第4侧面L1c、L1d的相对方向上相对。因此,在贯通型叠层电容器C1上,例如,相对于直线状的信号导线容易连接信号用端子电极1、2,相对于直线状的接地连接导线而容易连接接地用端子电极3、4,并且其实施容易。
以上尽管对本发明优选的事实方式进行了详细说明,但是本发明不限于上述实施方式。例如,与信号用内部电极21~24连接的信号用端子电极的数量不限于上述实施方式中所记载的数量,例如可以为3个以上。与第2接地用内部电极41~43相连接的接地用端子电极的数量,不限于上述实施方式中所记载的数量,例如可以为1个或3个以上。
此外,通过调整通孔导体61~68的数量,可以将贯通型叠层电容器C1的等效串联电阻设定在所希望的值。在该情况下,可以更进一步精度良好地进行贯通型叠层电容器C1的等效串联电阻的控制。即,例如可以将实施方式的贯通型叠层电容器C1的通孔导体61~68的数量设定在2个以上。在该情况下,接地用内部电极31、32、41~43彼此之间通过通孔导体61~68的数为2个以上的通电电路电连接。
此外,形成各通孔导体61~68的位置不限于上述实施方式中记载的位置。因此,例如也可以位于,形成有各通孔导体61~68的位于各个绝缘体层13、15、17、19上的信号用内部电极的21~24的外轮廓的外侧。
此外,信号用端子电极1、2和接地用端子电极3、4的配置,不限于上述实施方式中所记载的配置,可以配置在电容器素体的外表面上。因此,例如,信号用端子电极也可以不在电容器素体的第1和第2侧面的相对方向上相对。此外,例如,接地用端子电子也可以不在电容器素体的第3和第4侧面的相对方向上相对。
绝缘体层的层叠数11~20和内部电极21~24、31、32、41~43的层叠数,不限于上述实施方式中所记载的数量。内部电极21~24、31、32、41~43的形状,不限于上述实施方式中所记载的形状。例如,信号用内部电极21~24的引出部分21b~24b、21c~24c,在第3侧面L1c和第4侧面L1d的相对方向上,可以与主电极部分21a~24a的宽度不同。
此外,经由引出部分与接地用端子电极连接的第2接地用内部电极41~43的数量和在层叠方向上的位置,不限于上述实施方式中所记载的数量和位置。即,多个接地用内部电极含有至少1个第1接地用内部电极和至少1个第2接地用内部电极,第2接地用内部电极可以为多个接地用内部电极中的、1个以上且比该接地用内部电极的总数少1个的数量以下。
此外,第2接地用内部电极41~43可以被配置为夹着绝缘体层不与信号用内部电极相对,也可以夹着绝缘体层与第1接地用内部电极相对。
此外,信号用内部电极21~24和第1接地用内部电极31、32之间夹着的绝缘体层的数量,不限于上述实施方式中所记载的数量,例如也可以为2个以上。此外,第2接地用内部电极41~43和信号用内部电极21~24之间夹着的绝缘体层的数量,不限于上述实施方式中所记载的数量,例如也可以为2个以上。
从本发明的详细说明可以显而易见地看出,本发明可以作多种方式的变化。这些变化不能被认为超出了本发明的要意和范围,并且所有这些对于本领域的技术人员是显而易见的修改都包括在本发明权利要求的范围内。
Claims (2)
1.一种贯通型叠层电容器,其特征在于:
具备:
电容器素体;
配置在所述电容器素体的外表面上的至少2个信号用端子电极;和
配置在所述电容器素体的所述外表面上的至少1个接地用端子电极,
所述电容器素体具有:层叠的多个绝缘体层;夹着所述多个绝缘体层中的至少1个绝缘体层而相对地配置的信号用内部电极和第1接地用内部电极;夹着所述多个绝缘体层中的至少1个绝缘体层而与信号用内部电极或所述第1接地用内部电极相对地配置的第2接地用内部电极,
所述信号用内部电极与所述至少2个信号用端子电极连接,
所述第2接地用内部电极与所述至少1个接地用端子电极连接,
所述第1接地用内部电极通过通孔导体仅仅与所述第2接地用内部电极连接。
2.一种贯通型叠层电容器,其特征在于:
具备:多个绝缘体层和多个内部电极相互层叠的电容器素体;和配置在该电容器素体的外表面上的多个端子电极,
所述多个内部电极含有至少1个信号用内部电极和多个接地用内部电极,
所述多个端子电极含有至少2个信号用端子电极和至少1个接地用端子电极,
所述至少1个信号用内部电极被配置为,夹着所述多个绝缘体层中的至少1个绝缘体层与所述多个接地用内部电极中的至少1个接地用内部电极相对,
所述多个接地用内部电极经由通孔导体相互连接,
所述信号用内部电极与所述至少2个信号用端子电极连接,
所述多个接地用内部电极中、1个以上且比该接地用内部电极的总数少1个的数量以下的接地用内部电极,与所述至少1个接地用端子电极连接。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006199862A JP4335237B2 (ja) | 2006-07-21 | 2006-07-21 | 貫通型積層コンデンサ |
JP2006-199862 | 2006-07-21 | ||
JP2006199862 | 2006-07-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101110295A true CN101110295A (zh) | 2008-01-23 |
CN101110295B CN101110295B (zh) | 2011-09-28 |
Family
ID=38971238
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101361929A Active CN101110295B (zh) | 2006-07-21 | 2007-07-20 | 贯通型叠层电容器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7623337B2 (zh) |
JP (1) | JP4335237B2 (zh) |
KR (1) | KR101309499B1 (zh) |
CN (1) | CN101110295B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8018711B2 (en) | 2008-03-14 | 2011-09-13 | Tdk Corporation | Feedthrough capacitor and mounted structure thereof |
CN102737840A (zh) * | 2011-04-04 | 2012-10-17 | Tdk株式会社 | 贯通型层叠电容器 |
CN104282437A (zh) * | 2013-07-11 | 2015-01-14 | 三星电机株式会社 | 多层陶瓷电容器和用于安装该多层陶瓷电容器的板 |
CN104282432A (zh) * | 2013-07-09 | 2015-01-14 | 三星电机株式会社 | 多层陶瓷电容器及用于多层陶瓷电容器的安装电路板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100905879B1 (ko) * | 2007-09-28 | 2009-07-03 | 삼성전기주식회사 | 적층형 캐패시터 |
JP4501996B2 (ja) * | 2007-11-29 | 2010-07-14 | Tdk株式会社 | 貫通コンデンサの実装構造 |
KR101508540B1 (ko) * | 2013-08-09 | 2015-04-06 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
US10403439B2 (en) | 2015-12-21 | 2019-09-03 | Palo Alto Research Center Incorporated | Multilayer capacitor |
KR102494324B1 (ko) * | 2016-07-27 | 2023-02-01 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01206615A (ja) | 1988-02-15 | 1989-08-18 | Murata Mfg Co Ltd | 積層型貫通コンデンサ |
JP2878919B2 (ja) | 1991-12-30 | 1999-04-05 | 韓國電子通信研究院 | 高周波ノイズ除去用チップ型キャパシター |
JPH07169649A (ja) * | 1993-12-16 | 1995-07-04 | Tdk Corp | 積層貫通型コンデンサアレイ |
JPH0855758A (ja) | 1994-08-10 | 1996-02-27 | Sumitomo Metal Ind Ltd | 積層コンデンサ |
JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Tdk株式会社 | 積層型電子部品 |
JP3850398B2 (ja) * | 2003-08-21 | 2006-11-29 | Tdk株式会社 | 積層コンデンサ |
KR100714608B1 (ko) * | 2004-12-03 | 2007-05-07 | 삼성전기주식회사 | 적층형 칩 커패시터 |
KR100649579B1 (ko) * | 2004-12-07 | 2006-11-28 | 삼성전기주식회사 | 적층형 캐패시터 및 적층형 캐패시터 어레이 |
JP4167231B2 (ja) * | 2005-01-13 | 2008-10-15 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
JP4287822B2 (ja) * | 2005-01-25 | 2009-07-01 | Tdk株式会社 | 積層コンデンサ、及び、積層コンデンサの等価直列抵抗調整方法 |
-
2006
- 2006-07-21 JP JP2006199862A patent/JP4335237B2/ja active Active
-
2007
- 2007-07-11 US US11/822,954 patent/US7623337B2/en active Active
- 2007-07-19 KR KR1020070072220A patent/KR101309499B1/ko active IP Right Grant
- 2007-07-20 CN CN2007101361929A patent/CN101110295B/zh active Active
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8018711B2 (en) | 2008-03-14 | 2011-09-13 | Tdk Corporation | Feedthrough capacitor and mounted structure thereof |
CN101533713B (zh) * | 2008-03-14 | 2011-09-28 | Tdk株式会社 | 贯通电容器以及贯通电容器的安装构造体 |
CN102737840A (zh) * | 2011-04-04 | 2012-10-17 | Tdk株式会社 | 贯通型层叠电容器 |
CN102737840B (zh) * | 2011-04-04 | 2015-01-21 | Tdk株式会社 | 贯通型层叠电容器 |
CN104282432A (zh) * | 2013-07-09 | 2015-01-14 | 三星电机株式会社 | 多层陶瓷电容器及用于多层陶瓷电容器的安装电路板 |
CN104282432B (zh) * | 2013-07-09 | 2017-04-12 | 三星电机株式会社 | 多层陶瓷电容器及用于多层陶瓷电容器的安装电路板 |
CN104282437A (zh) * | 2013-07-11 | 2015-01-14 | 三星电机株式会社 | 多层陶瓷电容器和用于安装该多层陶瓷电容器的板 |
CN104282437B (zh) * | 2013-07-11 | 2017-10-31 | 三星电机株式会社 | 多层陶瓷电容器和用于安装该多层陶瓷电容器的板 |
Also Published As
Publication number | Publication date |
---|---|
KR101309499B1 (ko) | 2013-09-24 |
US7623337B2 (en) | 2009-11-24 |
JP2008028195A (ja) | 2008-02-07 |
KR20080008979A (ko) | 2008-01-24 |
JP4335237B2 (ja) | 2009-09-30 |
US20080019076A1 (en) | 2008-01-24 |
CN101110295B (zh) | 2011-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101110295B (zh) | 贯通型叠层电容器 | |
US7411776B2 (en) | Multilayer capacitor array | |
CN101106017B (zh) | 贯通型叠层电容器 | |
CN101154502B (zh) | 叠层电容器 | |
CN101079347B (zh) | 层叠电容器 | |
CN101471179B (zh) | 贯通型层叠电容器阵列 | |
CN101345133B (zh) | 层叠电容器 | |
KR20070078397A (ko) | 다층 캐패시터 | |
US20110317327A1 (en) | Multi-layered ceramic capacitor | |
CN101465204B (zh) | 叠层电容器阵列 | |
US7646584B2 (en) | Multilayer feedthrough capacitor | |
CN104112592B (zh) | 多层陶瓷电容器及其安装板 | |
CN101136617B (zh) | 叠层型滤波器 | |
US8310806B2 (en) | Multilayer capacitor having high ESR | |
US7535694B2 (en) | Feedthrough multilayer capacitor | |
CN101123420B (zh) | 层叠型滤波器 | |
JP2004015706A (ja) | 伝送線路型ノイズフィルタ | |
CN101458993B (zh) | 层叠电容器阵列 | |
CN101471178B (zh) | 贯通型层叠电容器阵列 | |
KR20160035493A (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
US9036330B2 (en) | Multilayer chip capacitor and method of fabricating the same | |
US20090015982A1 (en) | Feedthrough multilayer capacitor | |
KR20170028700A (ko) | 적층형 전자 부품 및 그 실장 기판 | |
CN101345132A (zh) | 贯通型层叠电容器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |