CN101106173A - 形成相变材料层的方法及使用其形成的相变存储器件 - Google Patents

形成相变材料层的方法及使用其形成的相变存储器件 Download PDF

Info

Publication number
CN101106173A
CN101106173A CNA2007101010227A CN200710101022A CN101106173A CN 101106173 A CN101106173 A CN 101106173A CN A2007101010227 A CNA2007101010227 A CN A2007101010227A CN 200710101022 A CN200710101022 A CN 200710101022A CN 101106173 A CN101106173 A CN 101106173A
Authority
CN
China
Prior art keywords
bottom electrode
gas
phase
deposited
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007101010227A
Other languages
English (en)
Inventor
赵性来
李忠满
李琎一
林尚郁
朴惠英
朴瑛琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101106173A publication Critical patent/CN101106173A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305—Sulfides, selenides, or tellurides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/023—Formation of switching materials, e.g. deposition of layers by chemical vapor deposition, e.g. MOCVD, ALD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一种形成相变材料层的方法，包括制备具有绝缘体和导体的衬底，将该衬底装载到处理室中，注入淀积气体到该处理室中，以在该导体的露出表面上有选择地形成相变材料层，以及从处理室卸载该衬底，其中该处理室中的淀积气体的寿命短于淀积气体通过热能起反应的时间。

Description

形成相变材料层的方法及使用其形成的相变存储器件
技术领域
本发明的实施例涉及一种形成相变材料层的方法、使用该相变材料层形成相变存储器件的方法以及由此形成的相变存储器件。更具体，本发明的实施例涉及一种形成相变材料层的方法，使用该相变材料层形成相变存储器件的方法以及由此形成的相变存储器件，该相变存储器件可以减小或消除相变材料层中空隙或裂缝的形成。
背景技术
在半导体器件当中，相变存储器件具有非易失性特性，以便即使供电被中断，也不丢失存储数据。相变存储器件可以采用相变材料层，相变材料层对于存储数据可以显示出两种稳定状态。相变材料层可以根据加热温度和持续时间转变成非晶态或结晶态。典型地，非晶态中的相变材料层具有比结晶态中的相变材料层更高的电阻率。因此，根据相变材料层的状态，使用电阻率的变化，在相变存储器件的基本单元中可以储存逻辑“1”或“0”的数据。
焦耳加热可以被用作加热相变材料层以改变其状态的方法。例如，可以通过施加电流到连接到相变材料层的电极，围绕该相变材料层产生焦耳加热。通过调整施加电流的数量和/或持续时间来控制产生的焦耳加热的温度和/或持续时间，可以执行编程或擦除操作，即将相变材料层转变为非晶或结晶态。
通常，转变相变材料层的状态需要高温。例如，对于Ge-Sb-Te(GST)层，可能需要施加约630℃的温度，接近熔化温度，以将GST层转变为非晶态。产生这么多热量可能需要相当大数量的电流。由此，相变存储器件可能显示出大的功耗。此外，高度集成该相变存储器件可能是困难的，因为为了控制大电流，可能需要增加相变存储器件中的MOS晶体管的沟道宽度。
通过减小相变材料层和其处连接的电极之间的接触面积的尺寸，可以减小编程和/或擦除操作中使用的电流量。通过减小接触面积的尺寸，可以增加流过接触面积的电流密度，这可以允许编程和/擦除操作中使用的电流量减少。因为可以通过在露出电极的孔中淀积相变材料层来形成相变材料层，应当理解减小接触面积的尺寸可能需要减小孔的直径，这可能导致孔的高宽比被增加。
如果通过在衬底的整个表面上覆盖相变材料，在孔中淀积相变材料层，那么在孔的上部可能形成突出，在该突出下面的相变材料中导致空隙。此外，在孔的一个侧壁上淀积的相变材料接触在相对侧壁上淀积的相变材料的地点，可能形成裂缝。
空隙和裂缝可能会降低相变材料层的工作性能。例如，形成空隙或裂缝的部分相变材料可能具有很高的电阻，这使准确地探测由于结晶和非晶态之间的转变的电阻变化变得困难或不可能。因此，相变存储器件的感测余量可能降低。此外，空隙和裂缝可能减小相变存储器件中的基本单元的均匀性，以便编程电阻、擦除电阻、编程和擦除电流量等可能是不均匀的，使相变存储器件的操作退化。
发明内容
因此本发明涉及一种形成相变材料层的方法、使用该相变材料层形成相变存储器件的方法以及由此形成的相变存储器件，该相变存储器件基本上克服由于相关技术的限制和缺点的一个或多个问题。
因此本发明的实施例的一个特点是提供一种形成相变材料层的方法，该方法可以在导电部件上有选择地形成相变材料层。
因此本发明的实施例的另一特点是提供一种形成相变材料层的方法，该方法可以在导电部件上形成相变材料层，而在相邻绝缘体上不形成相变材料，这可以消除相变材料层中的突出、裂缝和/或空隙的形成。
因此本发明实施例的进一步的特点是提供一种具有相变材料层的相变存储器件，该相变材料层被均匀地形成并具有小的接触面积，以便该相变存储器件可以用于高度集成、低功耗的存储器。
通过提供形成相变材料层的方法，可以实现本发明的以上及其他特点和优点的至少一个，该方法包括制备具有绝缘体和导体的衬底，将该衬底装载到处理室中，注入淀积气体到该处理室中，以在导体的露出表面上有选择地形成相变材料层，以及从处理室卸载该衬底，其中处理室中的淀积气体的寿命短于淀积气体通过热能起反应的时间。
该淀积气体可以通过导体中的过剩电子反应，以形成相变材料层，该相变材料层可以从导体的露出表面向上生长。该处理室中的淀积气体的寿命可以长于淀积气体与导体中的过剩电子起反应的时间。该绝缘体可以覆盖衬底的整个表面，以及该导体可以被贯穿绝缘体的孔露出，由该孔露出的导体表面低于绝缘体的顶表面。淀积气体可以包括多个源气体，以及该源气体可以被同时注入到处理室中。该淀积气体可以包括多个源气体，该多个源气体分为多个气体组，每个具有至少一个源气体，该气体组可以被依次注入到处理室中，以及在各个气体组被注入处理室中之后，该方法还可以包括，用包含惰性气体的净化气体清洗该处理室。该绝缘体可以由选自由包含硅的硅基绝缘层和包含金属的金属基绝缘层构成的组的至少一种形成。相变材料层可以包括碲(Te)和硒(Se)的至少一种，以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O和N的至少一种。
通过提供一种形成相变存储器件的方法，也可以实现本发明的以上及其他特点和优点的至少一个，该方法包括形成覆盖衬底的整个表面的层间绝缘层，其中下电极被贯穿层间绝缘层的孔露出，使用选择性淀积，从下电极的露出表面向上生长相变材料层，以便形成相变图形，来填充下电极的露出表面之上的孔，以及在层间绝缘层上形成上电极并与相变图形接触，其中该选择性淀积可以包括注入淀积气体到其中执行淀积工序的处理室中，以及该处理室中的淀积气体的寿命可以短于淀积气体通过热能反应的时间。
该淀积气体可以与下电极中的过剩电子反应，以形成相变材料层。该处理室中的淀积气体的寿命可以长于淀积气体与下电极中的过剩电子反应的时间。
形成层间绝缘层和下电极可以包括，在衬底的预定区域上形成下电极，在具有下电极的衬底上形成层间绝缘层，以及构图该层间绝缘层，以形成露出下电极的孔。下电极可以由具有不同于上电极的电阻率的导电材料形成。形成层间绝缘层和下电极可以包括，在衬底上形成层间绝缘层，构图该层间绝缘层以形成孔，以栓塞的形状形成初步下电极，以填充孔，以及刻蚀该初步下电极以形成下电极，该下电极填充孔的下部。该方法还可以包括，在形成层间绝缘层之前，在衬底的预定区域上形成缓冲图形，其中该孔可以露出缓冲图形，以及在被该孔露出的缓冲图形上可以形成下电极，该缓冲图形由具有低于下电极的电阻率的导电材料形成。下电极可以由具有不同于上电极的电阻率的导电材料形成。
在处理室中布置的卡盘上可以装载一片衬底，以及该选择性淀积可以是单晶片型选择性淀积。在处理室中布置的衬底支撑单元上可以装载多片衬底，以及该选择性淀积可以是分批式选择性淀积。该淀积气体可以包括多个源气体，以及该源气体可以被同时注入到处理室中。该淀积气体可以包括多个源气体，多个源气体被分为多个气体组，每个具有至少一个源气体，该气体组可以被依次注入到处理室中，以及在各个气体组注入处理室中之后，该方法还可以包括，用包含惰性气体的净化气体清洗该处理室。
形成该相变图形可以包括，在孔中形成相变材料层，以便该相变材料层的下部填充该孔，以及该相变材料层的上部被布置在该下部上，该上部突出高于层间绝缘层的顶表面，以及平整相变材料层的突出上部，以形成相变图形。层间绝缘层可以由包含硅的硅基绝缘层和包含金属的金属基绝缘层的至少一种形成。该相变图形可以包括碲(Te)和硒(Se)的至少一种，以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O和N的至少一种。
本发明的上述及其他特点的至少一个还可以通过提供一种相变存储器件来实现，该相变存储器件包括布置在衬底的预定区域上的下电极，覆盖衬底的整个表面并具有露出下电极的孔的层间绝缘层，填充下电极的露出表面之上的孔的相变图形而没有空隙或裂缝，以及布置在层间绝缘层上并与相变图形接触的上电极。
该相变图形可以使用选择性淀积，从被孔露出的下电极的表面向上生长。该选择性淀积可以包括注入淀积气体到其中执行淀积工序的处理室中，该处理室中的淀积气体的寿命可以短于淀积气体通过热能反应的时间，以及该淀积气体可以通过下电极中的过剩电子反应，以便形成相变图形。该层间绝缘层可以覆盖下电极，该孔可以露出下电极的表面，以及下电极的露出表面可以高达或低于孔周围的层间绝缘层的底表面。下电极可以由具有不同于上电极的电阻率的导电材料形成。该下电极可以被限制在孔的下部，以及该相变图形可以填充下电极之上的孔。
该相变存储器件还可以包括，下电极和衬底之间以及衬底和邻近于下电极的层间绝缘层之间的缓冲图形，其中该缓冲图形可以与下电极接触，以及该缓冲图形可以由具有低于下电极的电阻率的导电材料形成。该下电极可以由具有不同于上电极的电阻率的导电材料形成。该下电极的电阻率可以高于上电极的电阻率。层间绝缘层可以由包含硅的硅基绝缘层和包含金属的金属基绝缘层的至少一种形成。该相变图形可以包括碲(Te)和硒(Se)的至少一种，以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O和N的至少一种。
附图说明
对所属领域的普通技术人员来说，通过参考附图对其优选示例性实施例的详细描述，将使本发明的上述及其他特点和优点变得更明显，其中：
图1至3图示了根据本发明的第一实施例形成相变存储器件的方法中的载物台的剖面图；
图4图示了根据本发明的第二实施例形成相变存储器件的方法流程图；
图5图示了根据本发明的第三实施例形成相变存储器件的方法流程图；
图6图示了淀积设备的示意图；
图7图示了另一淀积设备的示意图；
图8至10图示了根据本发明的第四实施例形成下电极的方法中的载物台的剖面图；
图11图示了根据本发明的第一实施例的相变存储器件的剖面图；以及
图12图示了根据本发明的第四实施例的相变存储器件的剖面图。
具体实施方式
在此将2006年4月21日在韩国知识产权局申请的、名称为“Method of Forming Phase Change Material Layer，Method of FormingPhase Change Memory Device Using the Same and Phase Change MemoryDevice So Formed”的韩国专利申请号2006-36209全部引入供参考。
现在参考附图更完全地描述本发明，在附图中图示了本发明的示例性实施例。但是，本发明可以以多种不同的形式体现，不应该认为局限于在此阐述的实施例。相反，提供这些实施例是为了本公开是彻底的和完全的，并将本发明的范围完全传递给所属领域的技术人员。
在图中，为了例示的清楚可以放大层和区域的尺寸。还应该理解，当一个层或元件被称为在另一层或衬底“上”时，它可以直接在另一层或衬底上，或也可以存在插入层。此外，应当理解当一个层被称为在另一层下面时，它可以直接在下面，和也可以存在一个或多个插入层。另外，还应当理解当一个层被称为在两个层之间时，它可以是两个层之间唯一的层，或也可以存在一个或多个插入层。当一个层被称为与另一层“接触”时，应当理解该层可以被电接触，即使存在一个或多个插入层，除非另外特别声明。相同的标记始终指相同的元件。
本发明的实施例涉及一种相变存储器件和形成该相变存储器件的方法，该方法通过使用选择性淀积方法形成相变材料层，可以减小或消除相变材料层中的空隙或裂缝的形成，其中淀积气体借助于基层中的过剩电子反应形成相变材料层，以及其中淀积气体的寿命短于热反应时间。淀积气体的寿命被定义为处理室中存在淀积气体的时间，并且淀积气体的热反应时间被定义为淀积气体借助于热能起反应的时间。淀积气体的寿命短于热反应时间，淀积气体不通过热能反应。电子反应时间被定义为淀积气体借助于基层中的过剩电子反应的时间。电子反应时间可以显著地短于热反应时间，以及淀积气体的寿命可以长于电子反应时间。由此，本发明的实施例可以提供一种没有形成空隙或裂缝的相变材料层，空隙或裂缝是常规方法中的普遍问题。因此，本发明的实施例可以提供一种显示出优异的工作特性的相变存储器件，以及可以适合于高集成度和/或低功耗。
图1至3图示了根据本发明的第一实施例形成相变存储器件的方法中的载物台的剖面图。参考图1，在衬底100上可以形成下绝缘层102，衬底100可以是，例如，半导体衬底。下绝缘层102可以由例如，氧化层形成。通过下绝缘层102，可以形成下栓塞104。下栓塞104可以与衬底100接触。下栓塞104可以由例如，掺杂多晶硅、金属如钨、导电金属氮化物如氮化钛或氮化钽、金属硅化物如硅化钨或硅化钛等的导电材料形成。
在衬底100上可以形成将与下栓塞104接触的开关器件。例如，可以在衬底100上形成将与栓塞104接触的PN二极管的一端。在另一实施方式中，在衬底100上可以形成将与下栓塞104接触的金属氧化物半导体(MOS)晶体管的源/漏区。
在下绝缘层102上可以形成下电极106。下电极106可以与下栓塞104接触。在衬底100上和在下电极106上可以形成层间绝缘层108。层间绝缘层108可以被构图，以便形成露出下电极106的孔110。下电极106可以由导电材料，如过渡金属(transition metal)、导电的过渡金属氮化物、导电的三元氮化物等形成。该过渡金属可以包括，例如，钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、或钨(W)的一种或多种。该导电的过渡金属氮化物可以包括例如，氮化钛、氮化铪、氮化钒、氮化铌、氮化钽或氮化钨的一种或多种。该导电的三元碳氮化物可以包括例如，钛氮化铝、钛氮化碳、碳氮化钽、氮硅化钛或氮硅化钽的一种或多种。
层间绝缘层108可以由绝缘材料形成，例如，硅基绝缘层如氮化硅层、氧化硅层或氮氧化硅层或包括氧化铝、氧化钽或氧化铪的金属基绝缘层等形成。
根据本发明的第一实施例，可以使用选择性淀积方法，在被孔110露出的下电极106的表面上形成相变材料层112。相变材料层112可以形成为它从下电极106的露出表面向上生长。孔110内的层间绝缘层108的顶表面和层间绝缘层108的侧表面上不淀积相变材料层112，即，不从其中生长相变材料层112。由此，相变材料层112可以填充孔110，而没有空隙或裂缝。
现在将结合图4-7更详细地描述形成相变材料层112的选择性淀积方法。图4图示了根据本发明的第二实施例形成相变存储器件的方法流程图，图5图示了根据本发明第三实施例形成相变存储器件的方法流程图，图6图示了淀积设备的示意图，以及图7图示了另一淀积设备的示意图。
图6所示的淀积设备可以包括处理室400，具有其中可以执行淀积工序的内部空间。在处理室400中可以布置卡盘405，卡盘405具有用于支撑衬底100的顶表面，衬底100可以被装载在卡盘405上。在处理室400中可以布置气体供应单元410，以便提供淀积气体到在卡盘405上加载的衬底100。该气体供应单元可以是例如，喷头型410，如图6所示。气体供应单元410可以被布置在卡盘405之上并与卡盘405隔开。就喷头型气体供应单元410而言，气体供应单元410可以包括多个气嘴。在另一实施方式中(未示出)，该气体供应单元可以具有不同的形状，例如，该气体供应单元可以是穿过处理室400的多个气体供应导管，其中该多个气体供应导管被互相隔开。一个或多个排气导管415可以穿过处理室400。
现在将结合上述淀积设备和图4所示的流程图描述在衬底100上有选择地形成相变材料层112的选择性淀积方法。
首先，其中具有孔110的衬底100可以被装载到处理室400中(S200)。详细地，衬底100可以被装载在卡盘405的顶表面上。在一种实施方式中，卡盘405可以是可以提供热量以获得用于淀积工序的预定处理温度的单元。卡盘405可以直接提供热量到衬底100。
淀积气体可以被注入到处理室400中，以便有选择地淀积相变材料层112(S210)。相变材料层112可以由例如具有碲(Te)或硒(Se)的一种或多种以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O或N的一种或多种的化合物形成，该碲(Te)或硒(Se)是硫族化物。作为特定的例子，相变材料层112可以包括Ge-Sb-Te、As-Sb-Te、As-Ge-Sb-Te、Sn-Sb-Te、Ag-In-Sb-Te、In-Sb-Te、5A族元素-Sb-Te、6A族元素-Sb-Te、5A族元素-Sb-Se、6A族元素-Sb-Se等。如上所述，相变材料层112可以是包含多种元素的化合物，因此，该淀积气体可以包括各种源气体。
淀积气体的寿命被定义为淀积气体存在于处理室400中的时间。此外，热反应时间被定义为淀积气体借助于热能起反应的时间，以及淀积气体的寿命可以短于热反应时间。淀积气体的反应可以包括淀积气体中包含的源气体的分解和/或结合。由于该寿命短于热反应时间，淀积气体不会通过热能反应。在导电的下电极106中可以存在多个过剩电子，以及淀积气体可以通过过剩电子反应，以便形成相变材料层112，即，通过电子传递反应，以便该淀积气体通过被孔110所露出的下电极106的表面中的过剩电子起反应，以形成相变材料层112。由此，相变材料层112可以从下电极的露出表面向上生长。
层间绝缘层108可以由其中没有过剩电子的绝缘材料形成。由此，相变材料层112不由层间绝缘层108的表面形成或在其上淀积，即，相变材料层112不从层间绝缘层108中的孔110的侧壁上或层间绝缘层108的顶表面上生长或在其上淀积。
电子反应时间被定义为淀积气体借助于基层中的过剩电子反应的时间。该电子反应时间可以显著地短于热反应时间，以及淀积气体的寿命可以长于电子反应时间。通过相对于热反应时间缩短淀积气体的寿命，因为下电极106的过剩电子，淀积气体可以仅仅在下电极106的露出表面上反应。由此，相变材料层112可以被有选择地形成在下电极106的露出表面上，而不形成在层间绝缘层108的表面上。因此，相变材料层112可以从下电极106的露出表面向上生长，以便相变材料层112可以填充110，而没有空隙或裂缝。
处理室400中的淀积气体的寿命可以使用淀积气体和流入量和从淀积室400排出的气体的流出量来控制。例如，当淀积气体的流入量大于排出气体的流出量时，寿命可以增加，而当淀积气体的流入量小于排出气体的流出量时，寿命可能减小。
淀积气体的寿命也可以使用处理温度来控制。例如，可以通过降低处理温度来增加淀积气体的寿命，以便当处理温度减小时，热反应时间增加。增加热反应时间可以增加寿命。因此，该寿命可以由一个或多个系数决定，包括气体的流入量和出流量以及处理温度。
在一个实施方式中，相变材料层112可以由Ge-Sb-Te(GST)形成。在此情况下，淀积气体中包含的源气体可以包括，例如，GeH(i-Bu)3，Sb(i-Pr)3和Te(t-Bu)2，以及该处理温度可以约为350℃。在此情况下，寿命可以约为1秒。因此，相变材料层112可以从下电极106的露出表面向上生长，以便它填充孔110，而没有空隙或裂缝。在此情况下，当处理温度减小至350℃或更低时，寿命可以被增加到一秒或更多。
在形成相变材料层112之后，可以从处理室400卸载衬底100(S220)。
图6的淀积设备是单晶片型淀积设备，用于每次在一个衬底100上执行选择性淀积工序。但是，本发明的实施例不限于此，以及可以使用具有不同形状的其他淀积设备执行该选择性淀积方法。
图7图示了另一淀积设备的示意图。参考图7，该淀积设备可以包括处理室400’。处理室400’可以配置有法兰(flange)455，其具有其中顶部和底部被开启的内部空间和在法兰455上安装的外管450。外管450可以具有与法兰455的内部空间连通的内部空间。外管450的顶部可以被关闭。内管460可以被布置在外管450的内部。内管460可以被安装在法兰455的内壁上形成的突出上。内管460和外管450可以相互隔开。内管460可以具有内部空间，以及内管460的顶部和底部部分可以被开启。在法兰450上可以安装排气管475和进气管480。当在处理室400’中执行淀积工序时，可以借助于加热单元(未示出)，例如，围绕外管450的外壁的加热单元，将用于获得预定处理温度的热量提供到处理室400’中。
在执行选择性淀积工序中，衬底支撑单元470可以被安装在内管460中。详细地，衬底支撑单元470可以被安装在板465上，板465可以被安装在法兰450底部上，以便密封处理室400’。在衬底支撑单元470上可以同时装载多个衬底100。结合图4描述的选择性淀积工序可以使用图7的淀积设备来执行。
参考图2，4和7，在衬底支撑单元470上可以装载其中具有各个孔110的多个衬底100。此后，衬底支撑单元470可以被安装在内管470中，然后衬底100可以被装载到处理室400’中。此后，淀积气体可以通过进气管480注入到处理室400’中，以便在被孔110露出的下电极106上有选择地淀积相变材料层112。
在执行选择性淀积工序中，淀积气体的寿命被定义为处理室400’中存在淀积气体的时间，以及淀积气体的热反应时间被定义为淀积气体借助于热能起反应的时间。淀积气体的寿命短于热反应时间，该淀积气体不通过热能反应。由此，相变材料层112可以被有选择地淀积，以便它从下电极106的露出表面向上生长，如上所述。淀积气体的寿命可以长于电子反应时间。在形成相变材料层112之后，可以从处理室400’卸载衬底100。
图7的淀积设备是分批式淀积设备，其配置为在多个衬底100上同时执行选择性淀积工序。通过使用该分批式淀积设备来执行选择性淀积工序，可以显著地提高相变存储器件的生产率。此外，衬底支撑单元470以及外管和内管450和460可以由石英形成。由于石英是绝缘材料，相变材料层112不可能形成在衬底支撑单元470、外管450以及内管460的表面上。因此，该分批式淀积设备的清洗周期可以被延长，由此提高生产率。图7的分批式淀积设备可以对应于其中依次层叠衬底100的纵向淀积设备。在另一实施方式中，该选择性淀积工序可以使用分批式水平淀积设备来执行。
再次参考图4，在该选择性淀积方法中，多种源气体可以被同时注入到处理室中。在另一实施方式中，可以交替地执行选择性淀积工序，如将结合图5描述。在此情况下，也可以使用图6的淀积设备来执行该选择性淀积工序。
图5图示了根据本发明第三实施例形成相变存储器件的方法流程图。参考图2、5和6，在处理室400中可以装载具有露出下电极106的孔110的衬底100(S300)。在此，衬底100可以被装载在卡盘405的顶表面上。
参考图5，淀积气体可以被提供作为多种源气体，该多种源气体集合成多个气体组，每个具有至少一种源气体。在该实施例中，该淀积气体可以包含第一、第二和第三气体组。在其他实施方式中，该淀积气体可以包括两个气体组、四个气体组或更多。若相变材料层112是GST，在第一气体组中可以是GeH(i-Bu)3、Sb(i-Pr)3和Te(t-Bu)2之一，在第二气体组中可以是它们的另一种，以及在第三气体组中可以是它们的剩余一种。淀积气体的第一气体组可以被注入到处理室400中(S310)。随后，可以执行第一清洗，以清洗该处理室400(8320)。第一清洗(S320)可以使用包含惰性气体的净化气体来执行。
处理室400中的第一气体组的寿命可以短于热反应时间。由此，第一气体组可以通过下电极106的过剩电子起反应。第一气体组可以通过过剩电子起反应，例如，通过过剩电子分解，以便它仅仅淀积在下电极106的露出表面上，而不淀积在层间绝缘层108的表面上。第一气体组的寿命可以长于电子反应时间。
通过控制，例如，第一气体组的和/或流入速率或第一气体组的寿命，或处理室400中的气体的流出量和/或流出速率，可以决定第一气体组的寿命。此外，可以通过控制处理温度来决定第一气体组的寿命。此外，第一气体组的寿命可以使用第一清洗时(S320)的净化气体的流入量和流入速率以及第一气体组的注入(S310)和第一清洗(S320)之间的时间间隔来决定。当然，第一气体组的寿命可以通过结合上述控制方法来决定。
接下来，淀积气体的第二气体组可以被注入到处理室400中。可以使用包含惰性气体的净化气体来执行第二清洗，以清洗处理室400。第二气体组的寿命也可以短于热反应时间。第二气体组的寿命可以长于电子反应时间。由此，第二气体组可以仅仅在下电极106的露出表面反应。因此，在下电极106的露出表面上，可以存在由第一和第二气体组形成的中间化合物。
第二气体组的寿命可以用和控制第一气体组的寿命一样的方法来控制。亦即，第二气体组的寿命可以通过控制第二气体组的流入量和/或流入速率、处理室400中的气体的流出量和/或流出速率、处理温度、第二清洗(S340)时的净化气体的流入量和流入速率以及第二气体组的注入(S330)和第二清洗(S340)之间的时间间隔等来控制。第二气体组的寿命可以通过结合上述控制方法来控制。
接下来，第三气体组可以被注入到处理室400中(S350)，以及可以执行第三清洗，以清洗该处理室400。第三气体组的寿命可以短于热反应时间。此外，第三气体组的寿命可以长于电子反应时间。由此，第三气体组可以仅仅在下电极106的露出表面上反应。因此，相变材料层112可以在下电极106的露出表面上形成。控制第三气体组的寿命可以用和第一和第二气体组相同的方法执行。
通过上述工序(S310至S360)形成的相变材料层112可以具有接近原子层厚度的厚度。因此，为了将相变材料层112填充到孔110中，上述工序(S310至S360)可以被重复地执行。
在形成相变材料层112以填充孔110之后，可以从处理室400卸载衬底100。
由于根据图5的流程图所示的选择性淀积方法的淀积气体寿命可以短于热反应时间，相变材料层112可以从下电极106的露出表面向上生长，以及不从层间绝缘层108的表面生长。由此，该相变材料层112可以填充孔110，而没有空隙或裂缝，这可以得到比通常制备的层显著地更均匀和无缺陷的相变材料层。
再次参考图2，相变材料层112可以形成为它向上突出高于层间绝缘层108的顶表面。亦即，相变材料层112可以形成有填充孔110的下部和突出高于层间绝缘层108的顶表面的上部。参考图3，可以执行平整，以除去相变材料层112的突出，以便相变材料层112转变为相变图形112a，其仅仅形成为填充孔110。相变材料层112的突出的去除可以通过例如，深腐蚀或化学机械抛光(CMP)工序来执行。在另一实施方式中，相变材料层112可以被淀积为其顶表面高达层间绝缘层108的顶表面。在此情况下，该平整工序可以被省略，因此，相变材料层112可以被用作相变图形112a。
在层间绝缘层108上可以形成上电极114。上电极114可以与相变图形112a接触。上电极114可以由导电材料形成。例如，上电极114可以由过渡金属、导电的过渡金属氮化物、导电的三元氮化物的一种或多种材料等形成。该过渡金属可以包括例如，钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、或钨(W)的一种或多种。该导电的过渡金属氮化物可以包括例如，氮化钛、氮化铪、氮化钒、氮化铌、氮化钽或氮化钨的一种或多种。该导电的三元碳氮化物铝可以包括例如，钛氮化铝、钛氮化碳、碳氮化钽、氮硅化钛或氮硅化钽的一种或多种。
下电极106的电阻率可以不同于上电极114的电阻率。相变图形112a中的编程区可以对应于邻近于下电极106的第一区域和邻近于上电极114的第二区域之间的区域。当编程区被减小时，相变存储器件的编程和/或擦除操作需要的电流量可以被减小。当下电极106具有比上电极114更高的电阻率时，该编程区可以是邻近于下电极的第一区，而当下电极106具有比上电极114更低的电阻率时，该编程区可以是邻近于上电极114的第二区。
在下面的描述中，将描述形成相变存储器件的方法，其中下电极形成为具有不同于上述下电极106的形状。该方法可以类似于如上所述的方法，因此相同的参考标记表示相同的元件。
图8至10图示了根据本发明的第四实施例形成下电极的方法中的载物台的剖面图。参考图8，在衬底100上可以形成下绝缘层102，以及通过下绝缘层102可以形成下栓塞104。在下绝缘层102上可以形成缓冲层105。缓冲层105可以由导电材料形成。
层间绝缘层108可以形成在衬底100的表面上，并可以被构图，以便形成露出缓冲层105的区域的孔110。缓冲层105可以允许增加孔110和下栓塞104之间的对准余量。由此，根据特定器件和制造工序的需要，缓冲层105可以被省略，而在这样情况下，孔110可以露出下栓塞104。
如图8所示，可以以栓塞的形状形成初步下电极107，以便填充孔110。参考图9，初步下电极107可以被刻蚀，以便形成填充孔110的下电极107a，并具有低于层间绝缘层108的顶表面的顶表面。下电极107a上面的孔110的上部可以是空的。下电极107a可以包括过渡金属、导电的过渡金属氮化物或导电的三元氮化物的一种或多种。该过渡金属可以包括，例如，一个或多个钛(Ti)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、或钨(W)。该导电的过渡金属氮化物可以包括，例如，氮化钛、氮化铪、氮化钒、氮化铌、氮化钽或氮化钨的一种或多种。该导电的三元碳氮化物铝可以包括，例如，钛氮化铝、钛氮化碳、碳氮化钽、氮硅化钛或氮硅化钽的一种或多种。缓冲层105可以由具有比下电极107a更低电阻率的导电材料形成。例如，缓冲层105可以由钨形成。
参考图10，在下电极107a之上，可以形成填充孔110的相变构图112a’。通过选择性淀积方法，如上面结合图4和5所述，可以形成相变图形112a’。因此，相变图形112a’可以被有选择地形成，以便它从下电极107a的露出表面向上生长。当形成相变图形112a’时，可以附加地执行平整工序，如上面结合图2所述。在层间绝缘层114上可以形成上电极114，以便它与相变图形112a’接触。
下电极107a的电阻率可以不同于上电极114的电阻率。具体，下电极107a的电阻率可以高于上电极114的电阻率。由此，相变图形112a’中的编程区可以是邻近于下电极107a的区域。在编程和/或擦除操作中，由于下电极107a被布置在孔110的下部中，焦耳加热可能主要产生在下电极107a和相变图形112a’之间的界面处，该界面可以被布置在孔110中。因此，通过使编程和/或擦除操作中产生的焦耳热损失最小化，可以使相变存储器件的功耗最小化。此外，下电极107a可以填充孔110的下部，以便孔110的高宽比可以被减小。
下面将参考附图描述根据本发明实施例的相变存储器件。
图11图示了根据本发明第一实施例的相变存储器件的剖面图。参考图11，在衬底100上可以布置下绝缘层102，以及下栓塞104可以贯穿下绝缘层102以与衬底100接触。下电极106可以被布置在下绝缘层102上。下电极106可以与下栓塞104接触。
层间绝缘层108可以覆盖衬底100的表面。孔110可以贯穿层间绝缘层108，以露出下电极106的区域。下电极106的露出表面可以高达或低于围绕孔110的层间绝缘层108的底表面。相变图形112a可以填充孔110，而没有空隙或裂缝。借助于根据本发明的实施例的选择性淀积方法，如上所述，相变图形112a可以从被孔110露出的下电极106的表面向上生长。相变图形112a的底表面可以与下电极106接触。上电极114可以被布置在层间绝缘层108上。上电极114可以与相变图形112a接触。
上绝缘层120可以覆盖衬底100和上电极114的表面。上栓塞122可以贯穿上绝缘层120以与上电极114接触。在上绝缘层120上可以布置互连124。互连124可以与上栓塞122接触。互连124可以对应于位线。互连124和上栓塞122可以由导电材料形成。
在另一实施方式(未示出)中，互连124和上栓塞122可以被省略。在此情况下，上电极114可以具有互连形状，延伸至任意侧边，以及可以对应于位线。
现在将参考图12描述下电极具有不同形状的相变存储器件，图12图示了根据本发明的第四实施例的相变存储器件的剖面图。参考图12，下绝缘层102可以被布置在衬底100上，以及下栓塞104可以贯穿下绝缘层102以与衬底100接触。在绝缘层102上可以布置缓冲层105，以及层间绝缘层108可以覆盖衬底100和缓冲层105的表面。孔110可以贯穿层间绝缘层108，以及可以露出部分缓冲层105。
下电极107a可以填充孔110的下部，即，它可以被限制在孔110的下部。下电极107a的底表面可以与缓冲层105接触。相变图形112a’可以填充下电极107a上面的孔110，而没有空隙或裂缝。相变图形112a’可以从下电极107a的顶表面向上生长。
上电极114可以形成在层间绝缘层108上。上电极114可以与相变图形112a’接触。上绝缘层120可以覆盖衬底100和上电极114的表面，以及上栓塞122可以贯穿上绝缘层120，以与上电极114接触。互连124可以被布置在上绝缘层120上，以便它与上栓塞122接触。该互连可以对应于例如位线。在另一实施方式中(不示出)，互连124和上栓塞122可以被省略，而在这样情况下，上电极114可以延伸至任意侧边，以便形成位线。
如上所述，该相变存储器件可以包括在衬底的预定区域上布置的下电极、覆盖衬底的表面并具有露出下电极的孔的层间绝缘层、没有空隙和裂缝地填充下电极的露出表面上的孔的相变图形、以及布置在该层间绝缘层上并与该相变图形接触的上电极。通过根据本发明实施例的选择性淀积方法，该相变图形可以从被孔露出的下电极的表面向上生长。通过注入气体到其中执行淀积工序的处理室中，可以执行该选择性淀积方法，处理室中的淀积气体的寿命可以短于淀积气体通过热能反应的时间，以及该淀积气体可以通过下电极中的过剩电子反应，以便形成相变材料层。
该层间绝缘层可以覆盖下电极，该孔可以露出部分下电极，以及下电极的露出表面可以高达或低于孔周围的层间绝缘层的底表面。上电极可以由具有不同于上电极的电阻率的导电材料形成。该下电极可以填充孔的下部，以及相变材料层可以填充下电极之上的孔。该相变存储器件还可以包括下电极和衬底之间以及衬底和邻近于下电极的层间绝缘层之间的缓冲图形。该缓冲图形可以与上电极接触，以及该缓冲图形可以由具有低于上电极的电阻率的导电材料形成。该上电极可以由具有不同于下电极的电阻率的导电材料形成，例如，下电极的电阻率可以高于上电极的电阻率。该层间绝缘层可以由包含的硅基绝缘层或金属基绝缘层形成。该相变材料层可以包括例如，Te或Se，以及Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O或N的一种或多种。
在此已经公开了本发明的示例性实施例，尽管使用了具体的术语，但是它们仅仅被普通使用和解释以及理解性描述，而不是为了限制。由此，所属领域的普通技术人员应当明白，在不脱离下面的权利要求所阐述的本发明的精神和范围的条件下，可以在形式上和细节上进行各种改变。

Claims (34)

1.一种形成相变材料层的方法，包括：
制备具有绝缘体和导体的衬底；
将该衬底装载到处理室中；
注入淀积气体到该处理室中，以在导体的露出表面上有选择地形成相变材料层；以及
从该处理室卸载衬底，
其中该处理室中的淀积气体的寿命短于该淀积气体通过热能起反应的时间。
2.如权利要求1所述的方法，其中该淀积气体通过导体中的过剩电子起反应，以形成相变材料层，该相变材料层从导体的露出表面向上生长。
3.如权利要求2所述的方法，其中该处理室中的淀积气体的寿命长于淀积气体通过导体中的过剩电子起反应的时间。
4.如权利要求1所述的方法，其中
该绝缘体覆盖衬底的整个表面，以及
该导体被贯穿绝缘体的孔露出，被该孔露出的导体表面低于绝缘体的顶表面。
5.如权利要求1所述的方法，其中
该淀积气体包括多种源气体，以及
该源气体被同时注入到处理室中。
6.如权利要求1所述的方法，其中
该淀积气体包括多种源气体，该多种源气体分为多个气体组，每个具有至少一种源气体，
该气体组被依次注入到处理室中，以及
该方法还包括，在注入各个气体组到处理室中之后，用包含惰性气体的净化气体清洗该处理室。
7.如权利要求1所述的方法，其中该绝缘体由选自由包含硅的硅基绝缘层和包含金属的金属基绝缘层构成的组至少一种形成。
8.如权利要求1所述的方法，其中该相变材料层包括碲(Te)和硒(Se)的至少一种，以及选自由Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O和N构成的组的至少一种元素。
9.一种形成相变存储器件的方法，包括：
形成覆盖衬底的整个表面的层间绝缘层，其中下电极被贯穿层间绝缘层的孔露出；
使用选择性淀积，从下电极的露出表面向上生长相变材料层，以便形成填充下电极的露出表面之上的孔的相变图形；以及
在该层间绝缘层上形成上电极，并与相变图形接触，其中：
该选择性淀积包括注入淀积气体到其中执行淀积工序的处理室中，以及
该处理室中的淀积气体的寿命短于淀积气体通过热能起反应的时间。
10.如权利要求9所述的方法，其中该淀积气体通过下电极中的过剩电子起反应，以形成相变材料层。
11.如权利要求10所述的方法，其中该处理室中的淀积气体的寿命长于淀积气体通过下电极中的过剩电子起反应的时间。
12.如权利要求9所述的方法，其中形成该层间绝缘层和下电极包括：
在衬底的预定区域上形成下电极；
在具有下电极的衬底上形成层间绝缘层；以及
构图该层间绝缘层，以形成露出下电极的孔。
13.如权利要求12所述的方法，其中该下电极由具有不同于上电极的电阻率的导电材料形成。
14.如权利要求9所述的方法，其中形成该层间绝缘层和下电极包括：
在衬底上形成层间绝缘层；
构图该层间绝缘层，以形成孔；
以栓塞的形状形成初步下电极，以填充该孔；以及
刻蚀该初步下电极，以形成下电极，该下电极填充该孔的下部。
15.如权利要求14所述的方法，还包括，在形成层间绝缘层之前，在衬底的预定区域上形成缓冲图形，其中：
该孔露出该缓冲图形，以及
在被该孔露出的缓冲图形上形成下电极，该缓冲图形由具有低于下电极的电阻率的导电材料形成。
16.如权利要求14所述的方法，其中该下电极由具有不同于上电极的电阻率的导电材料形成。
17.如权利要求9所述的方法，其中：
在处理室中布置的卡盘上装载一片衬底，以及
该选择性淀积是单晶片型选择性淀积。
18.如权利要求9所述的方法，其中在处理室中布置的衬底支撑单元上装载多片衬底，以及
该选择性淀积是分批式选择性淀积。
19.如权利要求9所述的方法，其中
该淀积气体包括多种源气体，以及
该源气体被同时注入到处理室中。
20.如权利要求9所述的方法，其中：
该淀积气体包括多种源气体，多种源气体分为多个气体组，每个组具有至少一种源气体；
气体组被依次注入到该处理室中，以及
该方法还包括，在注入各个气体组到处理室中之后，用包含惰性气体的净化气体清洗处理室。
21.如权利要求9所述的方法，其中形成相变图形包括：
在该孔中形成相变材料层，以便该相变材料层的下部填充该孔，以及在该下部上布置相变材料层的上部，该上部突出高于层间绝缘层的顶表面；以及
平整该相变材料层的突出上部，以形成相变图形。
22.如权利要求9所述的方法，其中该层间绝缘层由选自由包含硅的硅基绝缘层和包含金属的金属基绝缘层构成的组的至少一种形成。
23.如权利要求9所述的方法，其中该相变图形包括碲(Te)和硒(Se)的至少一种，以及选自由Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O和N构成的组的至少一种元素。
24.一种相变存储器件，包括：
在衬底的预定区域上布置的下电极；
覆盖该衬底的整个表面并具有露出下电极的孔的层间绝缘层；
没有空隙或裂缝地填充该下电极的露出表面之上的孔的相变图形；以及
布置在该层间绝缘层上并与该相变图形接触的上电极。
25.如权利要求24所述的相变存储器件，其中使用选择性淀积，该相变图形从被孔露出的下电极的表面向上生长。
26.如权利要求25所述的相变存储器件，其中：
该选择性淀积包括注入淀积气体到其中执行淀积工序的处理室中，
该处理室中的淀积气体的寿命短于淀积气体通过热能反应的时间，以及
该淀积气体通过下电极中的过剩电子起反应，以便形成相变图形。
27.如权利要求24所述的相变存储器件，其中
该层间绝缘层覆盖下电极，
该孔露出下电极的表面，以及
该下电极的露出表面高达或低于孔周围的层间绝缘层的底表面。
28.如权利要求27所述的相变存储器件，其中该下电极由具有不同于上电极的电阻率的导电材料形成。
29.如权利要求24所述的相变存储器件，其中
该下电极被限制在孔的下部，以及
该相变图形填充下电极之上的孔。
30.如权利要求29所述的相变存储器件，还包括在下电极和衬底之间以及在衬底和邻近于下电极的层间绝缘层之间的缓冲图形，其中：
该缓冲图形与下电极接触，以及
该缓冲图形由具有低于下电极的电阻率的导电材料形成。
31.如权利要求29所述的相变存储器件，其中该下电极由具有不同于上电极的电阻率的导电材料形成。
32.如权利要求31所述的相变存储器件，其中该下电极的电阻率高于上电极的电阻率。
33.如权利要求24所述的相变存储器件，其中该层间绝缘层由选自包含硅的硅基绝缘层和包含金属的金属基绝缘层构成的组的至少一种形成。
34.如权利要求24所述的相变存储器件，其中该相变图形包括碲(Te)和硒(Se)的至少一种，以及选自由Ge、Sb、Bi、Pb、Sn、Ag、As、S、Si、P、O和N构成的组的至少一种元素。
CNA2007101010227A 2006-04-21 2007-04-23 形成相变材料层的方法及使用其形成的相变存储器件 Pending CN101106173A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060036209 2006-04-21
KR1020060036209A KR100717286B1 (ko) 2006-04-21 2006-04-21 상변화 물질층의 형성 방법과, 그 방법을 이용한 상변화기억 소자의 형성 방법 및 상변화 기억 소자

Publications (1)

Publication Number Publication Date
CN101106173A true CN101106173A (zh) 2008-01-16

Family

ID=38270459

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007101010227A Pending CN101106173A (zh) 2006-04-21 2007-04-23 形成相变材料层的方法及使用其形成的相变存储器件

Country Status (4)

Country Link
US (1) US8034683B2 (zh)
JP (1) JP2007294964A (zh)
KR (1) KR100717286B1 (zh)
CN (1) CN101106173A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102290528A (zh) * 2010-06-15 2011-12-21 索尼公司 存储装置及其制造方法
CN104681720A (zh) * 2015-02-09 2015-06-03 江苏理工学院 用于相变存储器的SbSe基掺氮纳米薄膜材料及其制备方法
CN108288618A (zh) * 2009-04-15 2018-07-17 美光科技公司 形成相变材料的方法和形成相变存储器电路的方法
CN108695433A (zh) * 2017-03-31 2018-10-23 三星电子株式会社 半导体器件及其制造方法
CN110828664A (zh) * 2019-11-19 2020-02-21 中国科学院上海微系统与信息技术研究所 一种相变材料、相变材料的制备方法和相变存储器

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812404B2 (en) 2005-05-09 2010-10-12 Sandisk 3D Llc Nonvolatile memory cell comprising a diode and a resistance-switching material
US7834338B2 (en) * 2005-11-23 2010-11-16 Sandisk 3D Llc Memory cell comprising nickel-cobalt oxide switching element
US7816659B2 (en) * 2005-11-23 2010-10-19 Sandisk 3D Llc Devices having reversible resistivity-switching metal oxide or nitride layer with added metal
US7875871B2 (en) * 2006-03-31 2011-01-25 Sandisk 3D Llc Heterojunction device comprising a semiconductor and a resistivity-switching oxide or nitride
US7808810B2 (en) * 2006-03-31 2010-10-05 Sandisk 3D Llc Multilevel nonvolatile memory cell comprising a resistivity-switching oxide or nitride and an antifuse
US7829875B2 (en) 2006-03-31 2010-11-09 Sandisk 3D Llc Nonvolatile rewritable memory cell comprising a resistivity-switching oxide or nitride and an antifuse
KR101169395B1 (ko) * 2006-10-13 2012-07-30 삼성전자주식회사 상변화층의 표면처리공정을 포함하는 상변화 메모리 소자의제조방법
KR100896180B1 (ko) * 2007-01-23 2009-05-12 삼성전자주식회사 선택적으로 성장된 상변화층을 구비하는 상변화 메모리소자 및 그 제조방법
US7824956B2 (en) 2007-06-29 2010-11-02 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7902537B2 (en) 2007-06-29 2011-03-08 Sandisk 3D Llc Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same
US7846785B2 (en) 2007-06-29 2010-12-07 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
EP2162916B1 (en) 2007-06-29 2013-03-20 Sandisk 3D LLC Method of forming a memory cell that employs a selectively deposited reversible resistance-switching element
US8233308B2 (en) 2007-06-29 2012-07-31 Sandisk 3D Llc Memory cell that employs a selectively deposited reversible resistance-switching element and methods of forming the same
KR20100119756A (ko) * 2008-01-25 2010-11-10 인터내셔널 비지네스 머신즈 코포레이션 게르마늄 및 안티몬을 포함하는 재료들의 금속 촉매 작용된 선택적 증착
KR101515544B1 (ko) * 2008-04-18 2015-04-30 주식회사 원익아이피에스 칼코제나이드 박막 형성방법
KR20100055102A (ko) * 2008-11-17 2010-05-26 삼성전자주식회사 가변 저항 메모리 장치, 그것의 제조 방법, 그리고 그것을 포함하는 메모리 시스템
JP5462490B2 (ja) * 2009-01-19 2014-04-02 株式会社日立製作所 半導体記憶装置
US7785978B2 (en) * 2009-02-04 2010-08-31 Micron Technology, Inc. Method of forming memory cell using gas cluster ion beams
KR20100108001A (ko) * 2009-03-27 2010-10-06 삼성전자주식회사 정보 저장 패턴의 형성방법
KR101559912B1 (ko) * 2009-03-31 2015-10-13 삼성전자주식회사 상변화 메모리 소자의 형성방법
US8003521B2 (en) * 2009-04-07 2011-08-23 Micron Technology, Inc. Semiconductor processing
KR20110058031A (ko) 2009-11-25 2011-06-01 삼성전자주식회사 가변저항 메모리 장치의 제조 방법
KR20110106712A (ko) * 2010-03-23 2011-09-29 삼성전자주식회사 상변화 메모리 소자 및 그의 제조방법
CN102884610A (zh) * 2010-05-12 2013-01-16 应用材料公司 局限工艺空间的pecvd腔室
JP2016063091A (ja) * 2014-09-18 2016-04-25 株式会社日立国際電気 基板処理方法、基板処理装置およびプログラム
US9276210B1 (en) * 2014-12-04 2016-03-01 Intermolecular, Inc. Conductive barriers for ternary nitride thin-film resistors
US9466792B2 (en) * 2015-02-17 2016-10-11 Macronix International Co., Ltd. Memory device and method for fabricating the same
US11749564B2 (en) * 2020-09-22 2023-09-05 Applied Materials, Inc. Techniques for void-free material depositions

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332118B1 (ko) 1999-06-29 2002-04-10 박종섭 반도체 소자의 금속 배선 형성 방법
US6545287B2 (en) 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6759267B2 (en) * 2002-07-19 2004-07-06 Macronix International Co., Ltd. Method for forming a phase change memory
US20060006472A1 (en) 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
KR100566699B1 (ko) 2004-08-17 2006-04-03 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
KR100653701B1 (ko) * 2004-08-20 2006-12-04 삼성전자주식회사 반도체 소자의 작은 비아 구조체 형성방법 및 이를 사용한상변화 기억 소자의 제조방법
KR100623181B1 (ko) * 2004-08-23 2006-09-19 삼성전자주식회사 상변화 메모리 장치 및 이의 제조 방법
KR101124504B1 (ko) * 2005-09-22 2012-03-15 삼성전자주식회사 ＡＬＤ 공정에 의한 비정질 ＮｉＯ 박막의 제조방법 및상기 비정질 ＮｉＯ 박막을 이용한 비휘발성 메모리 소자

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108288618A (zh) * 2009-04-15 2018-07-17 美光科技公司 形成相变材料的方法和形成相变存储器电路的方法
CN102290528A (zh) * 2010-06-15 2011-12-21 索尼公司 存储装置及其制造方法
CN104681720A (zh) * 2015-02-09 2015-06-03 江苏理工学院 用于相变存储器的SbSe基掺氮纳米薄膜材料及其制备方法
CN108695433A (zh) * 2017-03-31 2018-10-23 三星电子株式会社 半导体器件及其制造方法
CN108695433B (zh) * 2017-03-31 2024-02-09 三星电子株式会社 半导体器件及其制造方法
CN110828664A (zh) * 2019-11-19 2020-02-21 中国科学院上海微系统与信息技术研究所 一种相变材料、相变材料的制备方法和相变存储器

Also Published As

Publication number Publication date
US20070246743A1 (en) 2007-10-25
US8034683B2 (en) 2011-10-11
KR100717286B1 (ko) 2007-05-15
JP2007294964A (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
CN101106173A (zh) 形成相变材料层的方法及使用其形成的相变存储器件
KR101620396B1 (ko) 상변화 메모리 소자들에서 전극들의 제조 방법들
KR101458953B1 (ko) Ｇｅ（Ⅱ）소오스를 사용한 상변화 물질막 형성 방법 및상변화 메모리 소자 제조 방법
US7378701B2 (en) Phase changeable memory devices including carbon nano tubes
KR100695168B1 (ko) 상변화 물질 박막의 형성방법, 이를 이용한 상변화 메모리소자의 제조방법
KR100871692B1 (ko) 저온 증착용 금속 전구체, 그를 사용한 금속 박막 형성방법 및 상변화 메모리 소자 제조 방법
US8796101B2 (en) Memory device
KR100791477B1 (ko) 상변화 메모리 유닛, 이의 제조 방법, 이를 포함하는상변화 메모리 장치 및 그 제조 방법
KR101521998B1 (ko) 상변화막 형성방법
KR20090029488A (ko) Ｔｅ 함유 칼코게나이드막 형성 방법 및 상변화 메모리소자 제조 방법
US20060228883A1 (en) Phase change memory cell defined by a pattern shrink material process
JP2009010337A (ja) スペーサ材料層を有する集積回路
CN101192650A (zh) 用锗前体形成相变层的方法及用其制造相变存储器的方法
US7838326B2 (en) Methods of fabricating semiconductor device including phase change layer
KR101907972B1 (ko) 기판처리장치 및 방법
CN101093873A (zh) GeSbTe薄膜的制造方法、相变随机访问存储器及其制造方法
KR102563925B1 (ko) 반도체 제조 장치
US11211427B2 (en) Switching element, variable resistance memory device, and method of manufacturing the switching element
US20070249116A1 (en) Transitioning the state of phase change material by annealing
KR102607181B1 (ko) 가변 저항 메모리 소자 및 이의 제조 방법
KR20180107806A (ko) 막 형성 방법, 및 이를 이용한 가변 저항 메모리 소자의 제조방법
US11037991B2 (en) Variable resistance memory device
US20090263934A1 (en) Methods of forming chalcogenide films and methods of manufacturing memory devices using the same
KR20090111742A (ko) 칼코게나이드 박막 형성방법 및 이를 이용한 메모리 소자의제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication