CN101098586A - 布线电路基板 - Google Patents

布线电路基板 Download PDF

Info

Publication number
CN101098586A
CN101098586A CNA2007101274901A CN200710127490A CN101098586A CN 101098586 A CN101098586 A CN 101098586A CN A2007101274901 A CNA2007101274901 A CN A2007101274901A CN 200710127490 A CN200710127490 A CN 200710127490A CN 101098586 A CN101098586 A CN 101098586A
Authority
CN
China
Prior art keywords
insulating layer
distribution
semiconduction
layer
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007101274901A
Other languages
English (en)
Other versions
CN101098586B (zh
Inventor
石井淳
大薮恭也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of CN101098586A publication Critical patent/CN101098586A/zh
Application granted granted Critical
Publication of CN101098586B publication Critical patent/CN101098586B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • H05K1/0257—Overvoltage protection
    • H05K1/0259—Electrostatic discharge [ESD] protection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/486—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives with provision for mounting or arranging electrical conducting means or circuits on or along the arm assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • Laminated Bodies (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

布线电路基板具备金属支承基板，形成于金属支承基板上的绝缘层，形成于绝缘层上的、具有隔着间隔配置的多条配线的导体布图，以及形成于绝缘层上的、与金属支承基板及各配线电连接的多个半导电性层；各半导电性层对应于各配线互相独立地设置。

Description

布线电路基板
技术领域
本发明涉及布线电路基板，具体涉及安装电子零部件的带电路的悬挂基板等布线电路基板。
背景技术
带电路的悬挂基板等布线电路基板例如具备由不锈钢箔等形成的金属支承基板、形成于金属支承基板上的、由聚酰亚胺树脂等构成的基底绝缘层，形成于基底绝缘层上的、具有多条配线的由铜箔等构成的导体布图，以及形成于基底绝缘层上的、由聚酰亚胺树脂等构成的被覆导体布图的被覆绝缘层。该布线电路基板被广泛地应用于各种电器或电子设备领域。
为了防止在该布线电路基板上所安装的电子零部件的静电破坏，提出了在带电路的悬挂基板的被覆绝缘层和基底绝缘层的表面依次层叠金属薄膜和金属氧化物层以形成半导电体层，利用该半导电体层除去所带静电的技术方案(例如，参照日本专利特开2004-335700号公报)。
此外，提出了在绝缘层的表面形成半导电体层后，形成贯通绝缘层和半导电体层的贯通孔使导体层露出，在该贯通孔形成连接端子，使半导电体层和连接端子接触，藉此除去绝缘层和导体层所带静电的技术方案(例如，参照日本专利特开2003-152383号公报)。
发明内容
但是，日本专利特开2004-335700号公报中，半导电体层仅形成于被覆绝缘层和基底绝缘层的表面，因此导体层所带静电的除去不够充分，无法切实防止所安装的电子零部件的静电破坏。
此外，日本专利特开2003-152383号公报中，半导电体层不是导体层，与连接端子接触，连接端子未形成时，有时无法除去导体层所带静电。
因此，如图11的斜线部分和图12所示，带电路的悬挂基板31中，半导电性层35在俯视下与被覆绝缘层36处于同一位置，在被覆绝缘层36和导体布图34、基底绝缘层33及金属支承基板32的各表面之间连续形成，尝试利用该半导电性层35除去导体布图34所带静电。
但是，在形成有上述半导电性层35的带电路的悬挂基板31的多条配线37间(配线37a、37b、37c及37d间)，形成导体布图34的导体材料沿着半导电性层35迁移(离子迁移)，结果造成导体布图34短路。
本发明的目的是提供能够有效地除去静电带电，且可防止导体布图的短路的布线电路基板。
本发明的布线电路基板的特征在于，具备金属支承基板，形成于前述金属支承基板上的绝缘层，形成于前述绝缘层上的、具有隔着间隔配置的多条配线的导体布图，以及形成于前述绝缘层上的、与前述金属支承基板及前述各配线电连接的多个半导电性层；前述各半导电性层对应于前述各配线互相独立地设置。
此外，较好的是本发明的布线电路基板中，前述各半导电性层与前述金属支承基板接触。
此外，较好的是本发明的布线电路基板中，贯通厚度方向的多个开口部与前述各配线对应形成于前述绝缘层，在从前述各开口部露出的前述金属支承基板上设置有与前述金属支承基板和前述各半导电性层接触的多个接地连接部。
本发明的布线电路基板具备与金属支承基板和各配线电连接的多个半导电性层。因此，导体布图介以多个半导电性层与金属支承基板电连接，能够有效除去导体布图所带静电。而且，本发明的布线电路基板中，各半导电性层不是在各配线间连续设置，而是与各配线对应互相独立地设置。因此，不会造成各配线间的短路，可切实地防止导体布图的短路。
其结果是，可切实地防止所安装的电子零部件的静电破坏，而且可切实地提高布线电路基板的连接可靠性。
附图说明
图1为表示作为本发明的布线电路基板的实施方式之一(各半导电性层介以各接地连接部与金属支承基板电连接的形态)的带电路的悬挂基板的平面示意图。
图2为图1所示的带电路的悬挂基板的后端侧的端子部形成区域的放大平面图。
图3为表示图2所示的带电路的悬挂基板的宽度方向的A-A线截面图。
图4为表示图3所示的带电路的悬挂基板的制造工序的截面图，(a)为准备金属支承基板的工序，(b)为在金属支承基板上以形成多个基底开口部的布图形成基底绝缘层的工序，(c)为同时形成导体布图和接地连接部的工序，(d)为在导体布图的表面、接地连接部的上部的表面、基底绝缘层的表面和金属支承基板的表面全面地连续形成半导电性层的工序。
图5接续图4，为表示图3所示的带电路的悬挂基板的制造工序的截面图，(e)为在后端侧的端子部形成区域中，在半导电性层上以互相独立的布图形成第1被覆绝缘层的工序，(f)为除去从第1被覆绝缘层露出的半导电性层的工序，(g)为在第1被覆绝缘层及基底绝缘层上以布图形成第2被覆绝缘层的工序。
图6为表示作为图4及图5所示的带电路的悬挂基板的制造工序的其它制造工序的截面图，(a)为在后端侧的端子部形成区域中，在半导电性层上以互相独立的布图形成蚀刻保护膜的工序，(b)为除去从蚀刻保护膜露出的半导电性层的工序，(c)为除去蚀刻膜的工序，(d)为在半导电性层及基底绝缘层上以布图形成被覆绝缘层的工序。
图7为作为本发明的布线电路基板的另一实施方式的带电路的悬挂基板的截面图，它是与图3对应的截面图。
图8为作为本发明的布线电路基板的另一实施方式(各半导电性层与金属支承基板直接接触的形态，且各半导电性层介于各配线和被覆绝缘层之间的形态)的带电路的悬挂基板的截面图，它是与图3对应的截面图。
图9为作为本发明的布线电路基板的另一实施方式(各半导电性层与金属支承基板直接接触的形态，且各半导电性层介于各配线和基底绝缘层之间的形态)的带电路的悬挂基板的截面图，它是与图3对应的截面图。
图10为作为本发明的布线电路基板的另一实施方式(各半导电性层形成为沿长边方向延长的平带状，在宽度方向被并行配置的状态)的带电路的悬挂基板的前端侧和后端侧的端子部形成区域的放大平面图。
图11为表示带电路的悬挂基板(半导电性层在端子部形成区域和中间区域连续形成的形态)的平面示意图。
图12为图11所示的带电路的悬挂基板的宽度方向的截面图。
具体实施方式
图1为表示作为本发明的布线电路基板的实施方式之一的带电路的悬挂基板的平面示意图，图2为图1所示的带电路的悬挂基板的长边方向(以下有时简称为长边方向)的后端侧的端子部形成区域的放大平面图，图3为与图2所示的带电路的悬挂基板的长边方向正交的方向(以下有时简称为宽度方向)的A-A线截面图。图1及图2中，为了明确地表示相对于金属支承基板2的导体布图4的相对位置，部分省略了后述的基底绝缘层3及被覆绝缘层6。
图1中，该带电路的悬挂基板1被搭载于硬盘驱动器，安装磁头(未图示)，用于连接磁头和读写基板(外部)的导体布图4一体形成于金属支承基板2上，该金属支承基板2在支承该磁头的同时，使该磁头克服与磁盘之间相对移动时的空气流，与磁盘之间保持微小间隔。
导体布图4连续一体地具备磁头侧连接端子部8A、外部侧连接端子部8B和用于连接磁头侧连接端子部8A及外部侧连接端子部8B的多条配线9。
各配线9沿金属支承基板2的长边方向设置多条，在金属支承基板2的宽度方向相互隔开间隔对向并行配置。
多条配线9由在宽度方向的一侧对向并行配置的一方的1对配线9a及9b和在宽度方向的另一侧对向并行配置的另一方的1对配线9c及9d形成。一方的1对配线9a及9b中，一方的配线9a被配置于宽度方向外侧，另一方的配线9b被配置于宽度方向内侧。此外，另一方的1对配线9c及9d中，一方的配线9c被配置于宽度方向内侧，另一方的配线9d被配置于宽度方向外侧。
一方的1对配线9a及9b的电位各异，分别被输入始终形成电位差的读取信号或写入信号。此外，另一方的1对配线9c及9d的电位也各异，分别被输入始终形成电位差的读取信号或写入信号。
更具体来讲，各配线9为用于读取磁盘的数据的读取配线或将数据写入磁盘的写入配线中的任一种，一般选择以下的组合，即，一方的1对配线9a及9b中，一方的配线9a为读取配线，另一方的配线9b为写入配线，或者正好相反；另一方的1对配线9c及9d中，一方的配线9c为读取配线，另一方的配线9d为写入配线，或者正好相反。
磁头侧连接端子部8A被配置于金属支承基板2的前端部，作为较宽的连接盘多条并行设置，分别连接各配线9的前端部。磁头端子部(未图示)被连接于该磁头侧连接端子部8A。
外部侧连接端子部8B被配置于金属支承基板2的后端部，作为较宽的连接盘多条并行设置，分别连接各配线9的后端部。读写基板的端子部(未图示)被连接于该外部侧连接端子部8B。
此外，在金属支承基板2的前端部设置有用于安装磁头的万向接头10。万向接头10以在长边方向夹着磁头侧连接端子部8A的状态，通过切削金属支承基板2而形成。
如图3所示，该带电路的悬挂基板1具备金属支承基板2，形成于金属支承基板2上的作为绝缘层的基底绝缘层3，形成于基底绝缘层3上的导体布图4，形成于金属支承基板2上的接地连接部7，形成于基底绝缘层3上的被覆导体布图4及接地连接部7的半导电性层5，以及形成于半导电性层5上的被覆绝缘层6。
金属支承基板2由对应上述带电路的悬挂基板1的外形形状的沿长边方向延展的平板状的薄板形成。
金属支承基板2的长度(长边方向长度，下同)和宽度(宽度方向长度，下同)可根据目的和用途适当选择。
此外，如图1所示，金属支承基板2中，前端部及后端部被作为配置磁头侧连接端子部8A及外部侧连接端子部8B的端子部形成区域14，它们之间被作为配置各配线9的中段部分的中间区域15。
如图3所示，在金属支承基板2上，基底绝缘层3与形成导体布图4的部分对应，作为形成接地连接部7的部分和金属支承基板2的周端部露出的布图形成。
此外，在后端侧的端子部形成区域14中，为了在基底绝缘层3形成多个接地连接部7(第1接地连接部7A、第2接地连接部7B、第3接地连接部7C及第4接地连接部7D)，对应各配线9(宽度方向一侧的外侧的配线9a、宽度方向一侧的内侧的配线9b、宽度方向另一侧的内侧的配线9c及宽度方向另一侧的外侧的配线9d)，在所述各配线9的宽度方向一侧(图3中的左侧)与各配线9隔着间隔形成贯通厚度方向开口的多个作为开口部的基底开口部11(第1基底开口部11A、第2基底开口部11B、第3基底开口部11C及第4基底开口部11D)。
以下，在无需特别区分的情况下，将第1接地连接部7A、第2接地连接部7B、第3接地连接部7C及第4接地连接部7D简述为接地连接部7。另外，在无需特别区分的情况下，将配线9a、9b、9c及9d简述为配线9。在无需特别区分的情况下，将第1基底开口部11A、第2基底开口部11B、第3基底开口部11C及第4基底开口部11D简述为基底开口部11。
如图2的虚线所示，各基底开口部11沿长边方向以俯视近似矩形状开口，沿与宽度方向及长边方向交叉的倾斜方向配置，使它们在宽度方向上不重叠，在长边方向上的位置彼此错开。
此外，基底绝缘层3的长度和宽度可根据目的和用途适当选择以形成为上述形状。
在基底绝缘层3上，导体布图4作为一体具备上述互相隔着间隔对向并行配置的多条配线9和分别连接于各配线9的前端部及后端部的磁头侧连接端子部8A及外部侧连接端子部8B的布线电路图形成。以下，无需特别区分时，将磁头侧连接端子部8A及外部侧连接端子部8B简述为端子部8。
如图1所示，导体布图4形成为各端子部形成区域14中的各配线9间的间隔比中间区域15中的各配线9间的间隔宽的形状。
各配线9的宽度例如为10～100μm，较好为15～50μm，中间区域15中，各配线9间的间隔例如为10～100μm，较好为15～50μm。此外，端子部形成区域14中，各配线9间的间隔例如为50～1000μm，较好为100～500μm。
此外，各端子部8的宽度例如为20～1000μm，较好为30～800μm，各端子部8间的间隔例如为20～1000μm，较好为30～800μm。
在后端侧的端子部形成区域14中以确保形成各基底开口部11的区域来配置导体布图4。
如图3所示，各接地连接部7对应上述基底绝缘层3的各基底开口部11分别设置，一体连续地具备被填入各基底开口部11内而形成的下部12，以及从下部12的上端开始被覆基底开口部11的周围的基底绝缘层3的表面的上部13，该上部13向厚度方向上侧、长边方向两侧(未图示)及宽度方向两侧鼓出而形成。
该接地连接部7中，其下部12的下表面与金属支承基板2接触。
接地连接部7的下部12的宽度例如为40～2000μm，较好为60～500μm，接地连接部7的上部13的宽度例如为70～2060μm，较好为90～560μm。此外，各接地连接部7的下部12及上部13的长度可根据目的、用途及产品的设计适当选择。
虽然未图示，但该带电路的悬挂基板1可根据目的和用途依需要具备被覆导体布图4和接地连接部7的金属薄膜，该金属薄膜介于导体布图4及接地连接部7和半导电性层5及被覆绝缘层6之间。
未图示的金属薄膜根据需要形成于导体布图4的表面及接地连接部7的上部13的表面，即，导体布图4的各配线9的上表面及侧面和接地连接部7的上部13的上表面及侧面。
如图1及图2所示，半导电性层5具备多个(4个)半导电性层，即，第1半导电性层5A、第2半导电性层5B、第3半导电性层5C及第4半导电性层5D。以下，在无需特别区分的情况下，将第1半导电性层5A、第2半导电性层5B、第3半导电性层5C及第4半导电性层5D简述为半导电性层5。
各半导电性层5(第1半导电性层5A、第2半导电性层5B、第3半导电性层5C及第4半导电性层5D)分别对应于各配线9(配线9a、9b、9c及9d)互相独立地被设置。
即，各半导电性层5以第1半导电性层5A对应于宽度方向一侧的外侧的配线9a、第2半导电性层5B对应于宽度方向一侧的内侧的配线9b、第3半导电性层5C对应于宽度方向另一侧的内侧的配线9c、第4半导电性层5D对应于宽度方向另一侧的外侧的配线9d的形态被设置。
此外，各半导电性层5形成为俯视近似矩形状，使其被覆各配线9及与之对应的各接地连接部7，各半导电性层5被分别配置于后端侧的端子部形成区域14。
另外，所述各半导电性层5沿与宽度方向及长边方向交叉的倾斜方向隔着间隔设置。更具体来讲，如图2所示，各半导电性层5以将它们在宽度方向投影时互相隔着间隔D1的状态配置，第1半导电性层5A、第2半导电性层5B、第3半导电性层5C及第4半导电性层5D从长边方向一侧(图2中的前端侧，即左侧)到长边方向的另一侧(图2中的后端侧，即右侧)依次配置。
各半导电性层5以将它们在长边方向投影时各半导电性层5的宽度方向两侧端部(宽度方向两外侧的各半导电性层5的宽度方向外侧端部除外)重叠(overlap)的状态配置，即，第1半导电性层5A的宽度方向另一侧端部及第2半导电性层5B的宽度方向一侧端部重叠，第2半导电性层5B的宽度方向另一侧端部及第3半导电性层5C的宽度方向一侧端部重叠，第3半导电性层5C的宽度方向另一侧端部及第4半导电性层5D的宽度方向一侧端部重叠。各半导电性层5中，第1半导电性层5A、第2半导电性层5B、第3半导电性层5C及第4半导电性层5D从宽度方向一侧(图3中的左侧)向宽度方向另一侧(图3中的右侧)依次配置。
宽度方向的投影面中的各半导电性层5间的间隔D1例如设定为10～1000μm，较好为50～500μm。此外，长边方向的投影面中的各半导电性层5重叠的长度D2(宽度方向长度，下同)例如设定为10～500μm，较好为50～300μm。
如果形成上述配置，则各半导电性层5在长边方向投影时互相重叠，所以即使宽度方向的各配线9间的间隔较窄时，也可确保形成各半导电性层5的空间，能够有效地配置各半导电性层5。
此外，如图3所示，各半导电性层5分别形成于被以虚线表示的第1被覆绝缘层6A(后述)覆盖的基底绝缘层3上以被覆各配线9和与之对应的各接地连接部7。即，各半导电性层5介于被覆绝缘层6(各第1被覆绝缘层6A)和基底绝缘层3、各配线9及各接地连接部7之间形成。
这样，各半导电性层5在其厚度方向下侧与各配线9、各接地连接部7及基底绝缘层3接触，在其厚度方向上侧与被覆绝缘层6(各第1被覆绝缘层6A)接触。
此外，在各接地连接部7中，各半导电性层5以仅有各接地连接部7的上部13的宽度方向一侧(左侧)表面露出的形态形成。即，在各接地连接部7中，各半导电性层5连续形成于各接地连接部7的上部13的上表面、各接地连接部7的上部13的宽度方向另一侧(右侧)表面及各接地连接部7的上部13的长边方向两侧面(未图示)。
此外，各配线9中，各半导电性层5连续形成于各配线9的上表面、各配线9的宽度方向一侧(左侧)表面及各配线9的宽度方向另一侧(右侧)表面。
此外，各半导电性层5连续被覆各接地连接部7、各配线9、它们之间的基底绝缘层3、各配线9的宽度方向另一侧的基底绝缘层3，藉此，各配线9介以各半导电性层5分别与各接地连接部7电连接。
另外，在相对于各配线9的宽度方向外侧一方(左侧)，各半导电性层5与各接地连接部7的上部13接触，介以各接地连接部7与金属支承基板2电连接。
因此，各配线9介以各半导电性层5及各接地连接部7与金属支承基板2电连接。
各配线9和金属支承基板2间的电阻值根据半导电性层的表面电阻值(后述)例如被设定在1×104～1×1012Ω的范围内，较好是设定在1×106～1×1011Ω的范围内。
如图2所示，各半导电性层5沿与宽度方向及长边方向交叉的倾斜方向隔着间隔设置，使其分别对应各配线9，并互相独立，因此，第1半导电性层5A和第2半导电性层5B电绝缘，第2半导电性层5B和第3半导电性层5C电绝缘，第3半导电性层5C和第4半导电性层5D电绝缘，各半导电性层5互相电绝缘。
如图3所示，在后端侧的端子部形成区域14中，被覆绝缘层6覆盖各半导电性层5及从各半导电性层5露出的各接地连接部7的上部13的宽度方向一侧表面，且形成于从各半导电性层5露出的基底绝缘层3的上表面，使基底绝缘层3的周端部露出，在后端侧的端子部形成区域14以外的区域(中间区域15及前端侧的端子部形成区域14)中，虽然未图示，在被覆绝缘层6连续形成于从导体布图4露出的基底绝缘层3的上表面并覆盖导体布图4。
此外，虽然未图示，被覆绝缘层6上有对应于端子部8的部分被开口，使导体布图4的端子部8露出。
可根据目的和用途适当选择被覆绝缘层6的长度和宽度以形成为上述形状。
后述的带电路的悬挂基板1的制造工序(参照图5(f))中，将第1被覆绝缘层6A作为蚀刻保护膜使用时，被覆绝缘层6由第1被覆绝缘层6A及第2被覆绝缘层6B形成。
图4及图5为表示图3所示的带电路的悬挂基板的制造工序的截面图。
参照图4及图5说明该带电路的悬挂基板1的制造方法。
首先，该方法如图4(a)所示，准备金属支承基板2。
作为金属支承基板2，例如可使用不锈钢、42合金、铝、铜、铜-铍、磷青铜等的金属箔，较好是使用不锈钢箔。金属支承基板2的厚度例如为10～51μm，较好为15～30μm。
接着，该方法如图4(b)所示，在金属支承基板2上以与导体布图4的形成部分对应、且形成多个基底开口部11的布图形成基底绝缘层3。
基底绝缘层3例如由聚酰亚胺树脂、聚酰胺酰亚胺树脂、丙烯酸树脂、聚醚腈树脂、聚醚砜树脂、聚对苯二甲酸乙二酯树脂、聚萘二甲酸乙二酯树脂、聚氯乙烯树脂等树脂形成。从耐热性的角度来看，较好是由聚酰亚胺树脂形成。
以上述布图形成基底绝缘层3时，没有特别限定，可以使用公知的方法。例如，将感光性树脂(感光性聚酰胺酸树脂)的清漆涂布在金属支承基板2的表面，干燥涂布的清漆，形成基底皮膜。接着，将基底皮膜隔着光掩模曝光后，根据需要进行加热，再通过显影形成上述布图。然后，例如通过在减压下于250℃以上加热，使其固化(酰亚胺化)。
以上形成的基底绝缘层3的厚度例如为1～35μm，较好为8～15μm。
接着，该方法如图4(c)所示，在基底绝缘层3上形成上述布线电路图作为导体布图4的同时，在从基底绝缘层3的各基底开口部11露出的金属支承基板2上形成各接地连接部7，使其下部12被填入基底绝缘层3的各基底开口部11内，且使其上部13覆盖基底绝缘层3的各基底开口部11的周围。
导体布图4和接地连接部7全部由相同的导体材料形成，例如可以由铜、镍、金、焊锡或它们的合金等导体材料形成，较好是由铜形成。此外，通过例如加成法(additive method)、减成法(subtractive method)等公知的布图形成法，较好是加成法，在基底绝缘层3及金属支承基板2(包括从基底绝缘层3的各基底开口部11露出的部分)的上表面以上述布图形成导体布图4和接地连接部7。
加成法中，首先在基底绝缘层3和金属支承基板2的表面形成导体薄膜(种膜)。导体薄膜采用溅射，较好是通过溅射铬和溅射铜依次层积铬薄膜和铜薄膜。
接着，在该导体薄膜的上表面形成与导体布图4及接地连接部7的布图相反的布图的抗蚀膜后，通过电解镀在从抗蚀膜露出的导体薄膜的上表面同时形成导体布图4和接地连接部7。然后将抗蚀膜和层积有该抗蚀膜的部分的导体薄膜除去。
以上形成的导体布图4的厚度例如为3～20μm，较好是5～20μm。此外，接地连接部7的上部13的厚度例如为3～20μm，较好为5～20μm。接地连接部7的下部12的厚度与基底绝缘层3的厚度相同。
此外，虽然未图示，该方法可根据需要在导体布图4的表面和接地连接部7的表面形成金属薄膜。
金属薄膜例如可由镍、金、锡、铬、钛、锆或它们的合金等金属形成，较好的是由镍形成。
此外，金属薄膜利用例如通过电解镀或无电解镀覆形成于导体布图4的表面和接地连接部7的表面的方法，将上述金属作为靶材进行溅射的方法等形成。较好是通过无电解镀镍由镍薄膜形成金属薄膜。
无电解镀中，例如通过在上述金属的镀液中浸渍图4(c)所示的制造中途的带电路的悬挂基板1而形成金属薄膜。
以上根据需要而形成的金属薄膜的厚度例如为0.01～0.5μm，较好是0.05～0.3μm。
接着，该方法如图4(d)所示，在导体布图4的表面(导体布图4被金属薄膜被覆时是指该金属薄膜的表面)、接地连接部7的上部13的表面(接地连接部7的上部13被金属薄膜被覆时是指该金属薄膜的表面)、从导体布图4及各接地连接部7的上部13露出的基底绝缘层3的表面、从基底绝缘层3露出的金属支承基板2的表面连续地形成各半导电性层5。
作为形成半导电性层5的半导电性材料，可采用金属或树脂。
金属例如可采用金属氧化物等，作为金属氧化物，例如可采用氧化铬、氧化镍、氧化铜、氧化钛、氧化锆、氧化铟、氧化铝、氧化锌等金属氧化物。较好的是使用氧化铬。
对于由金属氧化物形成半导电性层5无特别限定，例如可采用将金属作为靶材进行溅射后根据需要通过加热而氧化的方法；反应性溅射的方法；将金属氧化物作为靶材进行溅射的方法等。
将金属作为靶材进行溅射后根据需要通过加热而氧化的方法例如通过以铬等金属为靶材、以氩气等惰性气体为导入气体导入的溅射法进行溅射后，根据需要采用加热炉等在大气中于50～400℃加热1分钟～12小时而氧化，由金属氧化物形成半导电性层5。
反应性溅射法例如通过在溅射装置中以铬等金属为靶材、以含氧反应性气体为导入气体导入，进行溅射，由金属氧化物形成半导电性层5。
以金属氧化物为靶材进行溅射的方法例如通过在溅射装置中以氧化铬等金属氧化物为靶材、以氩气等惰性气体为导入气体导入，进行溅射，由金属氧化物形成半导电性层5。
该半导电性层5例如能够以日本专利特开2004-335700号公报记载的技术方案为基准形成。
作为树脂，例如采用分散有导电性粒子的半导电性树脂组合物等。
半导电性树脂组合物例如含有酰亚胺树脂或酰亚胺树脂前体、导电性粒子及溶剂。
作为酰亚胺树脂，可采用公知的酰亚胺树脂，例如可采用聚酰亚胺、聚醚酰亚胺、聚酰胺酰亚胺等。
作为酰亚胺树脂前体，例如可采用日本专利特开2004-35825号公报所记载的酰亚胺树脂前体，例如可采用聚酰胺酸树脂。
作为导电性粒子，例如可采用导电性聚合物粒子、碳粒子、金属粒子、金属氧化物粒子等。
作为导电性聚合物粒子，例如可采用聚苯胺、聚吡咯、聚噻吩等的粒子或它们的衍生物的粒子。较好是采用聚苯胺粒子。导电性聚合物粒子可通过掺杂剂的掺杂而赋予导电性。
作为掺杂剂，例如可采用对甲苯磺酸、月桂基苯磺酸、烷基萘磺酸、聚苯乙烯磺酸、对甲苯磺酸酚醛清漆树脂、对苯酚磺酸酚醛清漆树脂、β-萘磺酸甲醛缩合物等。
掺杂可以是预先在分散(溶解)导电性聚合物粒子的溶剂中掺入掺杂剂，也可以是在半导电性层5形成后，将形成有半导电性层5的制造中途的带电路的悬挂基板1浸渍在掺杂剂溶液中。
作为碳粒子，例如可采用炭黑粒子、碳纳纤维等。
作为金属粒子，例如可采用铬、镍、铜、钛、锆、铟、铝、锌等的粒子。
作为金属氧化物粒子，例如可采用氧化铬、氧化镍、氧化铜、氧化钛、氧化锆、氧化铟、氧化铝、氧化锌等的粒子或它们的复合氧化物粒子，具体可采用氧化铟和氧化锡的复合氧化物粒子(ITO粒子)、氧化锡和氧化磷的复合氧化物粒子(PTO粒子)等粒子。
这些导电性粒子可单独使用或2种以上并用。优选使用ITO粒子。
导电性粒子的平均粒径例如为10nm～1μm，较好为10nm～400nm，更好为10nm～100nm。导电性粒子为碳纳纤维时，其直径例如为100～200nm，其长度例如为5～20μm。平均粒径(直径)如果小于上述值，则有时很难对平均粒径(直径)进行调整，如果大于上述值，则有时不利于涂布。
溶剂只要能够分散(溶解)酰亚胺树脂或酰亚胺树脂前体及导电性粒子即可，无特别限定，例如可采用N-甲基-2-吡咯烷酮(NMP)、N，N-二甲基乙酰胺、N，N-二甲基甲酰胺、二甲亚砜等非质子性极性溶剂。这些溶剂可单独使用或2种以上并用。
通过掺合上述酰亚胺树脂或酰亚胺树脂前体、导电性粒子及溶剂可调制半导电性树脂组合物。
导电性粒子的掺入比例相对于100重量份酰亚胺树脂或酰亚胺树脂前体例如为1～300重量份，优选5～100重量份。导电性粒子的掺入比例如果小于上述值，则有时导电性不够充分。如果大于上述值，则有时酰亚胺树脂或酰亚胺树脂前体的良好膜特性会受损。
溶剂按照使上述酰亚胺树脂或酰亚胺树脂前体及导电性粒子的总量相对于半导电性树脂组合物达到1～40重量％(固体成分浓度)、优选5～30重量％(固体成分浓度)而掺入。固体成分浓度如果小于或大于上述值，则有时很难控制目的膜厚。
例如可通过辊涂法、凹版涂布法、旋涂法、棒涂法等公知的涂布方法，将以上调制的半导电性树脂组合物均一地涂布于导体布图4的表面、各接地连接部7的上部13的表面、从导体布图4及各接地连接部7的上部13露出的基底绝缘层3的表面和从基底绝缘层3露出的金属支承基板2的表面。然后，例如于60～250℃，较好是80～200℃，例如用1～30分钟，较好是用3～15分钟加热干燥。
半导电性树脂组合物含有酰亚胺树脂前体时，干燥后例如在减压下于250℃以上对该酰亚胺树脂前体进行加热，藉此使其固化(酰亚胺化)。
这样，可在导体布图4的表面、各接地连接部7的上部13的表面、从导体布图4及各接地连接部7的上部13露出的基底绝缘层3的表面和从基底绝缘层3露出的金属支承基板2的表面连续地形成半导电性层5。
以上形成的半导电性层5的厚度例如在40μm以下，较好为3～20nm。
该半导电性层5的表面电阻值例如设定为105～1013Ω/□，较好设定为105～1011Ω/□，更好设定为106～109Ω/□。半导电性层5的表面电阻值如果小于上述值，则有时出现所安装的磁头的误操作。半导电性层5的表面电阻值如果大于上述值，则有时无法防止静电破坏。
接着，该方法如图5(e)所示，在后端侧的端子部形成区域14中，与上述各半导电性层5的俯视下的形状对应，在与它们相同的位置以互相独立的布图在半导电性层5上形成第1被覆绝缘层6A。
第1被覆绝缘层6A由与基底绝缘层3同样的树脂形成，较好是由感光性合成树脂形成，更好是由感光性聚酰亚胺形成。
对第1被覆绝缘层6A以上述布图形成的方法无特别限定，可采用公知的方法。例如将感光性树脂(感光性聚酰胺酸树脂)的清漆涂布在半导电性层5的表面，干燥涂布的清漆，形成第1被覆皮膜。接着，将第1被覆皮膜隔着光掩模曝光后，根据需要进行加热，再通过显影形成上述布图。然后，例如通过在减压下于250℃以上加热，使其固化(酰亚胺化)。
以上形成的第1被覆绝缘层6A的厚度例如为2～10μm，较好为3～5μm。
接着，该方法如图5(f)所示，通过蚀刻除去从第1被覆绝缘层6A露出的半导电性层5。
蚀刻例如采用氢氧化钾水溶液等碱水溶液作为蚀刻液，通过浸渍法或喷雾法，以第1被覆绝缘层6A为蚀刻保护膜进行湿式蚀刻。
藉此，能够在俯视下与第1被覆绝缘层6A相同的位置以互相独立的布图形成多个半导电性层5。
接着，该方法如图5(g)所示，在后端侧的端子部形成区域14中，于基底绝缘层3上形成第2被覆绝缘层6B以覆盖第1被覆绝缘层6A，在后端侧的端子部形成区域14以外的区域(中间区域15及前端侧的端子部形成区域14)中，于基底绝缘层3上形成第2被覆绝缘层6B以覆盖导体布图4，藉此以上述布图形成被覆绝缘层6。
第2被覆绝缘层6B由与第1被覆绝缘层6A同样的树脂形成，较好的是由感光性合成树脂形成，更好的是由感光性聚酰亚胺形成。
对第2被覆绝缘层6B以上述布图形成的方法无特别限定，可采用公知的方法。例如将感光性树脂(感光性聚酰胺酸树脂)的清漆涂布在第1被覆绝缘层6A的上表面及侧面、各接地连接部7的宽度方向一侧的表面、基底绝缘层3的上表面及金属支承基板2的上表面等各表面，干燥涂布的清漆，形成第2被覆皮膜。接着，将第2被覆皮膜隔着光掩模曝光后，根据需要进行加热，再通过显影形成上述布图(磁头侧连接端子部8A及外部侧连接端子部8B开口的布图)。然后，例如通过在减压下于250℃以上加热，使其固化(酰亚胺化)。
以上形成的第2被覆绝缘层6B的厚度例如为1～40μm，较好为1～7μm。
此外，后端侧的端子部形成区域14中，第1被覆绝缘层6A及第2被覆绝缘层6B层积的部分中它们的合计厚度例如为3～20μm，优选5～15μm。
通过在基底绝缘层3上以上述布图形成上述第2被覆绝缘层6B，由第1被覆绝缘层6A和第2被覆绝缘层6B形成被覆绝缘层6。
然后，如图1所示，在通过化学蚀刻切削金属支承基板2，形成万向接头10的同时，通过外形加工获得带电路的悬挂基板1。
该带电路的悬挂基板1具备与金属支承基板2和各配线9电连接的多个半导电性层5。因此，导体布图4介以多个半导电性层5与金属支承基板2电连接，所以能够有效地除去导体布图4所带静电。
而且，如图11及图12的带电路的悬挂基板3 1所示，各半导电性层5在各配线37间不是连续设置的，而是如图2及图3所示，对应各配线9互相独立地设置。因此，不会发生各配线9间的短路，可切实地防止导体布图4的短路。
此外，如图12所示，如果半导电性层35沿宽度方向在各配线37、基底绝缘层33、从基底绝缘层33的宽度方向两侧面露出的金属支承基板32上连续地形成，则因为一方的1对配线37a及37b间和另一方的1对配线37c及37d间产生的电位差，会在一方的1对配线37a及37b的周围及另一方的1对配线37c及37d的周围形成沿宽度方向的以虚线表示的环状电场E。如果产生该环状的电场E，则金属支承基板32的金属有时会向被覆绝缘层36迁移(离子迁移)。
但是，图3所示的带电路的悬挂基板1中，由于如上所述各半导电性层5对应于各配线9互相独立地设置，所以各半导电性层5互相电绝缘。因此，即使产生一方的1对配线9a及9b间和另一方的1对配线9c及9d间的电位差，也可切实地防止在一方的1对配线9a及9b的周围及另一方的1对配线9c及9d的周围产生电场，即，图12的虚线表示的环状电场E。
所以，能够切实地防止由金属支承基板2向被覆绝缘层6的离子迁移。
其结果是，可切实地防止所安装的磁头的静电破坏，而且，可实现带电路的悬挂基板1的连接可靠性的提高。
上述说明中，如图3所示，宽度方向上从各接地连接部7的上部13的上表面到各配线9的表面(上表面及侧面)连续形成各半导电性层5，只要各半导电性层5与各配线9及各接地连接部7连接即可，对其无特别限定，例如图7所示，也可以从各接地连接部7的上部13的上表面的宽度方向中段到各配线9的上表面的宽度方向中段连续地形成各半导电性层5。
上述说明中，如图1所示，在后端侧的端子部形成区域14形成各半导电性层5，但并不限定于此，也可在中间区域15或前端侧的端子部形成区域14形成半导电性层5。
上述说明书中，仅在各配线9的宽度方向一侧(图3中的左侧)形成各接地连接部7，例如图3的虚线所示，也可以仅在各配线9的宽度方向另一侧(右侧)形成各接地连接部7，在其表面形成各半导电性层5。
上述带电路的悬挂基板1的制造方法中，形成第1被覆绝缘层6A，以其为蚀刻保护膜形成半导电性层5，也可以不形成第1被覆绝缘层6A，以公知的蚀刻保护膜17为抗蚀膜来形成半导电性层5。
图6为表示图4及图5所示的带电路的悬挂基板的制造工序的其它制造工序的截面图。
该方法如图4(d)所示，连续地在导体布图4、接地连接部7、基底绝缘层3及金属支承基板2的各表面形成半导电性层5后，如图6(a)所示，在后端侧的端子部形成区域14中，于半导电性层5上，对应于上述各半导电性层5的俯视形状，在与它们相同的位置以互相独立的布图形成蚀刻保护膜17。
蚀刻保护膜17例如通过采用干膜抗蚀剂等的公知方法以上述布图形成。
接着，该方法如图6(b)所示，通过蚀刻(湿式蚀刻)除去从蚀刻保护膜17露出的半导电性层5。
接着，该方法如图6(c)所示，例如通过湿式蚀刻等公知的蚀刻法或剥离除去蚀刻保护膜17。
接着，该方法如图6(d)所示，与上述同样地以上述布图形成被覆绝缘层6。
例如，将感光性树脂(感光性聚酰胺酸树脂)的清漆涂布在半导电性层5的上表面及侧面、各接地连接部7的宽度方向的一方侧面、基底绝缘层3的上表面及金属支承基板2的上表面，干燥涂布的清漆，形成被覆皮膜。接着，将被覆皮膜隔着光掩模曝光后，根据需要进行加热，再通过显影形成上述布图。然后，例如通过在减压下于250℃以上加热，使其固化(酰亚胺化)。
以上形成的被覆绝缘层6的厚度例如为1～40μm，较好为1～7μm。
如上所述，不形成第1被覆绝缘层6A，以公知的蚀刻保护膜17为蚀刻保护膜形成半导电性层5，藉此也能够获得带电路的悬挂基板1。
利用该方法，在后端侧的端子部形成区域14中，上述第1被覆绝缘层6A及第2被覆绝缘层6B的层积部分中两者的厚度和第2被覆绝缘层6B的厚度不会产生差异，能够形成厚度均一的被覆绝缘层6。因此，能够获得实现了更薄型化的带电路的悬挂基板1。
此外，上述说明中，带电路的悬挂基板1的半导电性层5未与金属支承基板2接触，而是介以接地连接部7与金属支承基板2电连接，但是也可以如图8所示，使带电路的悬挂基板1的半导电性层5与金属支承基板2直接接触。
图8和图9是作为本发明的布线电路基板的其它实施方式的带电路的悬挂基板的截面图，它们是与图3对应的截面图，表示半导电性层与金属支承基板直接接触的形态，图8表示半导电性层介于各配线和被覆绝缘层间的形态，图9表示半导电性层介于各配线和基底绝缘层间的形态。其后的各图中，对与上述同样的部件赋予相同的符号，省略对其的说明。
图8中，基底绝缘层3具备沿长边方向延展的、在宽度方向互相隔着间隔被对向配置的第1基底绝缘层3A及第2基底绝缘层3B。第1基底绝缘层3A在宽度方向一侧与一方的1对配线9a及9b对应而设置，第2基底绝缘层3B在宽度方向另一侧与另一方的1对配线9c及9d对应而设置。以下，无需特别区分的情况下，将第1基底绝缘层3A及第2基底绝缘层3B简述为基底绝缘层3。
与上述同样，在宽度方向一侧的外侧的配线9a的上表面及侧面和第1基底绝缘层3A的上表面形成第1半导电性层5A的同时，与其连续地在第1基底绝缘层3A的宽度方向的一方侧面形成第1半导电性层5A，其下端面与从第1基底绝缘层3A的宽度方向的一方侧面露出的金属支承基板2的上表面直接接触。藉此，在相对于一方的1对配线9a及9b的宽度方向的对向区域SA的宽度方向外侧一方(左侧)，第1半导电性层5A与金属支承基板2电连接。
与上述同样，在宽度方向一侧的内侧的配线9b的上表面及侧面和第1基底绝缘层3A的上表面形成第2半导电性层5B的同时，与其连续地在第1基底绝缘层3A的宽度方向的另一方侧面形成第2半导电性层5B，其下端面与从第1基底绝缘层3A的宽度方向的另一方侧面露出的金属支承基板2的上表面直接接触。藉此，在相对于一方的1对配线9a及9b的宽度方向的对向区域SA的宽度方向外侧另一方(右侧)，第2半导电性层5B与金属支承基板2电连接。
在相对于一方的1对配线9a及9b的宽度方向的对向区域SA中，第1半导电性层5A和第2半导电性层5B在宽度方向隔着间隔被配置。
与上述同样，在宽度方向另一侧的内侧的配线9c的上表面及侧面和第2基底绝缘层3B的上表面形成第3半导电性层5C的同时，与其连续地在第2基底绝缘层3B的宽度方向的一方侧面形成第3半导电性层5C，其下端面与从第2基底绝缘层3B的宽度方向的一方侧面露出的金属支承基板2的上表面直接接触。藉此，在相对于另一方的1对配线9c及9d的宽度方向的对向区域SB的宽度方向外侧一方(左侧)，第3半导电性层5C与金属支承基板2电连接。
与上述同样，在宽度方向另一侧的外侧的配线9d的上表面及侧面和第2基底绝缘层3B的上表面形成第4半导电性层5D的同时，与其连续地在第2基底绝缘层3B的宽度方向的另一方侧面形成第4半导电性层5D，其下端面与从第2基底绝缘层3B的宽度方向的另一方侧面露出的金属支承基板2的上表面直接接触。藉此，在相对于另一方的1对配线9c及9d的宽度方向的对向区域SB的宽度方向外侧另一方(右侧)，第4半导电性层5D与金属支承基板2电连接。
在相对于另一方的1对配线9c及9d的宽度方向的对向区域SB中，第3半导电性层5C和第4半导电性层5D在宽度方向隔着间隔被配置。
为了获得该带电路的悬挂基板1，虽然未图示，例如首先准备金属支承基板2，然后在金属支承基板2上以与形成导体布图4的部分对应的形态以上述布图形成基底绝缘层3，接着，在基底绝缘层3上以上述布线电路图形成导体布图4，再于导体布图4、基底绝缘层3和金属支承基板2的各表面连续形成半导电性层5，然后，在后端侧的端子部形成区域14中，对应于上述半导电性层5的俯视形状，在与它们相同的位置以互相独立的布图形成第1被覆绝缘层6A。
接着，通过蚀刻除去从第1被覆绝缘层6A露出的半导电性层5，进行该蚀刻使形成于基底绝缘层3的侧面(宽度方向两侧面)的各半导电性层5残存。
然后，在后端侧的端子部形成区域14中，在基底绝缘层3上以覆盖第1被覆绝缘层6A的形态形成第2被覆绝缘层6B，在后端侧的端子部形成区域14以外的区域(中间区域15及前端侧的端子部形成区域14)中，在基底绝缘层3上以覆盖导体布图4的形态形成第2被覆绝缘层6B，藉此，以上述布图形成被覆绝缘层6。
利用该方法，在导体布图4的形成中，无需同时设置接地连接部7，因此可以比较简单地制造带电路的悬挂基板1。
图3所示的带电路的悬挂基板1中形成有各接地连接部7，藉此，各配线9介以各接地连接部7与金属支承基板电连接。
即，图3所示的带电路的悬挂基板1中，各半导电性层5未与金属支承基板2直接接触，所以能够更切实地防止由金属支承基板2向被覆绝缘层6的离子迁移。
此外，上述说明中，图8中，各半导电性层5介于各配线9和被覆绝缘层6之间，但也可以如图9所示，介于各配线9和基底绝缘层3之间。
图9中，各半导电性层5在后端侧的端子部形成区域14的各配线9处，介于基底绝缘层3和各配线9之间分别形成。
为了获得该带电路的悬挂基板1，虽然未图示，例如首先准备金属支承基板2，然后在金属支承基板2上以与形成导体布图4的部分对应的形态以布图形成基底绝缘层3，接着，在基底绝缘层3和金属支承基板2的各表面连续形成半导电性层5，然后，在半导电性层5上以上述布线电路图形成导体布图4，再于后端侧的端子部形成区域14中，对应于上述半导电性层5的俯视形状，在与它们相同的位置以互相独立的布图形成第1被覆绝缘层6A。
接着，通过蚀刻除去从第1被覆绝缘层6A露出的半导电性层5，进行该蚀刻使形成于基底绝缘层3的侧面(宽度方向两侧面)的各半导电性层5残存。
然后，在后端侧的端子部形成区域14中，在基底绝缘层3上以覆盖第1被覆绝缘层6A的形态形成第2被覆绝缘层6B，在后端侧的端子部形成区域14以外的区域(中间区域15及前端侧的端子部形成区域14)中，在基底绝缘层3上以覆盖导体布图4的形态形成第2被覆绝缘层6B，藉此，以上述布图形成被覆绝缘层6。
除了上述方法以外，为了获得该带电路的悬挂基板1，虽然未图示，例如首先准备金属支承基板2，然后在金属支承基板2上以与形成导体布图4的部分对应的形态以布图形成基底绝缘层3，接着，通过溅射铬及溅射铜在基底绝缘层3和金属支承基板2的各表面依次层积铬薄膜和铜薄膜而形成导体薄膜(种膜)，然后，通过加成法在导体薄膜上以上述布线电路图形成导体布图4，再通过蚀刻除去从导体布图4露出的铜薄膜使铬薄膜残存，接着，通过加热氧化因为除去铜薄膜而露出的铬薄膜，藉此进行半导电性化处理，由氧化铬层形成半导电性层5，然后，在后端侧的端子部形成区域14中，于俯视下和上述半导电性层5相同的位置以布图形成第1被覆绝缘层6A。
接着，通过蚀刻除去从第1被覆绝缘层6A露出的半导电性层5。进行该蚀刻时使形成于基底绝缘层3的侧面(宽度方向两侧面)的半导电性层5残存。
然后，在后端侧的端子部形成区域14中，在基底绝缘层3上以覆盖第1被覆绝缘层6A的形态形成第2被覆绝缘层6B，在后端侧的端子部形成区域14以外的区域(中间区域15及前端侧的端子部形成区域14)中，在基底绝缘层3上以覆盖导体布图4的形态形成第2被覆绝缘层6B，藉此，以上述布图形成被覆绝缘层6。
采用上述方法能够简便且有效地制造上述图9所示的带电路的悬挂基板1。
此外，上述说明中，如图1所示，在后端侧的端子部形成区域14形成了各半导电性层5，但也可以如图10所示，各半导电性层5形成为沿各配线9的长边方向从后端侧的端子部形成区域14到前端侧的端子部形成区域14延长的平带状，并沿宽度方向隔着间隔并行配置。
只要各半导电性层5形成为上述形状，就可确保各半导电性层5和各配线9的接触面积更大，能够更有效地除去导体布图4所带静电。
上述说明中，接地连接部7形成为俯视近似矩形的形状，其实并不限定于该形状，例如也可形成为俯视近似圆形的形状等合适的形状。
上述说明中，各半导电性层5形成为俯视近似矩形的形状，但只要互相独立设置，对其无特别限定，可根据目的、用途及产品的设计形成为合适的形状。
此外，上述说明中，导体布图4由4根配线9形成，但并不仅限于该数目，例如也可由6根配线9形成。6根配线例如包括上述4根配线9，以及被输入用于控制磁头和磁盘间的微小间隔的信号的TFC(热悬浮高度控制)配线及用于TFC配线的接地配线构成的2根配线(1对配线)。
此外，上述说明中，本发明的布线电路基板例示带电路的悬挂基板进行说明，但本发明的布线电路基板并不仅限于此，还可广泛应用于金属支承基板2作为补强层设置的各种柔性布线电路基板等其它布线电路基板。
以下例示实施例及比较例对本发明进行更具体地说明，但本发明并不仅限于这些实施例及比较例。
实施例1
准备由厚20μm的不锈钢箔形成的金属支承基板(参照图4(a))。
然后，采用旋涂器在该金属支承基板的表面均一涂布感光性聚酰胺酸树脂的清漆，于90℃对该涂布的清漆加热15分钟，形成基底皮膜。接着，隔着光掩模以700mJ/cm2使该基底皮膜曝光，于190℃加热10分钟后采用碱性显影液显影。然后，以减压至1.33Pa的状态于385℃使其固化，藉此在金属支承基板上由聚酰亚胺以下述布图形成基底绝缘层，即，所形成的基底绝缘层与形成导体布图的部分对应，且在通过后述的外形加工形成的金属支承基板的后端侧的端子部形成区域中，多个基底开口部与其后形成的各配线对应的布图(参照图4(b))。该基底绝缘层的厚度为10μm。各基底开口部俯视下呈矩形，宽度为80μm，长度为300μm。
接着，在基底绝缘层的上表面，通过加成法以布线电路图由铜箔形成厚10μm的导体布图，同时在从各基底开口部露出的金属支承基板上由铜形成多个接地连接部，使其下部被填入基底绝缘层的基底开口部内，且使其上部覆盖基底绝缘层中的基底开口部的周围(参照图4(c))。
端子部形成区域中的配线间的间隔为100μm。此外，各接地连接部的上部及下部俯视下都呈矩形，下部的宽度为80μm，长度为300μm，上部的宽度为140μm，长度为360μm，厚度为10μm。
然后，在导体布图的表面及接地连接部的表面通过无电解镀镍由镍薄膜形成厚0.15μm的金属薄膜。
接着，在形成于导体布图的表面及接地连接部的表面的金属薄膜、基底绝缘层和金属支承基板的各表面，以铬为靶材进行溅射，由铬薄膜形成溅射皮膜。
溅射按照以日本专利特开2004-335700号公报的记载为基准的方法，在下述条件下实施。
靶材：Cr
极限真空度：1.33×10-3Pa
导入气体流量(氩气)：2.0×10-3m3/h
工作压力：0.16Pa
接地电极温度：20℃
电力：DC500W
溅射时间：3秒
溅射皮膜的厚度：100nm
然后，通过在125℃于大气中加热12小时，氧化由铬薄膜形成的溅射皮膜的表面，形成由氧化铬层构成的半导电性层(参照图4(d))。氧化铬层的厚度为100nm。
另外，通过ESCA确认由氧化铬层形成了半导电性层。此外，使用表面电阻测定装置(三菱化学株式会社制，Hiresta-up MCP-HT450)对该半导电性层的表面电阻值以温度25℃、湿度15％的条件进行了测定，结果为1×107Ω/□。
接着，采用旋涂器将上述感光性聚酰胺酸树脂的清漆均一地涂布于半导电性层的表面，于90℃加热10分钟，形成厚4μm的第1被覆皮膜。然后，隔着光掩模使该第1被覆皮膜以700mJ/cm2曝光，于180℃加热10分钟，再用碱性显影液显影，将第1被覆皮膜图案化。接着，以减压至1.33Pa的状态于385℃使其固化，藉此在后端侧的端子部形成区域的半导电性层上以上述布图由聚酰亚胺形成第1被覆绝缘层(参照图5(e))。第1被覆绝缘层俯视下呈矩形，宽度为200μm，长度为200μm，厚为4.0μm。
然后，以第1被覆绝缘层为蚀刻保护膜，通过使用了氢氧化钾水溶液的湿式蚀刻除去从第1被覆绝缘层露出的半导电性层(参照图5(f))。藉此，与各第1被覆绝缘层的俯视下的矩形对应，在与它们相同的位置以互相独立地布图形成各半导电性层。
接着，在后端侧的端子部形成区域中，在基底绝缘层上以覆盖第1被覆绝缘层的形态形成第2被覆绝缘层，在中间区域及前端侧的端子部形成区域中，在基底绝缘层上以覆盖导体布图的形态形成第2被覆绝缘层，藉此以上述布图形成由第1被覆绝缘层和第2被覆绝缘层构成的被覆绝缘层(参照图5(g))。第2被覆绝缘层的厚度为5.0μm。
然后，在通过化学蚀刻切削金属支承基板形成万向接头的同时实施外形加工形成端子部形成区域和中间区域，藉此获得带电路的悬挂基板(参照图1)。该带电路的悬挂基板中的各配线和金属支承基板间的电阻值为1×108Ω。
比较例1
除了带电路的悬挂基板的制造中未设置基底开口部及接地连接部，且未设置第1被覆绝缘层以外，其它工序与实施例1同样，制造带电路的悬挂基板(参照图11及图12)。
即，在被覆绝缘层和各配线、基底绝缘层及金属支承基板之间连续地形成半导电性层。
(评价)
耐久试验(导体布图的短路及金属支承基板的不锈钢的离子迁移)
在温度85℃、湿度85％RH的气氛中，分别对实施例1和比较例1获得的带电路的悬挂基板的导体布图施以6V的电压，历时1000小时。
其结果是，实施例1的带电路的悬挂基板即使经过1000小时以上，也未观测到导体布图的短路。另一方面，比较例1的带电路的悬挂基板在经过320小时的时候，被观测到导体布图的短路。
此外，对于上述条件下的耐久试验中的1000小时后的实施例1及比较例1的带电路的悬挂基板，进行截面SEM观察及元素分析，结果确认实施例1未出现金属支承基板的不锈钢向被覆绝缘层的离子迁移。另一方面，确认比较例1的带电路悬挂基板出现了金属支承基板的不锈钢向被覆绝缘层的离子迁移。
上述说明作为本发明例示的实施方式提供，它们只是单纯的示例，并不是限定性的解释。对于本技术领域的从业人员显而易见的本发明的变形例也包括在后述的权利要求的范围内。

Claims (3)

1.布线电路基板，其特征在于，具备金属支承基板，形成于前述金属支承基板上的绝缘层，形成于前述绝缘层上的、具有隔着间隔配置的多条配线的导体布图，以及形成于前述绝缘层上的、与前述金属支承基板及前述各配线电连接的多个半导电性层；前述各半导电性层对应于前述各配线互相独立地设置。
2.如权利要求1所述的布线电路基板，其特征在于，前述各半导电性层与前述金属支承基板接触。
3.如权利要求1所述的布线电路基板，其特征在于，贯通厚度方向的多个开口部与前述各配线对应形成于前述绝缘层，在从前述各开口部露出的前述金属支承基板上设置有与前述金属支承基板和前述各半导电性层接触的多个接地连接部。
CN2007101274901A 2006-06-29 2007-06-28 布线电路基板 Expired - Fee Related CN101098586B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006-179846 2006-06-29
JP2006179846 2006-06-29
JP2006179846A JP4916235B2 (ja) 2006-06-29 2006-06-29 配線回路基板

Publications (2)

Publication Number Publication Date
CN101098586A true CN101098586A (zh) 2008-01-02
CN101098586B CN101098586B (zh) 2010-07-21

Family

ID=38476120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101274901A Expired - Fee Related CN101098586B (zh) 2006-06-29 2007-06-28 布线电路基板

Country Status (5)

Country Link
US (1) US7629539B2 (zh)
EP (1) EP1874100B1 (zh)
JP (1) JP4916235B2 (zh)
CN (1) CN101098586B (zh)
DE (1) DE602007011692D1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板
US7972897B2 (en) * 2007-02-05 2011-07-05 Intermolecular, Inc. Methods for forming resistive switching memory elements
JP2010003892A (ja) * 2008-06-20 2010-01-07 Nitto Denko Corp 配線回路基板およびその製造方法
JP5139169B2 (ja) * 2008-06-20 2013-02-06 日東電工株式会社 配線回路基板およびその製造方法
US8154827B2 (en) * 2008-07-14 2012-04-10 Hitachi Global Storage Technologies Netherlands B.V. Integrated lead suspension with multiple crossover coplanar connection of the electrically conductive traces
US8542465B2 (en) 2010-03-17 2013-09-24 Western Digital Technologies, Inc. Suspension assembly having a microactuator electrically connected to a gold coating on a stainless steel surface
US8885299B1 (en) 2010-05-24 2014-11-11 Hutchinson Technology Incorporated Low resistance ground joints for dual stage actuation disk drive suspensions
JP5591592B2 (ja) * 2010-06-01 2014-09-17 日本発條株式会社 ヘッド・サスペンション配線構造
US8665567B2 (en) 2010-06-30 2014-03-04 Western Digital Technologies, Inc. Suspension assembly having a microactuator grounded to a flexure
JP2015518229A (ja) * 2012-03-22 2015-06-25 ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ ディスクドライブのヘッドサスペンションのフレクシャ用接地形体
US8896969B1 (en) 2013-05-23 2014-11-25 Hutchinson Technology Incorporated Two-motor co-located gimbal-based dual stage actuation disk drive suspensions with motor stiffeners
US9196266B1 (en) * 2014-07-25 2015-11-24 HGST Netherlands B.V. Integrated lead suspension (ILS) for two-dimensional magnetic recording (TDMR) disk drive
US9070392B1 (en) 2014-12-16 2015-06-30 Hutchinson Technology Incorporated Piezoelectric disk drive suspension motors having plated stiffeners
US9318136B1 (en) 2014-12-22 2016-04-19 Hutchinson Technology Incorporated Multilayer disk drive motors having out-of-plane bending
US9296188B1 (en) 2015-02-17 2016-03-29 Hutchinson Technology Incorporated Partial curing of a microactuator mounting adhesive in a disk drive suspension
JP6689294B2 (ja) 2015-06-30 2020-04-28 ハッチンソン テクノロジー インコーポレイテッドＨｕｔｃｈｉｎｓｏｎ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃｏｒｐｏｒａｔｅｄ 金誘電体接合部の信頼性を向上させたディスクドライブヘッドサスペンション構造
US9646638B1 (en) 2016-05-12 2017-05-09 Hutchinson Technology Incorporated Co-located gimbal-based DSA disk drive suspension with traces routed around slider pad
WO2019124307A1 (ja) * 2017-12-20 2019-06-27 住友電気工業株式会社 プリント配線板の製造方法及び積層体
JP7493952B2 (ja) 2020-02-17 2024-06-03 日東電工株式会社 配線回路基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580893B2 (ja) * 1995-03-24 2004-10-27 日東電工株式会社 磁気ヘッド用サスペンション配線板
JP3956408B2 (ja) * 1996-11-19 2007-08-08 凸版印刷株式会社 多層配線板の製造方法
JPH1120225A (ja) * 1997-07-08 1999-01-26 Brother Ind Ltd アパチャ電極体
JP4057127B2 (ja) * 1998-02-19 2008-03-05 セイコーエプソン株式会社 アクティブマトリックス基板及びアクティブマトリックス基板の製造方法並びに液晶装置
US6316734B1 (en) * 2000-03-07 2001-11-13 3M Innovative Properties Company Flexible circuits with static discharge protection and process for manufacture
JP3631992B2 (ja) 2001-11-13 2005-03-23 日東電工株式会社 配線回路基板
JP2003208996A (ja) * 2002-01-15 2003-07-25 Sony Corp 積層シートおよびこれを備えたプリント配線板装置ならびに電子機器
JP2004035825A (ja) 2002-07-05 2004-02-05 Kanegafuchi Chem Ind Co Ltd 半導電性ポリイミドフィルムおよびその製造方法
US6801402B1 (en) * 2002-10-31 2004-10-05 Western Digital Technologies, Inc. ESD-protected head gimbal assembly for use in a disk drive
JP3964822B2 (ja) * 2003-05-07 2007-08-22 日東電工株式会社 回路付サスペンション基板の製造方法
JP4347776B2 (ja) * 2004-09-21 2009-10-21 日東電工株式会社 配線回路基板
JP2006134421A (ja) * 2004-11-04 2006-05-25 Nitto Denko Corp 配線回路基板
JP4386863B2 (ja) * 2005-02-21 2009-12-16 日本発條株式会社 ヘッド・サスペンション
JP4187757B2 (ja) * 2006-06-22 2008-11-26 日東電工株式会社 配線回路基板

Also Published As

Publication number Publication date
JP4916235B2 (ja) 2012-04-11
US7629539B2 (en) 2009-12-08
CN101098586B (zh) 2010-07-21
EP1874100B1 (en) 2011-01-05
DE602007011692D1 (de) 2011-02-17
US20080000673A1 (en) 2008-01-03
JP2008010646A (ja) 2008-01-17
EP1874100A1 (en) 2008-01-02

Similar Documents

Publication Publication Date Title
CN101098586B (zh) 布线电路基板
CN101094561B (zh) 布线电路基板
CN101119610B (zh) 布线电路基板
CN101068451B (zh) 布线电路板
US7465884B2 (en) Wired circuit board
CN101031183B (zh) 带电路的悬挂基板
CN101060756B (zh) 布线电路基板
CN101052269B (zh) 布线电路基板及其制造方法
JP4767284B2 (ja) 配線回路基板
JP4749166B2 (ja) 配線回路基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100721

Termination date: 20130628