CN101098147B - 按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络 - Google Patents

按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络 Download PDF

Info

Publication number
CN101098147B
CN101098147B CN2007101096961A CN200710109696A CN101098147B CN 101098147 B CN101098147 B CN 101098147B CN 2007101096961 A CN2007101096961 A CN 2007101096961A CN 200710109696 A CN200710109696 A CN 200710109696A CN 101098147 B CN101098147 B CN 101098147B
Authority
CN
China
Prior art keywords
binary
redundant
weight
analog
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101096961A
Other languages
English (en)
Other versions
CN101098147A (zh
Inventor
D·德拉克塞尔梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN101098147A publication Critical patent/CN101098147A/zh
Application granted granted Critical
Publication of CN101098147B publication Critical patent/CN101098147B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/80Simultaneous conversion using weighted impedances
    • H03M1/802Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
    • H03M1/804Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

按照逐次逼近法的具有冗余权重的原理运行的模拟/数字转换器的二进制网络。根据本发明的具有冗余权重的、按照逐次逼近法的原理运行的模拟/数字转换器的二进制网络,包括N个二进制权重(G1到G8)和另外至少一个冗余二进制权重(G5′)。在本发明中,每一个权重,包括该冗余权重在内,在所有情况下对应于构成该逼近法的一部分的冗余二进制代码的一个位置。

Description

按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络
技术领域
本发明涉及用于按照逐次逼近法的原理运行的模拟/数字转换器的数字/模拟转换的二进制网络。本发明还涉及包括对应的二进制网络的模拟/数字转换器以及涉及按照逐次逼近法原理的数字/模拟转换的对应的方法。
背景技术
逐次逼近法的功能原理表示一种用于模拟/数字转换器的重要的操作方法。在该方法中,所要求的数字值在迭代搜索过程中被确定。为此目的,通过一个比较器把要被转换的模拟输入电压与模拟阈值电压进行比较。该数字/模拟转换器的数字输入字由一个连接于比较器之后的逼近寄存器生成,该寄存器也称作SAR(逐次逼近寄存器)。按照在比较器输出端上的信号通过系统地改变数字输入字,可以使该数字输入字逐次地逼近所要求的数字值。
为实现在模拟/数字转换器内部的数字/模拟转换器,例如,可以使用二进制网络,其中,在所有情况下具有特定权重值的权重被分配给输入字的每一个比特,按照各自的比特值该权重可以被切换。二进制网络的权重是二进制加权的,即其权重值以2的幂彼此相关。这种二进制网络例如通过二进制加权的电流源、R-2R电阻网络或二进制加权的电容器实现。
图1表示按照逐次逼近法的原理的模拟/数字转换器的一个实施例的简化框图,该转换器使用数字/模拟转换的二进制网络。因为在此通过电容器实现权重,所以该方法也可以被称作电荷再分配法。图1所示的模拟/数字转换器具有一个分辨率为N=3比特的数字输出字Dout。通过三个电容器C3、C2和C1,实现该二进制网络的权重,其中,在所有情况下电容器C3、C2和C1按照所示顺序从MSB(最高有效比特)开始,被分配给所要求的输出字Dout的一个比特。由于二进制加权,下面的公式应用于电容值Ci(i∈[1,......,3]):
Ci=Cj·2(i-j)    (方程1)
如果LSB(最低有效位)的电容器C1的电容值被规范化为一个单位的容量,则为剩余的电容器C2和C3获得图1中所输入的电容值。
附加的电容器C1′被用于补偿增益误差,因为输入电荷被存储于8个电容单元而不是没有C1′的7个电容单元的一个总电容中。在所有情况下电容器C3、C2、C1以及C1′连接于一个与比较器COMP的正极输入端连接的公共电荷节点K。
在取样阶段(也称作顺序阶段),节点K连接于地(此处未显示),而在所有情况下电容器C3、C2、C1以及C1′的底部端子分别经由单独的开关S1到S3以及S1′连接于输入电压Vin。这导致用取决于输入电压Vin的电荷对节点K的充电。
在随后的转换阶段之初,对地的连接(此处未显示)被打开,而在所有情况下电容器C3、C2、C1以及C1′的底部端子分别经由开关S1到S3以及S1′连接于地。因为在该过程期间节点K处的电荷维持不变,所以节点K的电位跳变为-Vin
在此之后,电容器C3、C2和C1经由开关S1到S3顺序连接于参考电压Vref。二进制网络固有的数字/模拟转换器的开关S1到S3由与比较器COMP的输出端上所连接的SAR所控制。在本装置中,SAR的数字控制信号Dctrl对应于输出字Dout(除了用于开关位置Vin的切换信息外)。
在所有情况下,通过在每一次电荷再分配后对节点K的电位与地电位的比较,可以决定要发现的数字字Dout的从MSB开始到LSB的一个比特。
同样可以想到,为了减少切换能量把一个权重的电容拆分为一些单个的电容。
代替使用如上所述的用于数字字的二进制搜索策略,使用具有冗余的数字/模拟转换器的非二进制方法也是可能的。虽然由于冗余性这些需要更多的时钟周期,但其可以被更迅速地进行时钟控制以致这样的非二进制搜索策略(例如使用1.85而不是2的底数)仍然能够更快速地产生结果。
与二进制网络相比,非二进制网络有其不利之处:使用非二进制网络,单个权重原则上呈现较差的匹配,并且权重的任何自我校准都是复杂的。
发明内容
本发明的目的是,规定一种用于按照逐次逼近法原理运行的模拟/数字转换器的数字/模拟转换的二进制网络,其可以用与非二进制网络相似的速度进行时钟控制以及仍然应用二进制网络的简单电路技术。本发明的另一个目的是,规定对应的模拟/数字转换器和用于模拟数字转换的对应的方法。
形成本发明的基础的目的可以通过独立权利要求1、7和10的特征实现。
根据本发明用于按照逐次逼近法原理运行的模拟/数字转换器的数字/模拟转换的二进制网络,包括N个二进制权重和另外的至少一个冗余二进制权重。在本装置中,每一个权重,包括冗余权重在内,在所有情况下对应于构成该逼近法的一部分的冗余二进制代码的一个位置。术语二进制代码表示具有两种不同符号(例如1或0)的序列的代码。冗余二进制代码因此不是一个简单二进制代码,其中各个单独位置对应于以2为底数的幂。
根据本发明的二进制网络的实施例的优点存在于如下事实中:通过应用冗余权重,可以提高运行时钟速率,因为可能在转换过程期间通过冗余权重补偿由于所增加的时钟速率引起的错误决定。同时,与上述提及的可选的非二进制方法相反,使用二进制网络提供简单的电路配置,而不会必需预期匹配问题或自我校准期间的问题。
在此指出,为按照逐次逼近法原理运行的模拟/数字转换器使用二进制网络不是强制性的,即使其为本发明的主要应用。同样可以想到使用该网络作为任何数字/模拟转换的一部分。
冗余权重的权重值,即它的比特的位置重要性(significance),典型地对应于N个二进制权重中的第M最重要的权重(M∈[N,......,1])的权重值。这使得能够对来自于从最高有效比特到第M最高有效比特中的错误判定进行补偿。自然,在本发明的上下文中可能提供一些具有不同权重值的冗余权重,这些权重值在所有情况下与N个二进制权重的不同权重值对应,而不是提供一个单独的冗余权重。
根据本发明的一个实施例,权重被构造为电容性的,如上文所述,但其它实现形式的权重诸如,例如二进制加权的电流源,也可以被用于本发明的上下文中。在此通过拆分的电容器实现权重是有利的。使用拆分的电容器以及其结果的有利性将在附图说明随后的文字中进行阐述。
根据本发明的另一个实施例,在要由模拟/数字转换器转换的输入信号的采样期间,当使用电容性的权重时,从最重要的权重到第M最重要的权重以及冗余权重的这些权重被导电性地连接于输入信号。这导致由取决于输入电压的电荷对电容进行充电,该电荷被典型地存储于2N个电容单元中(例如存储于图1中具有N=3个比特的8个电容单元中),LSB的电容值对应于一个电容单元。为此目的,N个权重的所有电容以及附加的电容(见图1)通常被连接到输入电压。相反,借助于根据本发明的冗余权重,从最重要的权重到第M最重要的权重以及冗余权重的所有电容被有利地连接到输入电压,以致电荷按照这种方式被存储于2N个电容单元中。在这种场合中,不需要在每种情况下把第(M-1)最重要的权重及向下到最低重要的权重和输入电压连接到输入电压的开关位置。此外,为防止增益误差的附加电容器也因而作废。
上面描述了根据本发明按照逐次逼近法的原理运行的模拟/数字转换器,其包括根据本发明的用于数字/模拟转换的二进制网络,以及一个用于把冗余二进制代码转换为二进制输出代码的代码转换器。
根据本发明按照逐次逼近法的原理的输入信号的模拟/数字转换方法,被安排为两个步骤:
1.通过根据本发明的二进制网络,输入信号以冗余二进制代码的形式被逐次地逼近。
2.二进制代码被转换为二进制输出代码。
这些方法步骤不需要被强制地按照顺序处理,而是也可以并行地运行。
本发明的另外有利的实施例在从属权利要求中进行阐述。
附图说明
在随后的内容中,参考附图,通过例证性的实施例对本发明进行更加详细地说明,在附图中:
图1表示根据电荷再分配法的传统模拟/数字转换器;
图2表示根据本发明的二进制网络的一个例证性的实施例,其作为在采样阶段期间内的根据本发明的模拟/数字转换器的一部分;和
图3表示图2中所示的、朝向转换阶段的结尾进行的例证性的实施例。
具体实施方式
图1表示根据电荷再分配法的传统模拟/数字转换器的电路图。有关该模拟/数字转换器的配置和操作,参照本说明书引言中的说明。
图2表示根据本发明的二进制网络的一个例证性的实施例,其作为根据本发明的模拟/数字转换器的一部分。用于8比特模拟/数字转换器(N=8)的网络被选中作为范例.在该例证性的实施例中,提供N=8的二进制权重G1到G8以及根据本发明附加的冗余权重G5′。在本装置中,权重G1对应于LSB而权重G8对应于MSB。
该二进制网络通过二进制加权的电容器C1a/b到C8a/b以及C5a′/b′加以实现,规范化的电容值规定各权重的权重值。作为另外一种可选方案,例如也可以想到电阻性方法。而且,在本例证性的实施例中该网络的电容器被作为拆分的电容器加以实现,即每一个权重包括二个相等大小的电容器Cia/b。使用拆分的电容器不是强制性的,开关动作与在非拆分的电容器情况下略有不同,这一点将在下文中展现。
由于二进制加权,下面的方程应用于N=8的二进制权重的电容值Cia/b(i∈[1,......,8]):
Cia/b=Cja/b·2(i-j)    (方程2)
如果使LSB的权重的电容器C1a和C1b的电容值规范化为1个电容单位,则为剩余的电容器C2a/b到C8a/b获得图2中所输入的电容值。在本装置中,冗余权重G5′的电容值对应于权重G5(即第M最重要的权重,M=4)的电容值。
最后一个权重G1′,以虚线表示(C1a′/b′=C1a/b),是唯一可选的,并且如图1中的最后一个权重那样,通过将输入电荷存储于N=28=256个电容单元中用来防止增益误差。电容器C1a′和C1b′的电容值对应于具有N个二进制权重中最低权重因子的权重G1的电容器C1a和C1b的电容值。在一定的情况下,权重G1′可以被省略而仍能避免增益误差,这一点将在下面阐述。
对于各个单独的权重G1到G8、G5′以及可选的G1′,分别提供开关S1a/b到S8a/b、S5a′/b′以及S1a′/b′,它们把单独权重的电容器Cia/b及C5a′/b′与取决于开关位置的输入电压Vin′或参考电压Vref+(例如VDD)以及Vref-(例如地)连接在一起。自然,代替所示的有三个切换选项的开关S1a/b到S8a/b、S5a′/b′以及S1a′/b′,一些简单的开关也可以按照确保相同切换功能的方式彼此相互连接。
在所有情况下图2中所示的电容器在其顶部端子上与对应于图1的节点K的公共充电节点K′连接。节点K′与图2中作为反相器实现的比较器COMP′的输入连接。经由开关S采取闭合开关S的方式可以旁路反相器COMP′,使得在该情况下反相器COMP′的输出接近于高电位和低电位之间的中心。代替反相器也可以使用差动放大器——如图1中--该差动放大器的负输入与节点K′一致。反相器COMP′的输出连接于逼近计算寄存器SAR′,其经由数字信号Dctrl′控制二进制网络的开关以及以二进制代码表示输出所需要的数字字Dout′。
在第一个时钟阶段(采样阶段),取决于输入电压Vin′的电荷被存储于N=28=256个电容单元的总电容中。为此目的,如图2中所示开关S闭合。而且在没有冗余权重的二进制网络中,权重G1到G8的所有开关S1a/b到S8a/b以及权重G1′的开关S1a′/b′如图2中所示与Vin′连接。连接于电压Vin′的电容器的总数对应于256个电容单元。当使用冗余权重(本例中为G5′)时这也可以实现,其中,为确保2N=256个电容单元的总的充电电容量,冗余权重G5′的电容器G5′/b′被排除在外并且未连接于电压Vin′。在该情况下,冗余权重G5′的电容器C5a′和C5b′经由开关S5a′和S5b′分别与Vref+以及Vref-连接。
作为另外一种可选方案,在使用冗余权重时,通过把输入电压Vin′应用于从MSB的权重G8的所有电容器到冗余权重G5′的电容器(即电容器C8a/b到C5a′/b′),以及通过对最低重要的权重G1到G4的电容器C1a/b到C4a/b分别进行充电达到Vref+以及Vref-,可以以一种简单的方式确保2N=256个电容单元的总的充电电容量。在该情况下,为最低重要的权重G1到G4的开关S1a/b到S4a/b的开关位置Vin′可以被省略。此外,在该情况下可以保留标为虚线的权重G1′(除非尝试使用特殊的偏移设置)。
在随后的讨论中,标为虚线的权重G1′因此不再被考虑在内。图2表示通过权重G8到G5′的充电,其中,标为虚线的权重G1′未被考虑在内。
从第二个时钟阶段,转换阶段开始,在该阶段中通过借助于电荷再分配法的逐次逼近法发生数字值的检索。当开关S打开时,在节点K′的取决于输入电压Vin′的电荷被冻结。而且,开关S1a到S8a以及S5a′和开关S1b到S8b以及S5b′首先被分别设置为位置Vref+以及Vref-,使得在Vref+和Vref-之间的中心电压,即(Vref++Vref-)/2被额外地叠加在节点K′的电位上。取决于对所存储的输入电压和在Vref+和Vref-之间的中心电压的比较,比较器COMP′的输出因而切换到高位或低位。取决于比较器COMP′的判定,由MSB的权重C8开始,或者电容器C8b连接于Vref+,或者电容器C8a连接于Vref-。在第二个时钟步骤后,电容器C8a/b二者于是都处于相同电位Vref+或Vref-,其同时规定所要求的数字字的MSB以及将整个电压结构向上(电容器C8a/b都处于Vref+)或向下(电容器C8a/b都处于Vref-)推动。
在下一个时钟步骤,权重G7的开关位置以相同方式被规定,其决定第二最重要的比特。在随后的时钟步骤中,权重G6和G5及相关联的位被逐次地指定。不考虑冗余权重,这也会类似地应用于权重G4到G1以及与这些权重相关联的比特,使得所要求的数字字的各个单独的比特在二进制代码表示中由G1到G8的权重的开关位置定义。在如此的连续转换中的不利因素是,错误决定(例如MSB的)(特别是由于所增加的时钟速率所造成的),在连续的转换过程期间不再能被校正。
当使用冗余权重(本例中的G5′)时,权重的错误决定可以用一个权重值(即用大于或等于该冗余权重的权重值的一个电容值)加以校正。这是因为,在该情况下,包括该冗余权重的最低重要的权重的总和比为转换实际所要求的总和更大。
将冗余权重G5′考虑在内,于是在建立权重G4到G1之前决定权重G5′的开关位置,以及只有那时逐次地决定权重G4到G1的开关位置。冗余权重G5′因此被包括在通常的转换过程中。图3表示图2所示的在转换阶段结尾的例证性的实施例。
在冗余转换期间,在模拟/数字转换器中首先内部确定具有N+n个位置(n=冗余权重的数量,本例中n=1)的冗余二进制代码的字,而不是具有N个位置的二进制代码的字。按照此后所述的方式通过作为逼近计算寄存器SAR′的一部分的转换器U,该冗余二进制代码被转换为在二进制代码表示中所要求的输出字Dout′。作为另外一种可选方案,转换器U也可以作为独立于逼近计算寄存器SAR′的分开的电路块实现。
如果,例如输入电压Vin′略大于在Vref+和Vref-之间的中心电压并且MSB已被错误设置为0而不是1,则无冗余性的转换导致一个代码字“0111 0010”。在冗余转换的情况下,如图2所示,一个错误的MSB会产生,例如代码字“0111 1 0010”,即冗余权重G5′的比特被设置为1以作为冗余二进制代码的第五个比特。图3表示为该代码例子的开关位置和对应控制信号Dctrl′。
在随后的内容中,表示在由转换器U将冗余二进制代码转换为二进制代码表示中的输出字Dout′。在该上下文中,假定输入电压Vin′被应用于从MSB的权重G8的所有电容器向上到冗余权重G5′的电容器(即电容器C8a/b到C5a′/b′),并且最低重要的权重G1到G4的电容器C1a/b到C4a/b分别被充电达到Vref+以及Vref-
电荷再分配法基于下述事实:在已用电压Vin′对电荷节点K′充电后,连接于公共电荷节点K′的电容器Cia/b和C5a′/b′的所有电容量-电压的乘积的总和(即在电荷节点K′上的电荷Q)保持不变,即:
(方程3)
在此Via/b和V5a′/b′分别描述各电容器Cia/b和C5a′/b′上的电压。如上所述,电容器C8a/b到C5a′/b′首先用输入电压Vin′充电。此外,最低重要的权重G1到G4的电容器C1a/b到C4a/b分别被充电达到Vref+以及Vref-(Cia达到Vref+和Cib达到Vref-)。为简单化,在随后的内容中假定应用Vref-=0V。因此最初使用下述公式:
Figure G2007101096961D00082
(方程4)
在转换过程后,应用下述公式:
Figure G2007101096961D00091
(方程5)
在此的量Di和D5′在所有情况下描述二进制代码的对应比特是否被设置(Di=1)或未被设置(Di=0)。在方程3中的电荷守恒方程的基础上,可以使方程4和方程5相等,导出如下公式:
256 V in ′ + 8 V ref + = Σ i Di · Cia / b · V ref + + D 5 ′ · C 5 a ′ / b ′ · V ref + (方程6)
方程6可以被变换为如下形式:
256 V in ′ V ref + = Σ i Di · Cia / b + D 5 ′ · C 5 a ′ / b ′ - 8 (方程7)
在方程7中左边的表达式是一个小于或等于256的量,与输入电压成比例,且在二进制代码表示中对应于输出字Dout′。该量由该组权重Gi和G5′的代码值给定,减少8=1000|二进制。取决于冗余二进制代码,输出字Dout′因此可以被表示为不具有与冗余权重G5′关联的比特D5′的二进制代码,这个比特的值按照冗余权重G5′的加权而被附加(即+10000|二进制或+00000|二进制)以及按照最低重要的权重G1到G4的充电而减去一个偏移值。通过预分配最低重要的权重G1到G4,偏移值在此可以被任意地选择。特别地,该值也可以被选择为0。如上所提及,该偏移被有利地选择为2(N-M-1)(本例中8=1000|二进制)。
方程7同样说明,将输入电压Vin′充电达到一个规范化的表示2的一个幂(本例中为256)的总电容量是有用的。这防止输出字Dout′不得不以复杂方式被重新计算或防止增益误差不得不被接受。
以示例方式提及的冗余二进制代码“011 1 10010”在转换器U中根据方程7被重新计算为以二进制代码表示的输出字Dout′“01111010”,如下所示:
0111 1 0010|冗余=01110010|二进制+10000|二进制-1000|二进制=01111010|二进制
因此,不管在转换器内部的二进制代码的MSB的以前的错误决定,输出字Dout′的MSB被正确设置。
如果转换过程已经以设置正确的MSB开始,则例如获得冗余二进制代码“1000 0 0010”。根据方程7在二进制代码表示中该代码被重新计算为输出字Dout′“01111010”,如下所示:
1000 0 0010|冗余=10000010|二进制+00000|二进制-1000|二进制=01111010|二进制
前述的两个冗余二进制代码“011 1 10010”和“1000 0 0010”在数值上是相等的,因为在两种情况下在二进制代码表示中获得相同的输出字Dout′“01111010”。根据背景知识这是可以理解的:两个冗余二进制代码对应于相同的总电容量集合,即在冗余二进制代码“01111 0010”的情况下64+32+16+16+2=130和在冗余二进制代码“1000 00010”的情况下128+2=130。
类似地,冗余二进制代码“0111 1 0010”和“1000 0 0010”在转换器U中根据方程7被重新计算为二进制代码表示中的输出字Dout′“10000010”,如下所示:
0111 1 1010|冗余=01111010|二进制+10000|二进制-1000|二进制=10000010| 进制
1000 0 1010|冗余=10001010|二进制+00000|二进制-1000|二进制=10000010| 进制
上面叙述过,取决于冗余二进制代码,输出字Dout′可以被表示为不具有分配给该冗余权重的比特的二进制代码,该比特的值按照冗余权重的加权而被附加以及偏移值2(N-M-1)(本例中为8)被减去。这也可以由以下事实确保:如果分配给该冗余权重的比特的值对应于值1,则值2(N-M-1)(本例中8=1000|二进制)被加到没有该比特的二进制代码上,或者如果分配给该冗余权重的比特的值对应于值0,则从没有该位的二进制代码中减去值2(N-M-1)。两个事例间的差再次对应于冗余权重的权重值2(N-M)(本例中16=10000|二进制)。
在此指出,代码分配也可以被永久地存储于查找表中。
在图2和图3中所示的例证性的实施例中,与图1中所示的模拟/数字转换器不同,拆分的电容器Cia/b和C5a′/b′被用作权重。巧妙的选择为2(N-M-1)的偏移值可以保证在该情况下不仅能够把错误决定朝向更大的值校正,而且能够对称地把错误决定向较小的值校正。分别通过加上冗余权重的权重值2(N-M)和减去偏移值2(N-M-1)或通过减去偏移值2(N-M-1),向更大的或更小的值的校正得以实现。当使用根据本发明的不具有拆分的电容器(即具有如图1中的简单电容器)的二进制网络时,通过预分配最低重要的权重,例如通过把第(M-1)最重要的权重G4(用一个简单电容器实现)与Vref连接,同时把权重G1到G3(在所有情况下用一个简单电容器实现)与地连接,以及将输个电压Vin施加于权重G8到G5′(在所有情况下用一个简单电容器加以实现),可以以相同的方式实现向更大的或更小的值的校正。
在此指出,本发明不以任何方式限定于上述图2和图3中的例证性的实施例,特别是可以提供一些冗余的权重(特别是具有高分辨率的转换器)、未拆分的电容器、权重的非电容性实施例或者该网络的完全不同的实施例。
为了获得具有差动输入信号的完全不同的实施例,即具有两个反相的单端输入信号Vin+与Vin-,根据本发明的如图2和图3中所示的模拟/数字转换器可以按照如此方式扩展:提供如图2和图3中所示的两个电容器网络,即一个用于单端电压Vin+的网络和一个用于单端电压Vin-的网络。与图2和图3不同,各电容器网络的两个电荷节点(图2和图3中的节点K ′)在所有情况下分别与差动放大器的正极和负极输入连接。

Claims (13)

1.用于按照逐次逼近法原理运行的模拟/数字转换器的数字/模拟转换的二进制网络,包括:
N个二进制权重(G1至G8)和
另外的至少一个冗余二进制权重(G5′),
其中,在所有情况下每一个权重对应于构成该逼近法的一部分的冗余二进制代码的一个位置。
2.根据权利要求1的二进制网络,其中
冗余权重(G5′)的权重值对应于N个二进制权重中的第M重要的权重(G5)的权重值。
3.根据权利要求1或2的二进制网络,其中
权重(G1到G8、G5′)被构建为电容性的。
4.根据权利要求3的二进制网络,其中
通过拆分的电容器(C1a/b到C8a/b、C5a′/b′)来构建权重(G1到G8、G5′)。
5.根据权利要求3的二进制网络,其中
在对要由模拟/数字转换器转换的输入信号(Vin′)的采样期间,来自于从最重要的权重(G8)到第M最重要的权重(G5)以及冗余权重(G5′)的这些权重被导电性地连接到输入信号(Vin′)。
6.根据权利要求4的二进制网络,其中,
在对要由模拟/数字转换器转换的输入信号(Vin′)的采样期间,来自于从最重要的权重(G8)到第M最重要的权重(G5)以及冗余权重(G5′)的这些权重被导电性地连接到输入信号(Vin′)。
7.按照逐次逼近法原理运行的模拟/数字转换器,包括:
一个用于数字/模拟转换的二进制网络,包括二进制权重(G1到G8)和
另外的至少一个冗余权重(G5′),其中,在所有情况下每一个权重对应于构成该逼近法的一部分的冗余二进制代码的一个位置,和
用于二进制代码转换为二进制输出代码的代码转换器。
8.根据权利要求7的模拟/数字转换器,其中
该冗余权重(G5′)的权重值对应于N个二进制权重的第M最重要的权重(G5)的权重值,和
该代码转换器(U)被以如此方式安排,使得取决于二进制代码,该二进制输出代码可以被表示为:
不具有被分配给冗余权重(G5′)的比特的二进制代码,其中,按照第M最重要的权重(G5)的加权附加上该比特的值以及减去任何一个偏移值。
9.根据权利要求8的模拟/数字转换器,
其中,偏移值是2(N-M-1)
10.按照逐次逼近法的原理用于输入信号的模拟/数字转换的方法,包括以下步骤:
通过用于数字/模拟转换的二进制网络来逼近输入信号(Vin′),其包括
N个二进制权重(G1到G8)和
另外的至少一个冗余二进制权重(G5′),
其中,在所有情况下每一个权重对应于构成该逼近法的一部分的冗余二进制代码的一个位置;和
转换(U)二进制代码为二进制输出代码.
11.根据权利要求10的方法,其中
冗余权重(G5′)的权重值对应于N个二进制权重中的第M最重要的权重(G5)的权重值并且
该逼近步骤包括如下步骤:
以如此的方式采样输入信号(Vin′),使得来自于从最重要的权重(G8)到第M最重要的权重(G5)以及对应于该第M最重要的权重的冗余权重(G5′)的这些权重导电性地连接于输入信号(Vin′)。
12.根据权利要求10或11的方法,其中
冗余权重(G5′)的权重值对应于N个二进制权重中的第M最重要的权重(G5)的权重值并且
该转换(U)的步骤包括如下步骤:
从二进制代码中确定输出代码,其中,取决于二进制代码,该二进制输出代码可以被表示为:
该不具有被分配给冗余代码(G5′)的比特的二进制代码,其中,按照该第M最重要的权重(G5)的加权附加上该比特的值以及减去任何一个偏移值。
13.根据权利要求12的方法,其中偏移值是2(N-M-1)
CN2007101096961A 2006-06-28 2007-06-27 按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络 Expired - Fee Related CN101098147B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006029734.2A DE102006029734B4 (de) 2006-06-28 2006-06-28 Binäres Netzwerk für einen nach dem Prinzip der sukzessiven Approximation arbeitenden Analog-Digital-Wandler mit redundantem Gewicht
DE102006029734.2 2006-06-28

Publications (2)

Publication Number Publication Date
CN101098147A CN101098147A (zh) 2008-01-02
CN101098147B true CN101098147B (zh) 2010-06-16

Family

ID=38776844

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101096961A Expired - Fee Related CN101098147B (zh) 2006-06-28 2007-06-27 按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络

Country Status (3)

Country Link
US (1) US7528761B2 (zh)
CN (1) CN101098147B (zh)
DE (1) DE102006029734B4 (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8035622B2 (en) * 2008-03-27 2011-10-11 Apple Inc. SAR ADC with dynamic input scaling and offset adjustment
KR101182402B1 (ko) * 2008-11-19 2012-09-13 한국전자통신연구원 순차 접근 아날로그-디지털 변환기
SG169941A1 (en) * 2009-09-11 2011-04-29 Agency Science Tech & Res Circuit arrangement
KR101309837B1 (ko) * 2010-03-16 2013-09-23 한국전자통신연구원 순차 접근 아날로그-디지털 변환기 및 그 구동 방법
WO2012153372A1 (ja) * 2011-05-10 2012-11-15 パナソニック株式会社 逐次比較型ad変換器
US8525720B2 (en) * 2011-07-22 2013-09-03 Texas Instruments Incorporated Non-binary successive approximation analog to digital converter
US8456348B2 (en) * 2011-09-22 2013-06-04 National Taiwan Normal University SAR ADC capable of reducing energy consumption
CN103441765B (zh) * 2011-10-27 2016-08-10 财团法人成大研究发展基金会 逐渐逼近模拟至数字转换器及其方法
TWI434517B (zh) * 2011-11-04 2014-04-11 Ind Tech Res Inst 數位類比轉換器的元素的權重的估算方法、裝置及應用其之逐次逼近暫存器類比數位轉換器
US8836568B2 (en) * 2012-01-31 2014-09-16 Akademia Gorniczo-Hutnicza Im. Stanislawa Staszica Method and apparatus for clockless conversion of portion of electric charge to digital word
PL220448B1 (pl) * 2012-01-31 2015-10-30 Akademia Górniczo Hutnicza Im Stanisława Staszica W Krakowie Sposób i układ do bezzegarowego przetwarzania chwilowej wielkości napięcia elektrycznego na słowo cyfrowe
EP2624077B1 (en) * 2012-01-31 2020-03-11 AKADEMIA GORNICZO-HUTNICZA im. Stanislawa Staszica Method and apparatus for clockless conversion of time interval to digital word
US8633846B2 (en) 2012-01-31 2014-01-21 Nxp B.V. Successive approximation register analog to digital converter
CN103513834A (zh) * 2012-06-21 2014-01-15 瀚宇彩晶股份有限公司 触控面板的感测电路及触控面板的感测电路的操作方法
US8766839B2 (en) * 2012-09-07 2014-07-01 Texas Instruments Incorporated Reducing the effect of elements mismatch in a SAR ADC
JP6102279B2 (ja) * 2013-01-25 2017-03-29 ミツミ電機株式会社 逐次比較型ad変換器及び逐次比較型ad変換方法
CN104124970B (zh) * 2013-04-28 2017-06-09 瑞昱半导体股份有限公司 可编程放大输入信号振幅的sar模拟数字转换器及其方法
US9467638B2 (en) 2013-08-13 2016-10-11 The Hong Kong University Of Science And Technology Sensory array with non-correlated double sampling random access-reset pixel and multi-channel readout
CN103929178B (zh) * 2014-04-29 2017-02-08 中国电子科技集团公司第二十四研究所 逐次逼近模数转换器及其转换方法
US9197231B1 (en) 2014-04-30 2015-11-24 Freescale Semiconductor, Inc. Systems and methods for data conversion
JP2016054443A (ja) * 2014-09-04 2016-04-14 株式会社東海理化電機製作所 アナログ‐デジタル変換装置
CN104660264B (zh) 2015-03-20 2018-05-25 中国电子科技集团公司第二十四研究所 具有带冗余位的非二进制电容阵列的模数转换器及芯片
US9553599B1 (en) 2016-02-08 2017-01-24 Analog Devices, Inc. Techniques for reducing offsets in an analog to digital converter
US10236903B2 (en) 2016-05-27 2019-03-19 Mediatek Inc. Charge compensation circuit and analog-to-digital converter with the same
JP2019097136A (ja) * 2017-11-28 2019-06-20 セイコーエプソン株式会社 ロボット、アナログデジタル変換器、及び、固体撮像装置
US10790842B1 (en) 2019-10-31 2020-09-29 Infineon Technologies Ag System and method for a successive approximation analog-to-digital converter
CN113437973B (zh) * 2021-06-30 2024-07-12 北京时代民芯科技有限公司 一种高精度自校准模数转换电路及方法
CN113839672B (zh) * 2021-09-14 2023-08-01 无锡英迪芯微电子科技股份有限公司 一种利用冗余电容模拟域自校准逐次逼近模数转换器
CN116505946B (zh) * 2023-06-21 2023-10-13 江苏润石科技有限公司 Sar adc的模拟域校准方法、装置及sar adc

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947169A (en) * 1989-10-24 1990-08-07 Burr-Brown Corporation Dummy/trim DAC for capacitor digital-to-analog converter
US5606320A (en) * 1994-12-06 1997-02-25 Pacesetter Inc. Method and apparatus for micropower analog-to-digital conversion in an implantable medical device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4458237A (en) * 1981-11-03 1984-07-03 Texas Instruments Incorporated Combination of an analog to digital converter with a sampling switch error correction circuit and least significant bit circuit
EP0320642B1 (de) * 1987-12-14 1994-10-05 Siemens Aktiengesellschaft Kalibrierungsverfahren für redundante A/D-und D/A-Umsetzer mit gewichtetem Netzwerk
DE3854815D1 (de) * 1988-09-30 1996-02-01 Siemens Ag Verfahren zur Bestimmung und Verarbeitung von Korrekturwerten für selbstkalibrierende A/D- und D/A-Wandler und Rechenwerk zur Durchführung des Verfahrens
ATE109325T1 (de) * 1988-09-30 1994-08-15 Siemens Ag Selbstkalibrierender a/d- und d/a-wandler.
US5719576A (en) * 1992-07-13 1998-02-17 Siemens Aktiengesellschaft Capacitor array digital/analog converter with compensation array for stray capacitance
US5675340A (en) * 1995-04-07 1997-10-07 Iowa State University Research Foundation, Inc. Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects
US6720903B2 (en) * 2002-06-14 2004-04-13 Stmicroelectronics S.R.L. Method of operating SAR-type ADC and an ADC using the method
JP3843942B2 (ja) * 2002-12-25 2006-11-08 株式会社デンソー D/a変換器およびa/d変換器
DE10314189B4 (de) * 2003-03-28 2006-05-11 Infineon Technologies Ag Verfahren und Vorrichtung zur Kalibrierung eines gewichteten Netzwerks
US7271758B2 (en) * 2005-06-29 2007-09-18 Silicon Laboratories Inc. Gain adjust for SAR ADC

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947169A (en) * 1989-10-24 1990-08-07 Burr-Brown Corporation Dummy/trim DAC for capacitor digital-to-analog converter
US5606320A (en) * 1994-12-06 1997-02-25 Pacesetter Inc. Method and apparatus for micropower analog-to-digital conversion in an implantable medical device

Also Published As

Publication number Publication date
DE102006029734A1 (de) 2008-01-03
CN101098147A (zh) 2008-01-02
US7528761B2 (en) 2009-05-05
DE102006029734B4 (de) 2014-02-06
US20080001804A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
CN101098147B (zh) 按照逐次逼近法原理运行的具有冗余权重的模拟/数字转换器的二进制网络
CN106374930B (zh) 基于数字域自校正的逐次逼近模数转换器及模数转换方法
CN104917524A (zh) 模数转换器
CN101523727B (zh) 用于改善模数转换器的动态非线性的方法、以及具有改善的动态非线性的模数转换器
CN105811979B (zh) 一种带校正的逐次逼近模数转换器及其校正方法
US8537045B2 (en) Pre-charged capacitive digital-to-analog converter
CN105959006B (zh) 逐次逼近型模数转换器校准电路
CN103684459B (zh) 连续渐进式模拟数字转换器及模拟数字转换方法
CN102970038B (zh) 校正电容不匹配的逐渐逼近模拟至数字转换器及其方法
CN109194333B (zh) 一种复合结构逐次逼近模数转换器及其量化方法
CN106209102A (zh) 用于全并行—逐次逼近模拟数字转换器的混合型两级结构
US7796079B2 (en) Charge redistribution successive approximation analog-to-digital converter and related operating method
CN112367084B (zh) 一种基于终端电容复用的逐次逼近型模数转换器量化方法
CN111934688A (zh) 逐次逼近型模数转换器及方法
CN105375923A (zh) 逐次逼近型模数转换器的数字自校准电路及方法
CN111786675B (zh) 一种基于动态追踪的电荷共享式模数转换器量化方法
CN113839673A (zh) 一种新型数字域自校准逐次逼近模数转换器
CN110071723A (zh) 一种用于逐次逼近型模数转换器的伪共模开关方法
CN111756380A (zh) 一种共享桥接电容阵列的两步式逐次逼近型模数转换器
CN108111171A (zh) 适用于差分结构逐次逼近型模数转换器单调式开关方法
CN114614821A (zh) 基于差分结构的sar adc失调误差校正方法及电路
CN107835023B (zh) 一种逐次逼近型数模转换器
US20120133541A1 (en) Analog-digital converter
CN108233925A (zh) 分段预量化旁路逐次逼近模数转换器
CN105375926A (zh) 伪差分电容型逐次逼近模数转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: LANTIQ DEUTSCHLAND GMBH

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG

Effective date: 20110413

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

TR01 Transfer of patent right

Effective date of registration: 20110413

Address after: German Neubiberg

Patentee after: Lantiq Deutschland GmbH

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20170627

CF01 Termination of patent right due to non-payment of annual fee