CN105811979B

CN105811979B - 一种带校正的逐次逼近模数转换器及其校正方法

Info

Publication number: CN105811979B
Application number: CN201610120732.3A
Authority: CN
Inventors: 宁宁; 王岑; 王伟; 杜翎; 廖京; 张中
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2016-03-03
Filing date: 2016-03-03
Publication date: 2019-04-05
Anticipated expiration: 2036-03-03
Also published as: CN105811979A

Abstract

本发明公开了一种带校正的逐次逼近模数转换器及其校正方法。基于共模电压复位的全差分结构DAC，电容的失配误差通过模拟后台校正技术消除。对于理想的二进制电容阵列，一个电容的权重与其低位所有电容的权重之和是相等的，但是电容失配导致它们有所不同。该校正技术通过冗余切换，实现待校正电容与其低位所有电容之和的权重比较，根据待校正电容冗余切换和正常切换两次切换的结果以及待校正电容的切换方向，在后台更新和存储每一位待校正电容的校正码字，并在ADC转换时通过一个校正DAC把校正码字的累加值转换成模拟量耦合到主DAC上。系统对需要校正的所有电容依次进行校正并循环。

Description

一种带校正的逐次逼近模数转换器及其校正方法

技术领域

本发明属于模拟数字转换技术领域，尤其涉及一种模数转换器及其处理方法。

背景技术

传统的电荷重分配型SAR ADC中的数模转换器(DAC)由电容阵列构成。作为SARADC组成的关键单元之一，二进制加权电容阵列构成的数模转换器(DAC)的精度直接决定着整个模数转换器(ADC)的精度。在现有工艺情况下，各种器件以及走线的寄生电阻和寄生电容，以及工艺制造过程中的误差，使得DAC相邻位的电容之间的二倍关系不够精确，极大的限制了ADC精度的提高。

为了提高ADC的精度，许多校正技术被提出。校正技术可以分为前台校正和后台校正两大类。对于前台校正，需要一个校正DAC，在校正模式下，在电路上电后对需要校正的各个电容的大小依次进行量化，根据一定的校正算法提取所需的校正系数，并存储起来。在正常转换模式下，将校正系数累加起来，通过校正DAC的输出将电容的失配量从主DAC的输出中减去，从而达到消除电容失配的目的。前台校正的缺点是校正打断了ADC的正常量化。

随着CMOS器件尺寸的缩小，数字后台校正与模拟前台校正相比，变得越来越流行，它在数字域计算数字权重并通过数字权重的加减得到数字输出。比起前台校正技术，数字后台校正的优点是在后台操作，不会打断ADC的正常量化；但是，数字校正电路的面积和功耗值得注意，因为数字权重的内部编码长度需要比ADC的精度大得多。所以本专利提出一种模拟后台校正技术，既保留了数字后台校正不打断ADC正常量化的优点，又避免了数字校正面积和功耗大的缺点。

发明内容

针对上述现有技术的不足之处，本发明提供一种带校正的逐次逼近模数转换器及其校正方法，对主DAC中高段部分的电容阵列进行校正，以减小由寄生电容和工艺制造误差带来的电容间的失配，从而提高模数转换器的精度。

为了实现上述目的，本发明的技术方案是：

一种带校正的逐次逼近模数转换器,该模数转换器包括:主DAC、比较器、SAR控制电路；其中主DAC进行信号采样，然后通过比较器进行比较，最后由SAR控制电路根据比较结果输出最终转换结果；其特征在于该模数转换器还包括：存储器、误差累加器、校正DAC、冗余切换控制电路，校正DAC通过电容C_c耦合到主DAC上，电容C_c的大小根据需要校正的范围确定；该ADC每次对信号采样过后，除了每位电容进行正常切换之外，由冗余切换控制电路控制主DAC中的待校正电容进行一次冗余切换，冗余切换的时间在待校正电容正常切换之前并且在待校正电容的高一位电容正常切换之后，冗余切换的对象为：位数低于待校正电容的所有低位电容，根据待校正电容冗余切换和正常切换两次切换的结果以及待校正电容的切换方向更新校正码字并存入存储器，由误差累加器对存储器中的校正码字进行累加，并在下一次采样时由校正DAC根据校正码字的累加值对主DAC中对应的电容进行校正。

进一步的，所述校正DAC每次对主DAC中待校正电容的校正量为固定值，它的大小为:其中C_main,tot为主DAC阵列的所有电容值之和，C_cal,tot为校正DAC阵列所有电容值之和。

进一步的，所述主DAC包括：高段位和低段位，其中高段位包括：高位、冗余电容、低位；对电容校正时只针对高段位中的高位电容进行校正。

具体的来说一种带模拟后台校正的全差分逐次逼近模数转换器，包括两列匹配的开关电容阵列构成的DAC、比较器、SAR控制电路、存储器、加法器以及冗余切换控制电路。其中DAC模块的主DAC为分段结构，高段与低段之间通过电容C_s连接，校正DAC通过电容C_c耦合到主DAC上。主DAC的高段电容阵列有H+L+1位，高H位为需要校正的电容，高H位与低L位之间有一个冗余电容C_HR，它的容值与高H位电容中的最小电容C_H容值相等，他的作用是在冗余切换时代替主DAC高段的低L位电容以及低段的所有电容的切换，从而简化开关控制逻辑，减小数字校正电路的面积和功耗；主DAC的低段电容阵列有T位；校正DAC为S位的二进制结构。

对主DAC所有电容进行编号，记C_i(i＝1,2,3,…,H+L)和C_HR为主DAC高段电容，其中C_i＝2^H+L-iC，C_HR＝2^LC，C_HR为冗余电容，位于C_H和C_H+1之间；记C_j(j＝H+L+1,…,H+L+T)为主DAC低段电容。用C_i(LB)来表示C_i的所有低位电容之和(除C_i外)，C_i(LB)＝C_HR,i＝H；C_i(LB)＝C_i+1+…+C_H+C_HR,i＝1,2,3,…,H-1。两组相同的DAC以全差分的形式接入比较器的正、负输入端，用DAC_p、DAC_n对两列DAC加以区别，下面切换过程的描述都是以DAC_p为例，DAC_n的切换过程与DAC_p互补。

定义以下符号：V_ref代表A/D转换器的参考电压；V_cm代表共模电平，其值V_cm＝0.5V_ref；V_ip、V_in、V_i表示待量化的输入差分信号，V_i＝V_ip-V_in；b_i、b_iR分别表示电容C_i-1正常切换、冗余切换决定的C_i的切换方向，如果电容C_i要从V_cm切换到V_ref则b_i或者b_iR等于1，如果电容C_i要从V_cm切换到gnd则b_i或者b_iR等于0；V_DAC,i、V_DAC,iR分别表示待校正电容C_i正常切换和冗余切换后差分DAC输出的参考电压，即差分DAC的输出电压与输入信号V_i的差；V_mis，i为电容C_i的校正码字，初始值为0。

为校正电容阵列的失配误差，一种与电路结构配套的模拟后台校正方法被应用到A/D转换器中。A/D转化器采样保持后进行量化，电容从高到低逐位进行切换。不被校正的电容正常切换，待校正的电容切换时，在正常切换之前增加一次冗余切换。根据待校正电容C_i冗余切换和正常切换两次切换的结果以及待校正电容的切换方向(C_i从V_cm切换到V_ref还是gnd)，在后台更新和存储每一位待校正电容的校正码字。在ADC转换时，正在切换的电容的校正码字与其所有高位电容的校正码字通过误差累加器相加后通过校正DAC进行数模转换，耦合到主DAC上，实现对该电容的模拟权重修正。初始态待校正的电容为最高位C₁，之后随着每一次采样的进行，校正在待校正的电容之间依次进行并循环。

一种逐次逼近模数转换器的校正方法，该方法包括：

步骤1：模数转换器第1次采样，共模电压复位的结果决定了最高位电容的正常切换方向，此时模数转换器中主DAC的最高位电容为待校正电容，针对待校正电容进行一次冗余切换，比较器输出第一个结果；

其中冗余切换的方法为：如果最待校正电容的正常切换要接到电源电压V_ref，那么冗余切换时待校正电容保持接在共模电压V_cm，其余位数低于待校正电容的低位电容接到V_ref；如果待校正电容的正常切换要接到地电位gnd，那么冗余切换时待校正电容保持接在共模电压V_cm，其余位数低于待校正电容的低位电容接到gnd；

步骤2：根据之前共模电压复位的结果对模数转换器中的主DAC中的最高位电容进行一次正常切换，比较器输出第二个结果；

步骤3：根据步骤1和步骤2的比较结果及最高位电容的正常切换方向，获取最高位电容的误差方向；

其中获取误差方向的方法为：如果冗余切换结果、正常切换结果分别为0和1且待校正电容的正常切换是接到电源电压V_ref或冗余切换结果、正常切换结果分别为1和0且待校正电容的正常切换是接到gnd，则判断待校正电容容值小于其余位数低于待校正电容的低位电容值之和；如果冗余切换结果、正常切换结果分别为1和0且待校正电容的正常切换是接到电源电压V_ref或冗余切换结果、正常切换结果分别为0和1且待校正电容的正常切换是接到gnd，则判断待校正电容容值大于其余位数低于待校正电容的低位电容值之和；

步骤4：除了最高位的其他所有电容依次进行正常切换，得到ADC每一位的输出结果；

步骤5：进行第2次采样，该次采样中次高位电容为待校正电容，根据步骤3的结果对最高位电容进行校正，并对最高位电容进行正常切换；

步骤6：模数转换器中的主DAC的次高位电容进行一次冗余切换，切换后比较器输出第一个结果；

步骤7：模数转换器中的主DAC的次高位电容进行一次正常切换，比较器输出第二个比较结果；

步骤8：采用与上述步骤3的相同方法，根据步骤6和步骤7的比较结果及次高位电容的切换方向，获取次高位电容的误差方向；

步骤9：剩下的所有电容依次进行正常切换，得到ADC每一位的输出结果；

步骤10：第3次采样时，待校正的电容为第三高位的电容；首先对位数高于待校正电容的高位电容由高到低依次正常切换，其中当切换某位电容前需要根据之前获得结果只对该位电容和位数高于该位电容的其它电容进行校正；

步骤11：对第三高位电容进行一次冗余切换，切换后比较器输出第一个结果；

步骤12：模数转换器中的主DAC的第三高位电容进行一次正常切换，比较器输出第二个比较结果；

步骤13：采用与上述步骤3的相同方法，根据步骤11和步骤12的比较结果及第三高位电容的切换方向，获得第三高位电容的误差方向；

步骤14：采用与上述步骤1到步骤13的相同方法进行模数转换器的后续采样比较及后续电容的校正；

步骤15：待校正的各个电容经过多次循环切换校正后电容值趋于收敛，完成整个电容校正过程。

进一步的，所述校正方法中每次校正电容时的校正量是固定的。

进一步的，所述主DAC包括：高段位和低段位，其中高段位包括：高位、冗余电容、低位；对电容校正时只针对高段位中的高位电容进行切换和校正。

本发明的有益效果：本发明所使用的DAC结构采用全差分共模电压复位DAC实现，避免了传统DAC在量化过程中过多的开关切换，且可实现双极性信号的转换；DAC电容阵列的失配误差通过校正技术予以消除，增加了A/D转换器的转换精度。

附图说明

图1为提出的模拟后台校正逐次逼近模数转换器系统框图；

图2为带校正功能的DAC结构示意图(只画出P端，N端与P端结构完全相同)；

图3为实施案例中带校正功能的DAC结构示意图；

图4为实施案例中待校正电容冗余切换和正常切换所有可能出现的切换过程示意图；

图5为实施案例中系统SNDR随校正次数变化曲线图；

图6为实施案例中校正前SNDR和校正收敛后SNDR的对比图；

具体实施方式

下面结合附图，给出本发明的具体实施案例。需要说明的是：实施案例中的参数并不影响本发明的一般性。

DAC阵列是由主DAC和校正DAC构成(如图3所示)。其中主DAC是二进制分段电容结构，高段有8位二进制电容和一个冗余电容，低段有3位二进制电容；校正DAC是7位二进制电容结构。主DAC高段冗余电容C_5R的位置在主DAC高段的高5位与低3位之间，它的容值与高5位电容中最小电容C₅容值相等，它的作用是在冗余切换时代替主DAC高段的低3位电容以及低段的所有电容的切换，从而简化开关控制逻辑，减小数字校正电路的面积和功耗。其中需要校正的电容是C₁，C₂，C₃，C₄，C₅。

对主DAC所有电容进行编号，记C_i(i＝1,2,3,…,8)和C_5R为主DAC高段电容，其中C_i＝2^8-iC，C_5R＝8C，C_5R为冗余电容，位于C₅和C₆之间；记C_j(j＝9,10,11)为主DAC低段电容。用C_i(LB)来表示C_i的所有低位电容之和(除C_i外)，C_i(LB)＝C_5R,i＝5；C_i(LB)＝C_i+1+…+C₅+C_5R,i＝1,2,3,4。两组相同的DAC以全差分的形式接入比较器的正、负输入端。考虑到校正范围与校正步长，取C_c＝2C，考虑到校正完成后ADC性能的稳定性，校正DAC取7位二进制阵列结构。假设当前待校正的电容为C₃。

电路上电复位后，DAC进入采样阶段，DAC_p所有电容自由端接V_ip，公共端接V_cm。采样后进入保持阶段，所有电容自由端接V_cm，公共端与V_cm断开。DAC_n与DAC_p进行互补切换，比较器完成第一次比较，判断差分输入信号的正负。假设第一次比较结果b₁＝1，说明差分输入信号V_i>0，按逐次逼近的思想，下一次比较应将V_i同0.5V_ref作比较，因此应减小DAC_n的输出，增大DAC_p的输出，故电容C₁切换前它的校正码字通过校正DAC数模转换耦合到主DAC上改变电容C₁的模拟权重：假设C₁的校正码字为5，则它的绝对值对应的7位二进制码字为0000101，所以校正DAC的P端/N端的C_5C和C_7C两个电容接到V_ref/gnd，而其他电容仍然接在V_cm；假设C₁的校正码字为-5，则它的绝对值对应的7位二进制码字为0000101，所以校正DAC的P端/N端的C_5C和C_7C两个电容接到gnd/V_ref，而其他电容仍然接在V_cm。模拟权重校正完成后后DAC_p的最高位电容从V_cm接到V_ref，互补地，DAC_n最高位电容从V_cm接到gnd；假设第一次比较结果b₁＝0，说明差分输入信号V_i<0，按逐次逼近的思想，下一次比较应将V_i同-0.5V_ref作比较，因此应增大DAC_n的输出，减小DAC_p的输出，故电容C₁的校正码字按相同的方法耦合到主DAC上改变电容C₁的模拟权重，然后DAC_n的最高位电容从V_cm接到V_ref，互补地，DAC_p最高位电容从V_cm接到gnd。最高位电容C₁的切换结果b₂按上述相同的方式决定次高位电容C₂的切换。

然后C₂以相同方式切换，只是C₂切换时把C₁和C₂的校正码字相加然后通过校正DAC数模转换耦合到主DAC上得到比较结果b₃。由于C₃是待校正电容，所以C₃先进行一次冗余切换得到比较结果b_4R，再进行一次正常切换得到比较结果b₄。在冗余切换前，C₁，C₂，C₃的校正码字相加然后通过校正DAC数模转换耦合到主DAC上，更新C₁，C₂，C₃的模拟权重。在冗余切换时与C₃比较的电容是C₄+C₅+C_5R。

假设b₃＝1，那么冗余切换时C₄，C₅，C_5R从V_cm切换到V_ref，而C₃仍然接V_cm，主DAC产生参考电压V_DAC,3R。正常切换时C₃从V_cm切换到V_ref，其他所有电容保持接在原电位，主DAC产生参考电压V_DAC,3。如果C₃小于C_3(LB)，那么V_DAC,3也小于V_DAC,3R，一旦输入信号V_i落在V_DAC,3到V_DAC,3R的区间内，则b₄＝1且b_4R＝0(如图4中的(a)所示)。这种情况下，C₃的权重应该用一个正值去补偿，使其接近C_3(LB)的权重，因此C₃的校正码字V_mis,3需要加1。如果冗余切换时C₃大于C_3(LB)，那么V_DAC,3也大于V_DAC,3R，一旦输入信号V_i落在V_DAC,3到V_DAC,3R的区间内，则b₄＝0且b_4R＝1(如图4中的(b)所示)。这种情况下，C₃的权重应该用一个负值去补偿，使其接近C_3(LB)的权重，因此C₃的校正码字V_mis,3需要减1。

假设b₃＝0，那么冗余切换时C₄，C₅，C_5R从V_cm切换到gnd，而C₃仍然接V_cm，主DAC产生参考电压V_DAC,3R。正常切换时C₃从V_cm切换到gnd，其他所有电容保持接在原电位，主DAC产生参考电压V_DAC,3。冗余切换时，如果C₃小于C_3(LB)，那么V_DAC,3大于V_DAC,3R，一旦输入信号V_i落在V_DAC,3到V_DAC,3R的区间内，则b₄＝0且b_4R＝1(如图4中的(c)所示)。这种情况下，C₃的权重应该用一个正值去补偿，使其接近C_i(LB)的权重，因此C₃的校正码字V_mis,3需要加1。如果冗余切换时C₃大于C_3(LB)，那么V_DAC,3小于V_DAC,3R，一旦输入信号V_i落在V_DAC,3到V_DAC,3R的区间内，则b₄＝1且b_4R＝0(如图4中的(d)所示)。这种情况下，C₃的权重应该用一个负值去补偿，使其接近C_3(LB)的权重，因此C₃的校正码字V_mis,3需要减1。

待校正电容C₃的校正码字V_mis,3在后台更新并存储。下一位电容C₄正常切换，切换前，C₁，C₂，C₃，C₄的校正码字相加然后通过校正DAC数模转换耦合到主DAC上，更新C₁，C₂，C₃，C₄的模拟权重。电容C₅按照与C₄相同的方法进行模拟权重的更新和电容的切换。电容C₆～C₁₁切换前，都需要把C₁～C₅的校正码字之和通过校正DAC数模转换耦合到主DAC上，保留电容C₁～C₅模拟权重的校正结果。

C₁，C₂，C₃，C₄，C₅是需要校正的电容，为了保证ADC的转换速度，每次采样只有一个电容被校正。当上述五个电容中任意一个待校正时，切换过程都是在更新该电容模拟权重之后先进行一次冗余切换再进行一次正常切换，校正码字采用上文所述的方法计算。第一次采样时校正电容C₁，第二次采样时校正电容C₂，随着采样的进行校正在C₁到C₅之间依次进行然后循环，它们的校正码字在不断地迭代更新。

类似于LMS算法，校正在多次采样后收敛，提出的校正技术可以实现所有相邻待校正电容的模拟权重逼近精确二倍关系。需要注意的是，该校正算法会引入增益误差，但是并不影响ADC的线性度。

针对本实施案例的仿真分析中，假定单位电容C的容值服从高斯分布，标准差为0.5％，仿真得到系统的SNDR随校正次数的变化如图5所示，校正前和校正后FFT得到的频谱如图6所示。可以发现SNDR校正前后从58.7dB变为到68.8dB，SFDR校正前后从67.2dB变为到88.5dB，证明提出的校正算法实现了对电容失配的校正，提高了ADC的动态性能。

以上实例仅为本发明的优选例子，本发明的使用并不局限于该实例，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种带校正的逐次逼近模数转换器,该模数转换器包括:主DAC、比较器、SAR控制电路；其中主DAC进行信号采样，然后通过比较器进行比较，最后由SAR控制电路根据比较结果输出最终转换结果；其特征在于该模数转换器还包括：存储器、误差累加器、校正DAC、冗余切换控制电路，校正DAC通过电容C_c耦合到主DAC上，电容C_c的大小根据需要校正的范围确定；该模数转换器每次对信号采样过后，除了每位电容进行正常切换之外，由冗余切换控制电路控制主DAC中的待校正电容进行一次冗余切换，冗余切换的时间在待校正电容正常切换之前并且在待校正电容的高一位电容正常切换之后，冗余切换的对象为：位数低于待校正电容的所有低位电容，根据待校正电容冗余切换和正常切换两次切换的结果以及待校正电容的切换方向更新校正码字并存入存储器，由误差累加器对存储器中的校正码字进行累加，并在下一次采样时由校正DAC根据校正码字的累加值对主DAC中对应的电容进行校正。

2.如权利要求1所述的一种带校正的逐次逼近模数转换器，其特征在于所述校正DAC每次对主DAC中待校正电容的校正量为固定值，它的大小为:其中C_main,tot为主DAC阵列的所有电容值之和，C_cal,tot为校正DAC阵列所有电容值之和。

3.如权利要求1所述的一种带校正的逐次逼近模数转换器，其特征在于所述主DAC包括：高段位和低段位，其中高段位包括：高位、冗余电容、低位；对电容校正时只针对高段位中的高位电容进行校正。

4.一种逐次逼近模数转换器的校正方法，该方法包括：

其中冗余切换的方法为：如果待校正电容的正常切换要接到电源电压V_ref，那么冗余切换时待校正电容保持接在共模电压V_cm，其余位数低于待校正电容的低位电容接到V_ref；如果待校正电容的正常切换要接到地电位gnd，那么冗余切换时待校正电容保持接在共模电压V_cm，其余位数低于待校正电容的低位电容接到gnd；

步骤4：除了最高位的其他所有电容依次进行正常切换，得到模数转换器每一位的输出结果；

步骤9：剩下的所有电容依次进行正常切换，得到模数转换器每一位的输出结果；

5.如权利要求4所述的一种逐次逼近模数转换器的校正方法，其特征在于所述校正方法中每次校正电容时的校正量为固定值。

6.如权利要求4所述的一种逐次逼近模数转换器的校正方法，其特征在于所述主DAC包括：高段位和低段位，其中高段位包括：高位、冗余电容、低位；对电容校正时只针对高段位中的高位电容进行切换和校正。