CN101072025B - 半导体集成电路及其测试方法 - Google Patents

Abstract

本发明涉及一种半导体集成电路，缩短内装有电压调整器的半导体集成电路的测试时间。在停止电压调整器(3)的动作，将测试用电源电压VT供到第二逻辑电路模块(2)的情况下，在通过复位信号RST将LSI整体初始化后，通过输入信号IO经由第一逻辑电路模块(1)设定寄存器(4)，并利用断电信号PWD使电压调整器(3)停止。然后，将电源电压VT向第二逻辑电路模块(2)供给，进行测试。在连续地进行多个测试项目时，在每个项目中，给测试复位端子T6施加复位信号TRST，在解除了寄存器(4)的初始化的状态下将第一及的第二逻辑电路模块初始化。由此，不需要每次复位时进行电源电压VT的停止、电压调整器(3)的停止及电源电压VT的供给这样的处理，与使用复位信号RST的情况相比，测试时间缩短。

Description

半导体集成电路及其测试方法

技术领域

本发明涉及内装有生成内部使用的电源电压的电压调整器的半导体集成电路及其测试方法，特别是涉及该测试时间的缩短。

背景技术

内装有电压调整器的现有的半导体集成电路具备：通过电源电压VDD进行动作的第一逻辑电路模块；通过不同于该电源电压VDD的电源电压VCC进行动作的第二逻辑电路模块；将施加给第一逻辑电路模块的电源电压VDD变换成施加给第二逻辑电路模块的电源电压VCC输出的电压调整器；对该电压调整器输出断电(power down)信号的寄存器。电压调整器在接收到来自寄存器的断电信号时，将其动作停止，即，将电源电压VCC对第二逻辑电路模块的供给停止。在现有技术中，将一个复位端子与第一及第二逻辑电路模块及寄存器公共连接，使得例如在开始内装有电压调整器的半导体器件的常规动作之前、及对第一及第二逻辑电路模块进行动作测试之前，可在实质上相同的定时将第一及第二逻辑电路模块及寄存器初始化。

另外，在该半导体集成电路中，在制造时的评价·量产测试时，为进行第二逻辑电路模块的动作裕度测试(margin test)(相对于容许范围内的电源变动确认器件的动作的测试)，而设有用于对第二逻辑电路模块施加测试用电源电压VT的测试电源端子。该电源电压VT是在来自电源调整器的电源电压VCC的输出停止的状态下作为比电源电压VCC高或比其低的电压供给到第二逻辑电路模块的电压。下面说明这种半导体集成电路的动作裕度测试方法。

在开始动作裕度测试之前，通过对上述公共的复位端子施加给复位信号，将第一及第二逻辑电路模块和寄存器设定为初始状态。若将寄存器设定为初始状态，则来自寄存器的断电信号的输出停止，由此，电压调整器的动作开始。即，从电压调整器对第二逻辑电路模块供给电源电压VCC。在进行动作裕度测试时，通过从寄存器输出断电信号，使电源电压VCC从电压调整器的输出停止。而且，在将测试用电源电压VT从测试用电源端子供给到第二逻辑电路模块之后，进行有关第一及第二逻辑电路模块的最初的测试动作(第一测试动作)。在该第一测试动作结束后，将测试用电源电压VT向第二逻辑电路模块的供给停止。在开始下一测试动作(第二测试动作)时，再次将第一及第二逻辑电路模块和寄存器设定为初始状态。随着设定该初始状态，从电压调整器供给电源电压VCC，因此，为继续执行测试动作，而与上述相同，使电源电压VCC从电压调整器的输出停止。然后，再次在将测试用电源电压VT供给到第二逻辑电路模块之后，进行有关第一及第二逻辑电路模块的第二测试动作。在该第二测试动作结束后，使测试用电源电压VT向第二逻辑电路模块的供给停止。在进行之后的测试动作时，也重复进行同样的处理。

特许文献1：日本专利公开2002-111470号公报

在上述专利文献1中记载有，在进行内装电压调整器的半导体集成电路的测试时，在将该电压调整器的输出侧设定为高阻抗状态后，进行内部逻辑电路模块的Iddq测试(检测由电路元件的栅极破坏等产生的漏泄电流的测试)。

但是，在上述那样现有的内装电压调整器的半导体集成电路中，由于构成为通过复位信号将第一及第二逻辑电路模块和寄存器同时复位，故当将第一及第二逻辑电路模块设定为初始状态时，寄存器也同时被复位，停止断电信号的输出。由此，电压调整器开始动作，将电源电压VCC从该电压调整器向第二逻辑电路模块供给。在动作裕度测试时，为将测试用电源电压VT向第二逻辑电路模块供给，而需要在将第一及第二逻辑电路模块和寄存器设定为初始状态后，将电压调整器的动作停止。即，每当进行有关动作裕度测试的各测试动作时，必须在进行这些各测试动作之前分别进行使电源电压VCC从电压调整器输出停止的处理。另外，在将第一及第二逻辑电路模块和寄存器设定为初始状态之前，有必要使测试用电源电压VT向第二逻辑电路模块的供给停止，使得测试用电源电压VT和从电压调整器输出的电源电压VCC相对于第二逻辑电路模块不会引起干扰。其结果是，存在动作裕度测试时间变长的问题。

例如，在动作裕度测试中测试的项目数为200时，停止电压调整器动作的处理所需的时间、将测试用电源电压VT向第二逻辑电路模块2供给的处理所需的时间、以及将第一及第二逻辑电路模块设定为初始状态之前停止测试用电源电压VT向第二逻辑电路模块的供给的处理所需的时间的总和，例如为5[msec]时，为进行这些处理，而耗费200[项目]×5[msec]＝1[sec]。另外，在动作裕度测试中，由于确认了器件对容许范围内的电源变动的动作，故将其假设为K个(K为2以上的整数)的测试用电源电压VT的值。此时，即使只着眼于有关某一个量产制品的动作裕度测试，由于要进行上述处理，故也耗费1[sec]×K[测试用电源电压VT的值的数]＝K[sec]，进而考虑到有关全量产制品的动作裕度测试时，由于进行上述的处理，故耗费的时间巨大，随之测试成本增大。

发明内容

本发明的目的在于，缩短内装有电压调整器的半导体集成电路的测试时间。

本发明提供一种半导体集成电路，其具备：通过第一电源电压进行动作的第一逻辑电路模块；生成不同于第一电源电压的第二电源电压的电压调整器；通过第二电源电压进行动作的第二逻辑电路模块；将测试用电源电压供给向第二逻辑电路模块的测试用电源端子；输出使电压调整器的动作的断电信号的寄存器；输入用于将第一及第二逻辑电路模块和寄存器设定为初始状态的复位信号的复位端子；输入用于在解除寄存器初始状态的设定的状态下将第一及第二逻辑电路模块设定为初始状态的测试用复位信号的测试用复位端子。

另外，本发明另一方面提供半导体集成电路，其具备：通过第一电源电压进行动作的第一逻辑电路模块；生成不同于第一电源电压的第二电源电压的电压调整器；通过第二电源电压进行动作的第二逻辑电路模块；将测试用电源电压供给向第二逻辑电路模块的测试用电源端子；输出使电压调整器的动作停止的断电信号的寄存器；输入用于将第一及第二逻辑电路模块和寄存器设定为初始状态的复位信号的复位端子；与第一逻辑电路模块连接的进行第一逻辑电路模块处理的数据信号的输入输出的输入输出端子；基于从连接于第一逻辑电路模块的输入输出端子输入的信号在将寄存器的初始状态的设定解除的状态下输出用于将第一及第二逻辑电路模块设定为初始状态的测试用复位信号的逻辑门。

再有，本发明提供一种半导体集成电路的测试方法，对具备通过第一电源电压进行动作的第一逻辑电路模块、生成不同于第一电源电压的第二电源电压的电压调整器、通过从电压调整器输出的所述第二电源电压进行动作的第二逻辑电路模块、控制电压调整器动作的寄存器的半导体集成电路执行多个动作测试项目，其中，在开始执行多个动作测试项目之前，将第一及第二逻辑电路模块和寄存器设定为初始状态，然后，通过寄存器将电压调整器的动作停止，在停止电压调整器的动作之后，对第二逻辑电路模块供给测试用电源电压后对第二逻辑电路模块执行多个动作测试项目，在执行了各多个动作测试项目后，在解除寄存器初始状态的设定的状态下，将第一及第二逻辑电路模块设定为初始状态。

本发明中，在用于将第一及第二逻辑电路模块和寄存器一并复位的复位端子的基础上，还具有用于只将第一及第二逻辑电路模块和寄存器中的第一及的第二逻辑电路模块复位的测试复位端子和逻辑门。由此，在制造(量产)时用于进行评价的动作裕度测试中，通过从测试复位端子施加复位信号，不将寄存器设定为初始状态，而可将第一及第二逻辑电路模块复位。因此，每次改变测试项目时，不需要如下顺序：将从测试电源端子施加的测试用电源电压的供给停止来进行复位，进而，在将寄存器进行设定，停止电压调整器的动作之后，再次供给测试用电源电压。因此，具有可缩短内装有电压调整器的半导体集成电路的测试时间。

附图说明

图1是表示本发明实施例1的半导体集成电路的概念图；

图2是表示图1的半导体集成电路的测试方法的流程图；

图3是表示图1的半导体集成电路的测试时的动作的信号波形图；

图4是表示本发明实施例2的半导体集成电路的概念图。

具体实施方式

本发明的上述以及其它目的和新规定的特征若参照附图说明以下优选的实施例，则更完全明了。但是，附图是专用于说明的图，其没有限定本发明的范围。

实施例1

图1是表示本发明实施例1的半导体集成电路的概念图，与图2中的要素共同的要素使用相同的符号。

该半导体集成电路具备通过电源电压VDD动作的第一逻辑电路模块1、通过与该电源电压VDD不同的电源电压VCC(例如，比电源电压VDD低的电源电压VCC)动作的第二逻辑电路模块2、对该第二逻辑电路模块2生成电源电压VCC的电压调整器3。相对于第一逻辑电路模块1的电源电压VDD由电源端子T1施加，相对于第二逻辑电路模块2的电源电压VCC通过由电压调整器3将由该电源端子T1施加的电源电压VDD变换而施加。这些第一及第二逻辑电路模块1、2和电压调整器3的公共电位侧与施加接地电压GND的接地端子T2公共连接。

第一逻辑电路模块1上连接有输入输出端子T3。第一逻辑电路模块1处理从输入输出端子T3输入的信号IO，将处理结果的信号向输入输出端子T3进行输出。另外，第一逻辑电路模块1和第二逻辑电路模块2经由电平变换电路6连接。即，第二逻辑电路模块2接收第一逻辑模块1的作为处理结果输出的信号并处理，将该处理结果的信号经由电平变换电路6向第一逻辑电路模块1供给。由第二逻辑电路模块2处理的信号经由第一逻辑电路模块1从输入输出端子T3向外部输出。

电压调整器3附带有用于在待机模式时及测试时停止向第二逻辑电路模块2供给的电源电压VCC的输出的功能。即，该电压调整器3在施加了断电信号PWD时，将电压变换动作停止，使输入端子成为高阻抗状态。另外，断电信号PWD保持从第一逻辑电路模块1输出的断电指令，并从作为断电信号PWD而输出的寄存器4施加给电压调整器3。寄存器4通过电源电压VDD动作，根据来自第一逻辑电路模块1的指令信号任意设置或复位，或在施加给后述的复位信号rst1时，强制地进行复位。即，寄存器4的复位端子上连接有输入来自第一逻辑电路模块1的指令信号和复位信号rst1的逻辑门7(例如AND门7)。当寄存器4复位时，断电信号PWD的输出停止(例如电平“Low”(下面称为“L”))，其结果是，电压调整器3进行通常的动作。即，向第二逻辑电路模块2输出规定的电源电压VCC。另外，寄存器4也与第一及第二逻辑电路模块1、2和电压调整器3相同，与施加有接地电位GND的接地端子T2公共连接。

另外，该半导体集成电路具有施加复位信号RST的复位端子T4、和测试时施加测试用复位信号TRST的测试复位端子T6。另外，这些复位信号RST、TRST在通常动作时为电平“High”(以下称为“H”)，在进行复位动作时，成为“L”的信号。

施加给复位端子T4的复位信号RST作为复位信号rst1施加给寄存器4，同时施加给二输入的逻辑门(例如AND门)5的一个输入侧。另外，施加给测试复位端子T6的复位信号TRST施加给逻辑门5的另一个输入侧，将该逻辑门5的输出信号作为复位信号rst2施加给第一及第二逻辑电路模块1、2。另外，该逻辑门5通过电源电压VDD动作，输入到逻辑门5的复位信号rst1作为复位信号rst2向第一逻辑电路模块1供给。再有，从逻辑门5输出的复位信号rst2经由电平变换电路8向第二逻辑电路模块2供给。电平变换电路8根据电源电压VDD将从逻辑门5输出的复位信号rst2变换为对应第二电路模块2的电源电压VCC(或测试用电源电压VT)的电平的信号。

另外，在该半导体集成电路中设有测试电源端子T5，该测试电源端子为进行用于制造(量产)时的评价的动作裕度测试，而在停止电压调整器3的动作时对第二逻辑电路模块2施加测试用的电源电压VT。在此，测试用电源电压VT是与电源电压VCC不同的电压，即作为比电源电压VCC高或低的电压向第二逻辑电路模块2供给的电压。

图2是表示图1的半导体集成电路的测试方法的流程图。图3是表示图1的半导体集成电路的动作裕度测试时的动作的信号波形图。下面，参照这些图2及图3说明制造(量产)图1的半导体集成电路时的动作裕度测试的方法。另外，将动作裕度测试的项目数设定为N。

将图1的半导体集成电路与测试装置连接，对电源电子T1施加规定的电源电压VDD。此时，施加给复位端子T4的复位信号RST和施加给测试复位端子T6的复位信号TRST都为“H”。由此，如图5的时刻t0所示，复位信号rst1、rst2为“H”。另一方面，寄存器4的状态不稳定，断电信号PWD为“L”或“H”，电压调整器3的状态也受断电信号PWD电平所左右。

当开始动作裕度测试时，首先在图2的步骤S11中将测试的项目数N设定为变量i。

其次，在步骤S12中(图3的时刻t1)，给复位端子T4施加复位信号RST(将复位信号RST在一定时间设为“L”)。由此，复位信号rst1、rst2都为“L”，第一及第二逻辑电路模块1、2被设定为初始状态。另一方面，寄存器4与至此的状态无关而在该时刻复位，将断电信号PWD停止，并成为“L”。若在经过上述的一定时间后，复位信号rst1及rst2都为“H”时，则第一逻辑电路模块1、第二逻辑电路模块2、寄存器4的复位状态被解除，断电信号PWD成为“L”，由此，电压调整器3也与至此的状态无关，而成为动作状态，输出电源电压VCC。

在步骤S13(图3的时刻t2)，进行用于停止电压调整器3的动作，使电压电压VCC停止的处理。该处理通过例如顺序给输入输出端子T3施加规定式样的输入信号IO，并从第一逻辑电路模块1输出断电指令，由此设置寄存器4而进行。由此，从寄存器4输出的断电信号PWD为“H”，停止电压调整器3的动作，使电源电压VCC为0，并使其输出侧为高阻抗状态。

在步骤S14(图3的时刻t3)，在电压调整器3的动作停止的状态下，对测试电源端子T5施加测试用电源电压VT。

在步骤S15，执行预定的动作测试项目i。即，从输入输出端子T3将预先决定的测试用动作信号作为IO施加给第一逻辑电路模块1，并作为输出信号从输入输出端子T3得到表示第一逻辑电路模块1的处理结果的信号。或者，从输入输出端子T3将预先决定的测试用动作信号作为输入信号IO经由第一逻辑电路模块1施加给第二逻辑电路模块2，并从输入输出端子T3经由第一逻辑电路模块1得到表示第二逻辑电路模块2的处理结果的信号作为输出信号。

在步骤S16中进行测试结果的判定。即，调查输出步骤S15的结果的信号IO是否与预先设定的期望值一致。若不一致，则判定为该半导体集成电路不良，不用等到全项目的测试结果，而直接结束测试。若在步骤S15输出的信号IO与期待值一致，则项目i的测试合格，前进到步骤S17。

在步骤S17中，将变量i的值只减去1。

在步骤S18中，判断变量i的值是否为0。若变量i为0，则预定的测试项目全部结束，因此，将该半导体集成电路判断为优等品，结束测试。若变量i不为0，则还剩余有预定的测试项目，因此前进到步骤S19。

在步骤S19(图3的时刻t4)中，给测试复位端子T6施加复位信号TRST(将复位信号TRST在一定时间设为“L”)。由此，复位信号rst2成为“L”，第一及第二逻辑电路模块1、2被设定为初始状态。另一方面，由于复位信号rst1为“H”，故在寄存器4被设置的状态下，断电信号PWD为“H”，电压调整器3的动作也维持停止状态。在步骤S19的处理之后，返回步骤S15，反复进行步骤S15～S18的处理。即，在进行了上述的步骤S19的处理后，在从测试电源端子T5对第二逻辑电路模块2供给测试用电源电压VT的状态下，执行变量i-1所示的动作测试项目。在有关该变量i-1所示的动作测试项目的优等品/次品的判定结束后，在判定为优等品的情况下，不将寄存器4设定为初始状态，通过复位信号rst2(图3的时刻t5)将第一逻辑电路模块1及第二逻辑电路模块2设定为初始状态。每当执行之后的变量i-2、i-3、...所示的动作测试项目时，在图3的时刻t6、t7、...所示的定时，不将寄存器4设定为初始状态，而通过复位信号rst2将第一逻辑电路模块1及第二逻辑电路模块2设定为初始状态。

至此说明的上述的动作测试中，在使不同于电源电压VCC的测试用电源电压VT一定的状态下，只执行测试项目数N次的变量i、i-1、i-2、i-3...所示的动作测试项目。然后，使测试用电源电压VT变化的状态下，即，将测试用电源电压VT设定为高于电源电压VCC的状态或设定为比其低的状态下，根据图2所示的流程执行测试项目数N次的变量i、i-1、i-2、i-3...所示的动作测试项目。这样，执行内装电压调整器的半导体集成电路的动作裕度测试。

另外，以上是制造该半导体集成电路时的评价·量产测试的动作说明，但在判定为优等品并装入装置内时，测试电源端子T5为不连接状态，测试复位端子T6与“H”被固定连接到“H”。由此，第一及第二逻辑电路模块1、2和寄存器4通过施加给复位端子T4的复位信号RST，被同时复位。

如上，本实施例1的半导体集成电路不仅具有用于将第一及第二逻辑电路模块1、2和寄存器4一并复位的复位端子T4，还具有不将寄存器4复位而将第一及第二逻辑电路模块1、2复位的测试复位端子T6和AND门5等逻辑电路。因此，在制造(量产)时用于进行评价的动作裕度测试中，通过从测试复位端子T6施加复位信号TRST，可只将第一及第二逻辑电路模块1、2复位。由此，从图2的流程明确可知，在本实施例1中，在各动作测试之前，在每次将第一及第二逻辑电路模块1、2设定为初始状态(复位)时，不需要使电压调整器3的动作停止(将电源电压VCC向第二逻辑电路模块2的供给停止)的处理，另外，也不需要在各动作测试结束后进行停止向第二逻辑电路模块2供给测试用电源电压VT的处理。另外，由于不需要后者的处理，从而也不需要在各测试动作之前向第二逻辑电路模块2供给测试用电源电压VT的处理。因此，根据本实施例1的半导体集成电路，具有可大幅度削减制造(量产)时的动作裕度测试的时间。

实施例2

图4是表示本发明实施例2的半导体集成电路的概念图，与图1中的要素相同的要素使用同一符号。

该半导体集成电路中，将图1中的施加测试复位信号TRST的复位端子T6删除，设置输出检测信号DET的逻辑电路9、和将该检测信号DET在时钟信号CLK的定时保持并作为测试复位信号TRST输出的复位用寄存器10。逻辑电路9在接收到某一特定的地址信号时，基于从输入端子T3输入的输入信号IO(在使用本实施例的半导体集成电路的用户进行的常规动作中，限制其使用的信号)输出成为“H”的检测信号DET。另外，复位用寄存器10如图4所示，例如由双稳态多谐振荡器构成，从输出端子/Q输出测试复位信号TRST。

将从复位用寄存器10输出的测试复位信号TRST施加给逻辑门5(例如，AND门5)，将从该逻辑门5输出的复位信号rst2施加给第一逻辑电路模块1，同时经由电平变换电路8施加给第二逻辑电路模块2。电平变换电路8根据电源电压VDD将从逻辑门5输出的复位信号rst2变换为对应于第二逻辑电路2的电源电压VCC(或测试用电源电压VT)的电平信号。

另外，与逻辑门5并列设置多个逻辑门5a等，从这些逻辑门5a等对未图示的寄存器即例如设定音量的寄存器(本实施例的半导体集成电路具有音源功能的情况)、用于设定从左右任一耳机输出声音或从左右两耳机输出声音的寄存器(本实施例中的半导体集成电路具有音源功能的情况)等输出复位信号。

进而，该半导体集成电路设有与复位用寄存器10相同的寄存器11代替图1中的寄存器4。寄存器11例如由双稳态多谐振荡器构成，将从第一逻辑电路模块1输出的断电指令在时钟信号CLK的定时保持，作为断电信号PWD输出。这些寄存器10及11由施加给复位端子T4的复位信号RST强制地复位。其它构成与图1相同。

在该半导体集成电路动作中，在用于评价制造(量产)时的动作裕度测试时，不是从测试复位端子施加用于进行测试的复位信号TRST，而是在与第一逻辑电路模块1连接的输入输出端子T3中施加在使用本实施例的半导体集成电路的用户进行的常规动作中限制其使用的信号。而且，实施例2的半导体集成电路的动作裕度测试的流程与图2所示的实施例1的半导体集成电路的动作裕度测试的流程相同。另外，表示实施例2的半导体集成电路的动作裕度测试时的动作的信号波形图与表示图3所示的实施例1的半导体集成电路的动作裕度测试时的动作的信号波形图相同。

当开始实施例2的半导体集成电路的动作裕度测试时，首先，在图2的步骤S11中，将测试的项目数N设定为变量i。其次，在步骤S12(图3的时刻t1)中，给复位端子T4施加复位信号RST(将复位信号RST在一定时间设为“L”)。由此，复位信号rst2也为“L”，第一及第二逻辑电路模块1、2被设定为初始状态，且寄存器11也与至此的状态无关，在该时刻被复位，使断电信号PWD成为“L”(寄存器11容许电压调整器3动作)。当在经过上述一定时间后，复位信号rst1及rst2都达到“H”时，第一逻辑电路模块1、第二逻辑电路模块2、寄存器4的复位状态被解除，但通过断电信号PWD成为“L”，电压调整器3也与至此的状态无关，而成为动作状态，输出电源电压VCC。

在步骤S13(图3的时刻t2)中，顺序给输入端子T3施加规定式样的输入信号IO，从第一逻辑电路模块1输出断电指令，设置寄存器4(输出断电信号PWD)，由此使电压调整器3的动作停止，即使电源电压VCC的输出停止。

其次，在步骤S14(图3的时刻t3)中，在电压调整器3的动作停止的状态下，对测试电源端子T5施加测试用电源电压VT。然后，在步骤S15中对第一及第二逻辑电路模块1、2执行动作测试项目i，进行测试结果的判定，且为执行剩下的测试项目，而前进到步骤19。这里的测试执行动作与实施例1的动作测试项目i的执行动作相同。

在步骤S19(图3的时刻t4)中，在逻辑电路9接收到某一特定的地址信号时，基于从输入输出端子T3输入的输入信号IO，从逻辑电路9输出的检测信号DET成为“H”，该检测信号DET根据时钟信号CLK的定时被复位用寄存器10保持，并从该复位用寄存器10的输出端子/Q输出“L”的复位信号TRST，将其施加给逻辑门5。由此，输出断电信号PWD的寄存器11不复位，即，在使电压调整器3的动作停止的状态下，第一及第二逻辑电路模块1、2被复位。在进行了步骤S19的处理后，与实施例1的情况相同，返回步骤S15，重复进行步骤S15～S18的处理。

至此说明的上述的动作测试在使不同于电源电压VCC的测试用电源电压VT一定的状态下执行测试项目数N次由变量i、i-1、i-2、i-3、...所示的动作测试项目。然后，通过使测试用电源电压VT变换，即，在使测试用电源电压VT比电源电压VCC高，或比其低的状态下，根据图2的流程执行内装电压调整器的半导体集成电路的动作裕度测试。

如上，在该实施例2的半导体集成电路中，通过设置逻辑电路9及复位用寄存器10，基于输入到与第一逻辑电路模块1连接的输入输出端子T3的输入信号IO，生成用于在使电压调整器3停止的状态下将第一及第二逻辑电路模块1、2设定为初始状态的复位信号TRST。因此，能够抑制半导体集成电路的端子数的增加，同时能够得到与实施例1相同的效果。

另外，本发明不限于上述实施例，可进行各种变形。该变形例例如如下。

(a)以“L”电平为基准对复位信号RST及测试用复位信号TRST进行了说明，在以“H”电平为基准时，需要使用OR门(或门)代替AND门来作为逻辑门5。

(b)图1中的寄存器4可以由双稳态多谐振荡器构成。另外，也可以为如下结构，即省略图4中的复位用寄存器10，将逻辑电路9的输出信号(检测信号DET)直接作为测试复位信号TRST施加给逻辑门5。

Claims (12)

1.一种半导体集成电路，其特征在于，具备：

通过从电源端子施加的第一电源电压进行动作的第一逻辑电路模块；

变换所述第一电源电压，生成不同于所述第一电源电压的第二电源电压的电压调整器；

通过从所述电压调整器输出的所述第二电源电压进行动作的第二逻辑电路模块；

将比所述第二电源电压高或比所述第二电源电压低的测试用电源电压供给所述第二逻辑电路模块的测试用电源端子；

输出使所述电压调整器的动作停止的断电信号的寄存器；

输入用于将所述第一逻辑电路模块、所述第二逻辑电路模块、及所述寄存器设定为初始状态的复位信号的复位端子；

输入用于在将所述寄存器的初始状态的设定解除的状态下将所述第一及第二逻辑电路模块设定为初始状态的测试用复位信号的测试用复位端子。

2.如权利要求1所述的半导体集成电路，其特征在于，

具备：输入侧与所述复位端子及所述测试用复位端子连接、且输出侧与所述第一及第二逻辑电路模块连接的逻辑门，

所述逻辑门基于所述复位信号及所述测试用复位信号的电平，将所述第一及第二逻辑电路模块设定为初始状态。

3.如权利要求2所述的半导体集成电路，其特征在于，

所述复位端子及所述测试用复位端子经由所述逻辑门与所述第一及第二逻辑电路模块连接，

所述复位端子不经由所述逻辑门与所述寄存器连接。

4.一种半导体集成电路，其特征在于，具备：

通过从电源端子施加的第一电源电压进行动作的第一逻辑电路模块；

变换所述第一电源电压，生成不同于所述第一电源电压的第二电源电压的电压调整器；

通过从所述电压调整器输出的所述第二电源电压进行动作的第二逻辑电路模块；

将比所述第二电源电压高或比所述第二电源电压低的测试用电源电压供给所述第二逻辑电路模块的测试用电源端子；

输出使所述电压调整器的动作停止的断电信号的寄存器；

输入用于将所述第一逻辑电路模块、所述第二逻辑电路模块、及所述寄存器设定为初始状态的复位信号的复位端子；

与所述第一逻辑电路模块连接的进行所述第一逻辑电路模块处理的数据信号的输入输出的输入输出端子；

基于从连接于所述第一逻辑电路模块的所述输入输出端子输入的信号，在将所述寄存器的初始状态的设定解除的状态下输出用于将所述第一及第二逻辑电路模块设定为初始状态的测试用复位信号的逻辑门。

5.如权利要求4所述的半导体集成电路，其特征在于，

具备：接收从连接于所述第一逻辑电路模块的所述输入输出端子输入的信号时，输出检测信号的逻辑电路，

基于从所述逻辑电路输出的所述检测信号，输出所述测试用复位信号。

6.如权利要求4或5所述的半导体集成电路，其特征在于，

所述复位端子不经由所述逻辑门与所述寄存器连接。

7.如权利要求1～5中任一项所述的半导体集成电路，其特征在于，

所述寄存器与所述第一逻辑电路模块连接，根据来自所述第一逻辑电路模块的控制，输出所述断电信号。

8.如权利要求6中所述的半导体集成电路，其特征在于，

所述寄存器与所述第一逻辑电路模块连接，根据来自所述第一逻辑电路模块的控制，输出所述断电信号。

9.一种半导体集成电路的测试方法，对具备通过第一电源电压进行动作的第一逻辑电路模块、变换所述第一电源电压而生成不同于所述第一电源电压的第二电源电压的电压调整器、通过从所述电压调整器输出的所述第二电源电压进行动作的第二逻辑电路模块、以及控制所述电压调整器动作的寄存器的半导体集成电路，执行多个动作测试项目，其特征在于，

在开始执行所述多个动作测试项目之前，将所述第一及第二逻辑电路模块和寄存器设定为初始状态；

在将所述寄存器设定为初始状态之后，通过所述寄存器将所述电压调整器的动作停止；

在停止所述电压调整器的动作之后，对所述第二逻辑电路模块供给比所述第二电源电压高或比所述第二电源电压低的测试用电源电压后，对所述第二逻辑电路模块执行所述多个动作测试项目；

在执行了各所述多个动作测试项目后，在将所述寄存器的初始状态的设定解除的状态下，将所述第一及第二逻辑电路模块设定为初始状态。

10.如权利要求9所述的半导体集成电路的测试方法，其特征在于，

用于在执行所述动作测试项目之前将所述第一及第二逻辑电路模块设定为初始状态的复位信号，与用于在执行各所述多个动作测试项目之后将所述第一及第二逻辑电路模块设定为初始状态的复位信号不同。

11.如权利要求9所述的半导体集成电路的测试方法，其特征在于，

用于在执行各所述多个动作测试项目后将所述第一及第二逻辑电路模块设定为初始状态的复位信号是基于从连接于所述第一逻辑电路模块的输入输出端子输入的信号而生成的信号。

12.如权利要求9～11中任一项所述的半导体集成电路的测试方法，其特征在于，

在供给了所述测试用电源电压的状态下执行了所述多个动作测试项目后，改变所述测试用电源电压的电平，之后再次执行所述多个动作测试项目，由此，对第二逻辑电路模块执行动作裕度测试。

Images