CN106935273B - eMMC测试系统及方法 - Google Patents

eMMC测试系统及方法 Download PDF

Info

Publication number
CN106935273B
CN106935273B CN201511021059.XA CN201511021059A CN106935273B CN 106935273 B CN106935273 B CN 106935273B CN 201511021059 A CN201511021059 A CN 201511021059A CN 106935273 B CN106935273 B CN 106935273B
Authority
CN
China
Prior art keywords
power
unit
emmc
instruction
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511021059.XA
Other languages
English (en)
Other versions
CN106935273A (zh
Inventor
王立峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
Beijing Jingcun Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jingcun Technology Co Ltd filed Critical Beijing Jingcun Technology Co Ltd
Priority to CN201511021059.XA priority Critical patent/CN106935273B/zh
Publication of CN106935273A publication Critical patent/CN106935273A/zh
Application granted granted Critical
Publication of CN106935273B publication Critical patent/CN106935273B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5604—Display of error information

Abstract

本发明实施例公开了一种eMMC测试系统及方法。所述系统包括：第一电源单元、第二电源单元、第一断电单元、第二断电单元、第一放电单元、第二放电单元、计算机和主控单元。本发明实施例提供的一种eMMC测试系统及方法，实现断电时间点的精确控制，从而提高eMMC产品断电测试的效率。

Description

eMMC测试系统及方法
技术领域
本发明实施例涉及系统测试技术，尤其涉及一种eMMC测试系统及方法。
背景技术
eMMC全称为Embedded MultiMedia Card，是一种嵌入式非易失性存储器系统，由闪存和闪存控制器两部组成。eMMC的一个明显优势是在封装中集成了一个闪存控制器，它采用BGA封装，并采用统一闪存接口管理闪存。eMMC现在的目标应用是对存储容量有较高要求的消费电子产品，它规格的标准逐渐从eMMC4.3世代发展到eMMC4.5世代，eMMC5.0也已问世。eMMC具有统一、高速的数据接口从而实现前后兼容、存储密度高。其电路简单，成本很低，开发容易，因此被广泛应用。
在eMMC产品有效性验证过程中，经常会对eMMC发生断电时的状态进行测试,我们要求断电时间点可以是eMMC执行读操作、写操作、数据传输、命令发送等操作过程中的任意时间点。针对不同断电时间点的断电测试，我们对eMMC有不同的数据写入要求，但传统的测试手段难以准确控制测试所需的断电时间点。
发明内容
本发明实施例提供一种eMMC测试系统及方法，以实现断电时间点的精确控制，从而提高eMMC产品断电测试的效率。
第一方面，本发明实施例提供了一种eMMC断电测试系统，该系统包括：
第一电源单元，用于给待测eMMC第一电压接口供电；
第二电源单元，用于给待测eMMC第二电压接口供电；
第一断电单元，连接eMMC第一电压接口和第一电源单元，用于根据第一断电指令控制第一电源单元与eMMC的断电和通电；
第二断电单元，连接eMMC第二电压接口和第二电源单元，用于根据第二断电指令控制第二电源单元与eMMC的断电和通电；
第一放电单元，与eMMC第一电压接口和第一断电单元连接，用于根据放电指令对eMMC供电电路进行放电；
第二放电单元，与eMMC第二电压接口和第二断电单元连接，用于根据放电指令对eMMC供电电路进行放电；
计算机，与主控单元连接，用于测试参数的输入和测试结果的显示；
主控单元，与待测eMMC、计算机、第一断电单元、第二断电单元、第一放电单元和第二放电单元连接，用于执行计算机发送的测试命令，并检测eMMC的运行时间点；当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，主控单元产生第一断电指令和第二断电指令发送给所述第一断电单元和第二断电单元，并产生放电指令发送给所述第一放电单元和第二放电单元；所述主控单元用于识别到eMMC重新上电后，访问eMMC中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机显示出来。
第二方面，本发明实施例还提供了一种eMMC断电测试方法，该方法包括：
计算机向主控单元发送测试命令；
主控单元检测eMMC的运行时间点；
当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，主控单元分别向第一断电单元和第二断电单元发送第一断电指令和第二断电指令，并向第一放电单元和第二放电单元发送放电指令；
第一断电单元和第二断电单元收到第一断电指令和第二断电指令，断开第一电源单元和第二电源单元与eMMC的第一电压接口和第二电压接口的电性连接，停止通电；
第一放电单元和第二放电单元收到放电指令，对eMMC供电电路进行放电；eMMC重新上电后，主控单元访问eMMC中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机显示出来。
本发明通过主控单元实时检测eMMC的运行时间点，同时控制断电单元和放电单元对待测eMMC的通电、断电和放电，实现断电时间点的精确控制，从而提高eMMC产品断电测试的效率。
附图说明
图1是本发明实施例一提供的一种eMMC断电测试系统的结构示意图；
图2是本发明实施例提供的一种三输入逻辑与门的电路结构示意图；
图3是本发明实施例提供的一种第一电源单元的电路结构示意图；
图4是本发明实施例提供的一种第二电源单元的电路结构示意图；
图5是本发明实施例提供的一种第一断电单元的电路结构示意图；
图6是本发明实施例提供的一种第二断电单元的电路结构示意图；
图7是本发明实施例提供的一种第一放电单元的电路结构示意图；
图8是本发明实施例提供的一种第二放电单元的电路结构示意图；
图9是本发明实施例二提供的一种eMMC断电测试方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
实施例一
图1是本发明实施例一提供的eMMC断电测试系统的结构示意图，本实施例可适用于eMMC的断电测试，该eMMC断电测试系统10具体包括：第一电源单元11、第二电源单元18、第一断电单元12、第二断电单元17、第一放电单元13、第二放电单元16、计算机14和主控单元15。
其中，第一电源单元11，用于给待测eMMC 20第一电压接口供电；第二电源单元18，用于给待测eMMC 20第二电压接口供电；第一断电单元12，连接eMMC 20第一电压接口和第一电源单元11，用于根据第一断电指令控制第一电源单元11与eMMC 20的断电和通电；第二断电单元17，连接eMMC 20第二电压接口和第二电源单元18，用于根据第二断电指令控制第二电源单元18与eMMC 20的断电和通电；第一放电单元13，与eMMC 20第一电压接口和第一断电单元12连接，用于根据放电指令对eMMC 20供电电路进行放电；第二放电单元16，与eMMC 20第二电压接口和第二断电单元17连接，用于根据放电指令对eMMC 20供电电路进行放电；计算机14，与主控单元15连接，用于测试参数的输入和测试结果的显示；主控单元15，与待测eMMC 20、计算机14、第一断电单元12、第二断电单元17、第一放电单元13和第二放电单元16连接，用于执行计算机14发送的测试命令，并检测eMMC 20的运行时间点；当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，主控单元15产生第一断电指令和第二断电指令发送给所述第一断电单元12和第二断电单元17，并产生放电指令发送给所述第一放电单元13和第二放电单元16；所述主控单元15用于识别到eMMC 20重新上电后，访问eMMC 20中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机14显示出来。
其中，断电指令为用于控制eMMC 20供电电路断电的高低电平信号，可以包括第一断电指令和第二断电指令；放电指令为用于控制eMMC 20供电电路放电的高低电平信号；所述断电时间点可以是eMMC 20在执行读操作、写操作、数据传输和命令发送过程中的任意时刻。例如，断电时间点是eMMC 20在执行写操作过程中的任意时刻，当主控单元15检测到的运行时间点为eMMC 20在执行写入数据时，主控单元15产生第一断电指令和第二断电指令发送给第一断电单元12和第二断电单元17，并产生放电指令发送给第一放电单元13和第二放电单元16；主控单元15识别到eMMC 20重新上电后，访问eMMC 20中的写入地址上的数据和未写入地址上的数据，并判断写入地址上的数据是否为新写入数据或之前写入数据，未写入地址上的数据是否为之前写入数据，如果满足条件则执行下一测试，否则停止测试，并将不满足条件的相应写入地址上的数据和未写入地址上的数据通过计算机14显示出来
本实施例技术方案，通过主控单元实时检测eMMC的运行时间点，同时控制断电单元和放电单元对待测eMMC的通电、断电和放电，实现断电时间点的精确控制，从而提高eMMC产品断电测试的效率。
优选的，所述主控单元15可以包括控制器和三输入逻辑与门。其中，控制器用于执行计算机14发送的测试命令，并检测eMMC 20的运行时间点；当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，控制器生成第一断电参数、第二断电参数和放电参数发送给三输入逻辑与门；所述控制器识别到eMMC重新上电后，访问eMMC 20中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机14显示出来；如图2所示，三输入逻辑与门，用于将接收到的第一断电参数(VCCQ_ENb1)作为三输入逻辑与门的输入，经过逻辑运算输出第一断电指令(VCCQ_ENb)，并发送给第一断电单元12；将接收到的第二断电参数(VCC_ENb1)作为三输入逻辑与门的输入，经过逻辑运算输出第二断电指令(VCC_ENb)，并发送给第二断电单元17，将接收到的第一断电参数(VCCQ_ENb1)、第二断电参数(VCC_ENb1)和放电参数(DISCHARGE)作为三输入逻辑与门的输入，经过逻辑运算输出放电指令(DISCHARGE_EN)，并发送给第一放电单元13和第二放电单元16。其中，第一断电参数、第二断电参数和放电参数为控制器生成的用于控制第一断电指令、第二断电指令和放电指令的高低电平。
进一步的，所述主控单元15可以包括FPGA芯片，将FPGA芯片与待测eMMC20、计算机14、第一断电单元12、第二断电单元17、第一放电单元13和第二放电单元16连接，实时检测eMMC 20的运行时间点，同时通过第一断电指令、第二断电指令和放电指令控制第一断电单元12、第二断电单元17、第一放电单元13和第二放电单元16对待测eMMC 20的通电、断电和放电，实现断电时间点的精确控制。
具体的，如图3所示，所述第一电源单元11可以包括：第一变压器和第一跳线，其中第一变压器用于将输入电压(VIN)转换为eMMC所需电压，并作为第一输入电压；第一跳线，与第一变压器、控制器和第一断电单元连接，用于将第一输入电压或控制器中的电源(VCC_HOST)作为电源给eMMC的第一电压接口供电。
具体的，如图4所示，所述第二电源单元18可以包括：第二变压器和第二跳线，其中第二变压器用于将输入电压(VIN)转换为eMMC所需电压，并作为第二输入电压；第二跳线，与第二变压器、控制器和第二断电单元连接，用于将第二输入电压或控制器中的电源(VCC_HOST)作为电源给eMMC的第二电压接口供电。
优选的，如图5所示，所述第一断电单元12可以包括：第一场效应管(Q1)。其中，第一断电指令(VCCQ_ENb)作为第一场效应管栅极的输入，第一场效应管的源极连接第一电源单元11，第一场效应管的漏极连接eMMC 20的第一电压接口，第一断电指令(VCCQ_ENb)控制第一场效应管导通和断开，当第一场效应管断开时，第一电源单元11与eMMC 20的第一电压接口的连接断开，实现断电
优选的，如图6所示，所述第二断电单元17可以包括：第二场效应管(Q3)。其中，第二断电指令(VCC_ENb)作为第二场效应管栅极的输入，第二场效应管的源极连接第二电源单元18，第二场效应管的漏极连接eMMC 20的第二电压接口，第二断电指(VCC_ENb)控制第二场效应管导通和断开，当第二场效应管断开时，第二电源单元18与eMMC 20的第二电压接口的连接断开，实现断电。
进一步的，所述第一场效应管和第二场效应管可以为P沟道增强型场效应管。
例如，当第一断电参数为高电平时，经过三输入逻辑与门的运算生成的高电平作为第一断电指令，当把生成的高电平输入P沟道增强型场效应管的栅极时，P沟道增强型场效应管不导通，从而连接P沟道增强型场效应管源极和漏极两端的第一电源单元11和eMMC20电性断开，实现对eMMC 20的断电。
进一步的，如图7所示，所述第一放电单元13可以包括：第三场效应管(Q2)。其中，放电指令(DISCHARGE_EN)输入第三场效应管的栅极，第三场效应管的源极与地线连接，第三场效应管的漏极与eMMC第一电压接口连接，放电指令控制第三场效应管的导通和断开，当第三场效应管的导通时，eMMC 20第一电压接口与地线连接，实现放电。
进一步的，如图8所示，所述第二放电单元16可以包括：第四场效应管(Q4)。其中，放电指令(DISCHARGE_EN)输入第四场效应管的栅极，第四场效应管的源极与地线连接，第四场效应管的漏极与eMMC 20第二电压接口连接，放电指令控制第四场效应管的导通和断开，当第四场效应管的导通时，eMMC 20第二电压接口与地线连接，实现放电。
进一步的，所述第三场效应管和第四场效应管可以为N沟道增强型场效应管。
例如，当第一断电参数、第三断电参数和第一放电参数全部为高电平时，经过三输入逻辑与门的运算，生成高电平作为放电指令，将生成的高电平输入N沟道增强型场效应管的栅极，N沟道增强型场效应管的源极与地线连接，N沟道增强型场效应管的漏极与eMMC 20第一电压接口连接，使得N沟道增强型场效应管导通，从而eMMC 20供电电路与地线导通，实现放电。
实施例二
图9是本发明实施例二提供的eMMC断电测试方法的流程图，本实施例提出了一种eMMC断电测试方法，该方法可以适用于上述eMMC断电测试系统中，具体步骤包括：
S110、计算机向主控单元发送测试命令；
S120、主控单元检测eMMC的运行时间点；
S130、当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，主控单元分别向第一断电单元和第二断电单元发送第一断电指令和第二断电指令，并向第一放电单元和第二放电单元发送放电指令；
S140、第一断电单元和第二断电单元收到第一断电指令和第二断电指令，断开第一电源单元和第二电源单元与eMMC的第一电压接口和第二电压接口的电性连接，停止通电；
S150、第一放电单元和第二放电单元收到放电指令，对eMMC供电电路进行放电；eMMC重新上电后，主控单元访问eMMC中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机显示出来。
本实施例技术方案，通过主控单元实时检测eMMC的运行时间点，同时控制断电单元和放电单元对待测eMMC的通电、断电和放电，实现断电时间点的精确控制，从而提高eMMC产品断电测试的效率。
优选的，所述当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，主控单元分别向第一断电单元和第二断电单元发送第一断电指令和第二断电指令，并向第一放电单元和第二放电单元发送放电指令，可以包括：控制器执行计算机发送的测试命令，并检测eMMC的运行时间点；当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，控制器生成第一断电参数、第二断电参数和放电参数发送给三输入逻辑与门；如图2所示，将第一断电参数(VCCQ_ENb1)作为三输入逻辑与门的输入，经过逻辑运算输出第一断电指令(VCCQ_ENb)，并发送给第一断电单元；将第二断电参数(VCC_ENb1)作为三输入逻辑与门的输入，经过逻辑运算输出第二断电指令(VCC_ENb)，并发送给第二断电单元，将第一断电参数(VCCQ_ENb1)、第二断电参数(VCC_ENb1)和放电参数(DISCHARGE)作为三输入逻辑与门的输入，经过逻辑运算输出放电指令(DISCHARGE_EN)，并发送给第二放电单元和第二放电单元；所述控制器识别到eMMC重新上电后，访问eMMC中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机显示出来。
进一步的，所述第一断电单元收到第一断电指令，断开第一电源单元与eMMC的第一电压接口的电性连接，停止供电，可以包括：第一断电单元利用收到的第一断电指令控制P沟道增强型场效应管断开，从而P沟道增强型场效应管连接的第一电源单元与eMMC的第一电压接口的电性连接断开，停止供电。
进一步的，所述第一放电单元收到放电指令，对eMMC供电电路进行放电，可以包括：第一放电单元利用收到的放电指令控制N沟道增强型场效应管，使得eMMC供电电路与地线连接，实现放电。
具体的，所述断电时间点可以包括：eMMC在执行读操作、写操作、数据传输和命令发送过程中的至少一个时刻。
优选的，所述主控单元可以包括：现场可编程门阵列FPGA芯片。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (17)

1.一种嵌入式多媒体卡eMMC断电测试系统，其特征在于，包括：
第一电源单元，用于给待测eMMC第一电压接口供电；
第二电源单元，用于给待测eMMC第二电压接口供电；
第一断电单元，连接eMMC第一电压接口和第一电源单元，用于根据第一断电指令控制第一电源单元与eMMC的断电和通电；
第二断电单元，连接eMMC第二电压接口和第二电源单元，用于根据第二断电指令控制第二电源单元与eMMC的断电和通电；
第一放电单元，与eMMC第一电压接口和第一断电单元连接，用于根据放电指令对eMMC供电电路进行放电；
第二放电单元，与eMMC第二电压接口和第二断电单元连接，用于根据放电指令对eMMC供电电路进行放电；
计算机，与主控单元连接，用于测试参数的输入和测试结果的显示；
主控单元，与待测eMMC、计算机、第一断电单元、第二断电单元、第一放电单元和第二放电单元连接，用于执行计算机发送的测试命令，并检测eMMC的运行时间点；当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，主控单元产生第一断电指令和第二断电指令发送给所述第一断电单元和第二断电单元，并产生放电指令发送给所述第一放电单元和第二放电单元；所述主控单元用于识别到eMMC重新上电后，访问eMMC中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机显示出来。
2.根据权利要求1所述的系统，其特征在于，所述主控单元包括：
控制器，用于执行计算机发送的测试命令，并检测eMMC的运行时间点；当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，控制器生成第一断电参数、第二断电参数和放电参数发送给三输入逻辑与门；所述控制器识别到eMMC重新上电后，访问eMMC中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机显示出来；
三输入逻辑与门，用于将接收到的第一断电参数作为三输入逻辑与门的输入，经过逻辑运算输出第一断电指令，并发送给第一断电单元；将接收到的第二断电参数作为三输入逻辑与门的输入，经过逻辑运算输出第二断电指令，并发送给第二断电单元，将接收到的第一断电参数、第二断电参数和放电参数作为三输入逻辑与门的输入，经过逻辑运算输出放电指令，并发送给第一放电单元和第二放电单元。
3.根据权利要求2所述的系统，其特征在于，所述控制器包括现场可编程门阵列FPGA芯片。
4.根据权利要求2所述的系统，其特征在于，所述第一电源单元包括：
第一变压器，用于将输入电压转换为eMMC所需电压，并作为第一输入电压；
第一跳线，与第一变压器、控制器和第一断电单元连接，用于将第一输入电压或控制器中的电源作为电源给eMMC的第一电压接口供电。
5.根据权利要求2所述的系统，其特征在于，所述第二电源单元包括：
第二变压器，用于将输入电压转换为eMMC所需电压，并作为第二输入电压；
第二跳线，与第二变压器、控制器和第二断电单元连接，用于将第二输入电压或控制器中的电源作为电源给eMMC的第二电压接口供电。
6.根据权利要求1所述的系统，其特征在于，所述第一断电单元包括：
第一场效应管，第一断电指令作为第一场效应管栅极的输入，第一场效应管的源极连接第一电源单元，第一场效应管的漏极连接eMMC的第一电压接口，第一断电指令控制第一场效应管导通和断开，当第一场效应管断开时，第一电源单元与eMMC的第一电压接口的连接断开，实现断电。
7.根据权利要求1所述的系统，其特征在于，所述第二断电单元包括：
第二场效应管，第二断电指令作为第二场效应管栅极的输入，第二场效应管的源极连接第二电源单元，第二场效应管的漏极连接eMMC的第二电压接口，第二断电指控制第二场效应管导通和断开，当第二场效应管断开时，第二电源单元与eMMC的第二电压接口的连接断开，实现断电。
8.根据权利要求6-7任一所述的系统，其特征在于，所述场效应管为P沟道增强型场效应管。
9.根据权利要求1所述的系统，其特征在于，所述第一放电单元包括：
第三场效应管，放电指令输入第三场效应管的栅极，第三场效应管的源极与地线连接，第三场效应管的漏极与eMMC第一电压接口连接，放电指令控制第三场效应管的导通和断开，当第三场效应管的导通时，eMMC第一电压接口与地线连接，实现放电。
10.根据权利要求1所述的系统，其特征在于，所述第二放电单元包括：
第四场效应管，放电指令输入第四场效应管的栅极，第四场效应管的源极与地线连接，第四场效应管的漏极与eMMC第二电压接口连接，放电指令控制第四场效应管的导通和断开，当第四场效应管的导通时，eMMC第二电压接口与地线连接，实现放电。
11.根据权利要求9-10任一所述的系统，其特征在于，所述场效应管为N沟道增强型场效应管。
12.一种嵌入式多媒体卡eMMC断电测试方法，其特征在于，所述方法包括：
计算机向主控单元发送测试命令；
主控单元检测eMMC的运行时间点；
当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，主控单元分别向第一断电单元和第二断电单元发送第一断电指令和第二断电指令，并向第一放电单元和第二放电单元发送放电指令；
第一断电单元和第二断电单元收到第一断电指令和第二断电指令，断开第一电源单元和第二电源单元与eMMC的第一电压接口和第二电压接口的电性连接，停止通电；
第一放电单元和第二放电单元收到放电指令，对eMMC供电电路进行放电；eMMC重新上电后，主控单元访问eMMC中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机显示出来。
13.根据权利要求12所述的方法，其特征在于，所述当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，主控单元分别向第一断电单元和第二断电单元发送第一断电指令和第二断电指令，并向第一放电单元和第二放电单元发送放电指令，包括：
控制器执行计算机发送的测试命令，并检测eMMC的运行时间点；当检测到的运行时间点与断电测试命令所设定的断电时间点一致时，控制器生成第一断电参数、第二断电参数和放电参数发送给三输入逻辑与门；
将第一断电参数作为三输入逻辑与门的输入，经过逻辑运算输出第一断电指令，并发送给第一断电单元；将第二断电参数作为三输入逻辑与门的输入，经过逻辑运算输出第二断电指令，并发送给第二断电单元，将第一断电参数、第二断电参数和放电参数作为三输入逻辑与门的输入，经过逻辑运算输出放电指令，并发送给第一放电单元和第二放电单元；
所述控制器识别到eMMC重新上电后，访问eMMC中的相应数据信息，并判断是否符合测试预设条件，如果满足条件则执行下一测试，否则停止测试，并将不满足测试预设条件的相应数据信息通过计算机显示出来。
14.根据权利要求12所述的方法，其特征在于，所述第一断电单元与P沟道增强型场效应管的栅极连接，所述P沟道增强型场效应管的源极与所述第一电源单元连接，所述P沟道增强型场效应管的漏极与所述eMMC的第一电压接口连接；
所述第一断电单元收到第一断电指令，断开第一电源单元与eMMC的第一电压接口的电性连接，停止供电，包括：
所述第一断电单元利用收到的第一断电指令控制所述P沟道增强型场效应管断开，从而所述P沟道增强型场效应管连接的第一电源单元与所述eMMC的第一电压接口的电性连接断开，停止供电。
15.根据权利要求12所述的方法，其特征在于，所述第一放电单元与N沟道增强型场效应管的栅极连接，所述N沟道增强型场效应管的源极与地线连接，所述N沟道增强型场效应管的漏极与所述eMMC的供电电路连接；
所述第一放电单元收到放电指令，对eMMC供电电路进行放电，包括：
所述第一放电单元利用收到的放电指令控制所述N沟道增强型场效应管，使得所述eMMC供电电路与地线连接，实现放电。
16.根据权利要求12所述的方法，其特征在于，所述断电时间点包括：
eMMC在执行读操作、写操作、数据传输和命令发送过程中的至少一个时刻。
17.根据权利要求12所述的方法，其特征在于，所述主控单元包括：
现场可编程门阵列FPGA芯片。
CN201511021059.XA 2015-12-30 2015-12-30 eMMC测试系统及方法 Active CN106935273B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511021059.XA CN106935273B (zh) 2015-12-30 2015-12-30 eMMC测试系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511021059.XA CN106935273B (zh) 2015-12-30 2015-12-30 eMMC测试系统及方法

Publications (2)

Publication Number Publication Date
CN106935273A CN106935273A (zh) 2017-07-07
CN106935273B true CN106935273B (zh) 2020-03-24

Family

ID=59442487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511021059.XA Active CN106935273B (zh) 2015-12-30 2015-12-30 eMMC测试系统及方法

Country Status (1)

Country Link
CN (1) CN106935273B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107422993B (zh) * 2017-07-31 2020-06-02 北京小米移动软件有限公司 内嵌式存储器的处理装置及系统
CN108269606B (zh) * 2018-01-10 2020-07-14 重庆金山医疗器械有限公司 一种用于eMMC芯片存储参数测试的方法及系统
CN113205852B (zh) * 2021-06-17 2022-05-24 长江存储科技有限责任公司 存储器系统的掉电测试控制电路、测试系统及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4705880B2 (ja) * 2006-05-09 2011-06-22 Ｏｋｉセミコンダクタ株式会社 半導体集積回路とそのテスト方法
JP5317690B2 (ja) * 2008-12-27 2013-10-16 株式会社東芝 メモリシステム
CN102628907B (zh) * 2012-04-27 2015-04-29 梅特勒-托利多(常州)精密仪器有限公司 电子设备断电持续时间的检测方法
KR102222463B1 (ko) * 2014-03-14 2021-03-03 삼성전자주식회사 저장 장치 및 그것의 타이머 설정 방법 및 구동 방법들

Also Published As

Publication number Publication date
CN106935273A (zh) 2017-07-07

Similar Documents

Publication Publication Date Title
CN108519938B (zh) 存储芯片兼容性测试方法、系统和测试主机
CN104951034A (zh) 移动终端及其usb接口状态控制方法和装置
KR20170095189A (ko) 데드 배터리 조건에서 usb 호스트에 전력을 라우팅하기 위한 기술
CN106935273B (zh) eMMC测试系统及方法
WO2020062138A1 (zh) 一种适配器测试装置、方法及计算机存储介质
CN104954145A (zh) 以太网供电方法、供电设备和以太网供电系统
TW201622292A (zh) 可攜式電子裝置以及其充電方法
CN103237189A (zh) 电子设备、mhl连接器、mhl系统和连接器检测方法
CN103729275A (zh) 硬盘固件修复系统及硬盘固件修复方法
JP2018180793A5 (zh)
CN107005051A (zh) 用于电力输送系统中的电力冲突解析的装置和方法
CN105988966A (zh) 电子设备及其工作方法
CN105589542A (zh) 接口供电电路
US20130300213A1 (en) Identification circuit
US9651600B2 (en) Power up detecting system
TWI515551B (zh) 電腦棒擴充系統以及其電量管理方法
CN103777554B (zh) 一种热插拔保护线路系统
CN105071489A (zh) 一种具有数据交换功能的终端的充电方法和装置
TW201305802A (zh) 連接模組用於耦接主端裝置之輸出端至外接式儲存裝置及其耦接方法
CN106033241A (zh) 接口供电电路
CN106033240A (zh) 接口供电电路
CN104598415A (zh) 通用串行总线测试治具
CN112732498B (zh) 模拟设备单点上下电的测试方法、装置、设备及存储介质
CN104900264A (zh) 一种防止spi flash开关机时数据破坏的系统及方法
CN105868042B (zh) 一种看门狗电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200826

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Patentee after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 202, room 52, building 2, 100176 North View Garden, Daxing District economic and Technological Development Zone, Beijing

Patentee before: BEIJING JINGCUN TECHNOLOGY Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.