CN108292643B - 封装可编程去耦电容器阵列 - Google Patents

封装可编程去耦电容器阵列 Download PDF

Info

Publication number
CN108292643B
CN108292643B CN201680063584.4A CN201680063584A CN108292643B CN 108292643 B CN108292643 B CN 108292643B CN 201680063584 A CN201680063584 A CN 201680063584A CN 108292643 B CN108292643 B CN 108292643B
Authority
CN
China
Prior art keywords
programmable
semiconductor chip
array
integrated circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680063584.4A
Other languages
English (en)
Other versions
CN108292643A (zh
Inventor
瑞驰·泰克
阿尔弗雷德·杨
爱普·兰伯特
杰瑞米·普伦凯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MACOM Connectivity Solutions LLC
Original Assignee
Applied Micro Circuits Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Micro Circuits Corp filed Critical Applied Micro Circuits Corp
Publication of CN108292643A publication Critical patent/CN108292643A/zh
Application granted granted Critical
Publication of CN108292643B publication Critical patent/CN108292643B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在电路设计完成之后，半导体芯片允许选定的片上去耦电容量连接到超大规模集成电路(VLSI)系统。半导体芯片包括设置在封装衬底上的集成电路以及通过封装衬底经由可编程连接阵列电连接到集成电路的配电网络。

Description

封装可编程去耦电容器阵列
技术领域
本发明总体而言涉及电气设计，并且具体而言，涉及集成电路中的封装可编程去耦电容器的使用，以允许在最终设计中使用的去耦电容量具有一定程度的灵活性。
背景技术
去耦电容器(DCAP)是用于超大规模集成电路(VLSI)设计的配电网络(PDN)的重要组件。这些去耦电容器通过电容器来分流由有源电路元件引起的电源噪声，从而抑制由即将激活的电路的其他元件观测到的电源噪声。
DCAP设计的几个主要考虑因素包括高区域效率、稳定的电气性能和适当的目标操作频率。在典型的VLSI系统中，集成电路(IC)芯片通过其PDN连接到调压器，并且通过放置在整个系统中的去耦电容器来抑制电源噪声。这些去耦电容器可以包括集成在芯片本身上并置于有源电路元件附近的片上DCAP、安装在VLSI封装体上的封装级DCAP和/或安装在其上安装有VLSI的电路板上的板级DCAP。
上述说明仅旨在提供当前技术的背景概述，而不求详尽无遗。
发明内容
在一个或更多个实施例中，提供了一种半导体芯片，该半导体芯片包括：集成电路，其设置在封装衬底上；以及配电网络，其通过封装衬底经由可编程连接阵列电连接到集成电路。
此外，提供一种抑制半导体芯片中的电源噪声的方法，该方法包括：将可编程连接阵列物理地放置在嵌入半导体芯片中的集成电路附近，其中半导体芯片由封装衬底支撑；以及通过封装衬底经由可编程连接阵列向集成电路供电。
另外，提供一种抑制半导体芯片的集成电路中的谐振峰的方法，该方法包括将半导体芯片支撑在封装衬底上；以及通过封装衬底经由可编程连接阵列向集成电路供电，其中可编程连接阵列被物理地放置在集成电路附近。
附图说明
图1是包括芯片和用于抑制电源噪声的多个DCAP的示例性VLSI组件的示图。
图2是示出芯片、封装体和封装DCAP之间的示例性连接的示图。
图3是示出根据本公开的连接到VLSI的电源域的封装可编程去耦电容器的单个阵列的示例性非限制半导体组件的示图。
图4是示出根据本公开的连接到VLSI的电源域的所有封装可编程去耦电容器阵列的示例性非限制半导体组件的示图。
图5是根据本公开的用于将选定的片上去耦电容量连接到集成电路系统的示例性非限制实施例的流程图。
图6是根据本公开的用于抑制集成电路中的谐振峰的示例性非限制实施例的流程图。
具体实施方式
DCAP通常用于VLSI系统的配电网络(PDN)中以抑制由有源电路元件引起的电源噪声或波纹，从而使电路中的其他元件免受可能损坏元件或妨碍元件功能的电源电压波动的影响。稳定的DCAP设计具有高区域效率、稳定的电气性能和适当的目标操作频率等特点。在典型的VLSI系统中，包含集成电路的芯片通过其配电网络连接到电压调节器，并且通过放置在整个系统中的DCAP来抑制噪声。图1是包括芯片106和用于抑制电源噪声的多个DCAP的示例性VLSI组件的示图。作为芯片106本身的集成组件的片上DCAP 108可以放置在有源电路元件附近以抑制高频电源噪声。此外，封装DCAP104可以放置在封装体102上(该封装体102为其中安装有芯片且也包含将芯片的导电焊盘与电路板电对接的电触点的外壳)，以抑制中频电源噪声。DCAP也可以放置在电路板层面(未显示)处以抑制低频电源噪声。
图2是示出芯片202、封装体206和封装DCAP 210之间的示例性连接的示图。芯片202是包含VLSI系统或其他类型的集成电路的电子组件的半导体器件。芯片202被安装到封装体206上，该封装体206包含导电迹线208和触点，以将芯片202的端子连接到封装体的其它电子组件以及连接到其上安装有VLSI组件的电路板上的合适迹线。芯片202可以经由导电源凸块204与迹线208电对接。迹线208中的一些迹线被配置为将芯片202对接到安装在封装体206上的其他地方的至少一个封装DCAP 210。如上所述，这些封装DCAP可以用来抑制中频电源噪声。
这种配电网络设计可能在中高频范围内引起功率抑制问题。例如，由于DCAP的放置引起的大的寄生，由芯片202的有源电路元件产生的一些高频电源噪声可能不会被封装DCAP 210抑制。片上DCAP(诸如图1中的DCAP 108)可以在一定程度上抑制这种高频噪声，但由于这种片上DCAP的必定小的尺寸而作用有限，因为这种片上DCAP的尺寸必须适合有限的芯片占用空间而不会干扰芯片上包含的主要VLSI系统。封装DCAP和片上DCAP的这种限制会在某个频率处产生阻抗峰(称为谐振峰)，使得电源噪声控制差。由于片上DCAP通常位于主VLSI系统附近的芯片上，因此试图通过增加片上DCAP在芯片上的尺寸来提高片上DCAP的有效性会造成对VLSI设计质量的不利影响。因此，增加片上DCAP的尺寸会干扰VLSI系统设计。
解决该问题的一种可能方式是将片上DCAP放置在芯片的低优先级位置，以允许按照给定VLSI设计的需要增加DCAP的尺寸。然而，这种低优先级的DCAP(LPD)可能与主系统的集成度差，并且如果通过创建比正在访问的原始峰更差的其他谐振峰来任意增大尺寸，则可能对整个配电网络产生负面影响。因此，这种集成度差的片上DCAP的尺寸必须在PDN寄生的环境下得到很好的控制。然而，在整个VLSI系统设计完成之前，通常不能详细地了解PDN。在系统设计完成之前，系统PDN的不确定性会阻止对在不引入谐振峰的情况下抑制电源噪声所需的LPD尺寸的精确估计。这妨碍了设计者控制与完成了的系统的PDN的要求相应的LPD的尺寸的能力，因为片上LPD通常以形成芯片的其余部分的相同工艺的一部分来制造。
为了顾及连接到系统电源域的去耦电容量的更大程度上的设计灵活性，本文中所描述的一个或更多个实施例提供了具有至少一个封装可编程去耦电容器阵列的半导体芯片。半导体芯片被配置为允许在系统设计完成之后将选定的片上去耦电容量连接到系统PDN。这是通过在硅设计过程期间在芯片上形成片上DCAP阵列而最初不将DCAP连接到硅设计的其余部分来实现的。VLSI设计和测试完成后，可以通过封装设计(例如，基于封装设计阶段的焊接掩模改变或通过其他连接方式)将选定的片上去耦电容量连接到VLSI的合适电源域，以允许设计人员根据最终设计的要求而选择连接多少电容。由于连接到系统PDN的DCAP的数量可以通过封装设计来配置，因此这些片上DCAP阵列在这里被称为封装可编程去耦电容器(PPDC)阵列或可编程连接阵列。当PDN可以被准确表征时，这种技术解决了系统PDN的不确定性与低优先级片上DCAP的尺寸的关系，以允许设计者将适当的片上去耦电容量的选择推迟到VLSI系统设计完成后。
图3是根据本文中所述的一个或更多个实施例的示例性非限制半导体组件300的示图。在该示例中，半导体组件300包括其中嵌入了集成电路系统(例如，VLSI系统)的半导体芯片302以及用于执行与集成电路操作相关的处理功能的处理器304。半导体芯片302和处理器304由封装衬底308支撑。封装衬底308可以包括适用于集成电路封装的任何材料或材料的组合，包括但不限于陶瓷、塑料、金属、铅等。
根据本公开的一个或更多个实施例，芯片还包括可编程连接阵列310。可编程连接阵列310可以包括位于裸片上的一个或更多个DCAP阵列。在一个或更多个实施例中，构成可编程连接阵列310的DCAP可以包括位于裸片上的低优先级位置处的低优先级DCAP(LPD)。构成阵列310的DCAP在硅设计过程期间与硅芯片的其余部分一起被设计，但最初不电连接到芯片302上的系统的电源域。在一个或更多个实施例中，DCAP(例如，LPD或其他DCAP)可以形成在切换激活将发生的位置附近的芯片上。构成可编程连接阵列310的DCAP的每个DCAP包括离散的电源域独立块，该电源域独立块可以单独连接到嵌入在芯片302上的VLSI系统的配电网络。芯片302、处理器304和可编程连接阵列310组成半导体组件300的硅部分。尽管在本文中半导体组件300被描述为包括硅组件，但是应该理解，可以使用任何合适的半导体材料来形成芯片、处理器和DCAP。此外，构成封装可编程DCAP阵列的DCAP不限于LPD，而是在不偏离本公开的范围的情况下，可以形成在芯片上的任何位置处。
在系统设计完成之后，封装可编程阵列310的选定数量的DCAP可以通过封装设计电连接到VLSI系统的合适电源域。连接到配电网络的离散DCAP的数量(其确定连接到系统的片上去耦电容量)可以根据最终系统设计的电气特性来选择。例如，最终设计的硅寄生可以确定必须抑制的谐振峰的频率。因此，当选择要连接到配电网络的DCAP的数量时，可以考虑该硅寄生以抑制谐振峰。一旦通过封装设计将来自阵列的选定数量的DCAP连接到配电网络，就可以通过可编程连接阵列的连接的DCAP向集成电路供电，其中连接的DCAP用于抑制电源噪声。因此，根据这种设计，连接到系统的去耦电容量可以通过利用封装设计修改连接而改变。
通过推迟要连接到配电网络的去耦电容量的选择直到VLSI系统设计完成(具体地，通过推迟去耦电容的选择直到封装设计阶段)，去耦电容量可以被选择为更精确地对应于最终系统的谐振峰。封装可编程DCAP的使用允许根据最终VLSI系统的实际电气特性而不是系统PDN的估计模型来选择连接到系统的片上电容量。这可以消除与模拟系统PDN相关的不确定性，因为芯片302和处理器304的现存硅可以在封装编程完成之前被测试和实验。当系统设计完成并且确定了适当的去耦电容量时，可以通过封装衬底308内的导电迹线312将选定数量的DCAP电连接到电源域。例如，封装衬底308可以被制造成使得导电迹线312形成在选定数量的DCAP与配电网络的合适节点之间；例如，通过配置或改变封装设计的焊接掩模，或者通过利用封装设计来配置电连接的其他方式。
在一个示例中，封装体308的迹线312被布置为连接到沉积在裸片上的导电连接凸块306。凸块306设置在组成可编程连接阵列的DCAP的离散块上，并且被配置为将离散块连接到嵌入在芯片302上的VLSI系统的配电网络。图3示出了其中仅DCAP的一个阵列通过封装衬底308连接的情况，而图4示出了两个阵列通过封装衬底308连接的情况。通常，经由封装衬底连接到电源域的DCAP的数量以及对应的去耦电容量可以被实现为匹配最终系统的谐振频率。
一旦连接到电源域，连接的DCAP共同用作能够过滤系统的谐振峰的带阻滤波器或陷波滤波器(取决于DCAP固有的电阻)。由DCAP提供的抑制频率(即，由连接的DCAP块形成的带阻滤波器的频率)还可以由用于将每个离散DCAP块连接到最终系统的有源电源域的凸块306的数量来控制。例如，可编程连接阵列的每个DCAP块可以连接到多个连接凸块306。对于要连接到配电网络的每个DCAP块，与每个DCAP块相关联的选定数量的凸块可以连接到配电网络，其中连接到配电网络的凸块的数量可以确定电源噪声抑制的频率。
DCAP阵列被称为封装可编程去耦电容器(PPDC)或可编程连接阵列，因为连接到电源域的去耦电容器的数量通过封装设计(例如，迹线312的形成)的适当参数来编程。例如，可以通过对封装设计的焊接掩模进行适当的改变来实现可编程连接。组成阵列310的DCAP包括独立于电源域的硅晶片的离散块，并且因此每个DCAP可以单独连接到在芯片上实现的系统的配电网络。
如果需要，可以将未连接到特定系统电源域的DCAP块连接到其他系统的电源域，以抑制电源噪声并改善其他电源的电源完整性。例如，两个或更多不同的VLSI系统可以驻留在单个芯片上，并且一个或更多个DCAP的共享阵列也驻留在该芯片上。在设计阶段期间，可以确定第一VLSI系统需要来自阵列的第一数量的去耦电容器，以便有效地抑制所有频率上的电源噪声(例如，抑制所有谐振峰处的噪声)，而第二VLSI系统需要第二数量的去耦电容器。因此，封装衬底308可以被设计成将来自阵列的必要数量的DCAP电连接到相应的VLSI系统。作为初始设计选择，组成阵列的离散DCAP块的数量可以被设定为超过两个VLSI系统所需的估计的电容量，以确保阵列为两个系统提供必要的电容量，尽管最初不确定两个系统所需的片上去耦电容量。在VLSI设计完成后，两个系统所需的DCAP的数量可以通过封装体连接，其中最终连接到VLSI系统的DCAP的数量可能少于阵列中可用的DCAP的数量。
本文所描述的设计允许将片上DCAP阵列放置在裸片上(例如，在LDP的情况下在低优先级位置处)并且选择性地添加到整体VLSI设计中。因此，如果需要，片上去耦电容量可以增加，而不会干扰芯片上的VLSI电路设计。此外，当VLSI系统的电气特性(例如，谐振峰，寄生等)可以相对于模型估计被更准确地表征和理解时，这些技术允许将去耦电容器的数量的最终选择推迟到系统设计完成。这允许设计人员根据系统的实际测量特性而不是系统的配电网络的模型估计来选择合适的片上去耦电容量。在一些系统中，PPDC阵列可以与其他去耦电容器(例如，封装DCAP和/或板DCAP)结合使用，以抑制所有频率上的电源噪声。
图5至图6示出了根据本申请的一个或更多个实施例的方法。虽然出于简化说明的目的，本文所示的方法被示出并描述为一系列行为，但是应该理解和认识到，本发明不受行为顺序的限制，因为据此一些行为可以以不同顺序发生和/或与本文所示和所述的其他行为同时发生。例如，本领域的技术人员将理解并认识到，方法可以可选地被表示为一系列相互关联的状态或事件，诸如在状态图中。此外，并非所有示出的行为都可能需要用来实施根据本发明的方法。此外，当不同实体执行方法的不同部分时，交互图可以表示根据本公开的方法或方式。此外，所公开的示例性方式中的两个或更多个可以彼此组合来实施，以实现本文所描述的一个或更多个特征或优点。
参考图5，示出了用于将选定的片上去耦电容量连接到集成电路系统的示例性的非限制实施例的流程图。方法500可以在框502处开始，其中将至少一个片上去耦电容器阵列放置在封装衬底上支撑的半导体芯片内的集成电路附近。去耦电容器可以包括半导体芯片上的离散块，该离散块可以经由封装衬底单独地连接到集成电路(例如，VLSI系统)的电源域。
在504处，确定要连接到集成电路的片上去耦电容量。在一些实施例中，可以基于对由集成电路实现的对VLSI系统执行的电学分析的结果来确定片上去耦电容量。在其他实施例中，电学分析设备可以对VLSI系统执行测试以确定将有效地抑制系统的电源噪声的片上去耦电容量。例如，该分析可以识别VLSI系统的一个或更多个谐振峰的频率位置，并基于这些谐振峰的位置来确定适当的片上去耦电容量。
在506处，经由封装衬底将选定数量的去耦电容器电连接到集成电路的配电网络。例如，选定数量的去耦电容器可以基于在步骤504处确定的片上去耦电容量。例如，所选的去耦电容器可以通过形成在封装衬底中的导电迹线连接而电连接到集成电路的电源域，以允许去耦电容器通过封装设计选择性地连接到电源域。
参考图6，示出了用于抑制集成电路中的谐振峰的示例性非限制实施例的流程图。方法600可以在框602处开始，其中在封装衬底上支撑半导体芯片。集成电路可以包括，例如易受由有源电路元件引起的电源噪声或波纹影响的VLSI系统。在604处，通过封装衬底经由可编程连接阵列向集成电路供电。可编程连接阵列可以包括，例如一个或更多个去耦电容器的离散块，其可以经由封装衬底电连接到集成电路的配电网络。例如，可编程连接可以基于封装设计上的焊接掩模改变，或者可以基于对封装设计的修改而改变。在一个或更多个实施例中，去耦电容器可以包括置于芯片的低优先级位置处的低优先级去耦电容器。
贯穿本说明书对“一个实施例”、“实施例”、“示例”、“所公开的方面”或“一个方面”的引用意味着：结合该实施例或方面描述的特定特征、结构或特性被包括在本公开的至少一个实施例或方面中。因此，贯穿本说明书在各处出现的短语“在一个实施例中”、“在一个方面中”或“在实施例中”不一定全部指代同一个的实施例。此外，特定的特征、结构或特性可以在各种公开的实施例中以任何合适的方式来组合。
如本文所使用的，术语“组件”、“系统”、“计算机执行器”、“架构”等旨在表示计算机或电子相关实体，其可以是硬件、硬件和软件的组合、软件(例如，执行中)或固件。例如，组件可以是一个或更多个晶体管、存储单元、晶体管或存储单元的布置、门阵列、可编程门阵列、专用集成电路、控制器、处理器、运行在处理器上的进程、对象、访问半导体存储器或与半导体存储器对接的可执行的程序或应用、计算机等或其适当组合。该组件可以包括可擦除编程(例如，至少部分储存在可擦除存储器中的处理指令)或硬编程(例如，在制造时被刻录进不可擦除存储器中的处理指令)。
作为说明，从存储器和处理器执行的进程可以是组件。作为另一个示例，架构可以包括电子硬件(例如，并联或串联晶体管)的布置、处理指令和处理器，该处理器以适用于电子硬件的布置的方式来实现处理指令。另外，架构可以包括单个组件(例如，晶体管、门阵列等)或组件的布置(例如，晶体管的串联或并联布置、与编程电路连接的门阵列、电源引线、电接地、输入信号线和输出信号线等)。系统可以包括一个或更多个组件以及一个或更多个架构。一个示例系统可以包括切换块架构，该切换块架构包括交叉的输入/输出线和传输门晶体管以及电源、信号发生器、通信总线、控制器、I/O接口，地址寄存器等。应该理解的是，能预料到一些定义中会有重叠，并且架构或系统可以是独立组件，或者是另一种架构、系统等的组件。
除了前述之外，所公开的主题可以被实现为方法、装置或制品，其使用典型的制造、编程或工程技术来产生硬件、固件、软件或其任何合适的组合以控制电子设备来实现所公开的主题。本文中所使用的术语“装置”和“制品”旨在涵盖电子设备、半导体设备、计算机或可以从任何计算机可读设备、载体或介质访问的计算机程序。计算机可读介质可以包括硬件介质或软件介质。另外，介质可以包括非瞬时性介质或传输介质。在一个示例中，非瞬时性介质可以包括计算机可读硬件介质。计算机可读硬件介质的具体示例可以包括但不限于磁性储存设备(例如，硬盘、软盘、磁带……)、光盘(例如，高密度磁盘(CD)、数字多功能盘(DVD)……)、智能卡和快闪存储器件(例如，卡、棒、键入驱动器……)。计算机可读传输介质可以包括载波等。当然，本领域技术人员将认识到，在不脱离本公开主题的范围或精神的情况下，可以对这种配置进行许多修改。
以上描述的内容包括本发明的示例。当然，不可能出于描述本发明的目的而描述组件或方法的所有可能的组合，但是本领域的普通技术人员可以认识到，本发明的许多其它组合和置换是可能的。因此，所公开的主题旨在涵盖落入本公开的精神和范围内的所有这些变更、修改和变化。此外，就在具体实施方式或权利要求中使用的术语“包括”、“包括有”、“具有”或“具有的”及其变形而言，这样的术语旨在以类似于术语“包含”的方式被包括，因为“包含”在用作权利要求中的过渡词时被解释。
此外，本文中所使用的词语“示例性”表示用作示例、实例或说明。本文中描述为“示例性”的任何方面或设计不一定被解释为比其他方面或设计优选或有利。相反，使用“示例性”一词旨在以具体的方式呈现概念。如本申请中所使用的，术语“或”旨在表示包含性的“或”而不是排他性的“或”。即，除非另有说明，或者从上下文中明确，“X使用A或B”意在表示任何自然的包含性置换。即，如果X使用A；X使用B；或者X使用A和B两者，则“X使用A或B”满足上述任何情况。此外，除非另有说明或从上下文清楚地指向单数形式，否则本申请和所附权利要求中使用的冠词“一个”通常应解释为表示“一个或更多个”。
另外，具体实施方式的一些部分已经就电子存储器内的数据比特位的算法或处理操作而被描述。这些过程描述或表示是本领域技术人员使用的机制，以将他们的工作实质有效地传达给其他同等技能的人。一般来说，这里的过程被认为是引起期望的结果的自相一致的行为序列。这些行为是那些需要对物理量进行物理操纵的行为。通常，但不一定，这些量采取能够被储存、传输、组合、比较和/或以其他方式操纵的电信号和/或磁信号的形式。
主要出于常见用法的原因，已经证明将这些信号称为比特位、值、元素、符号、字符、术语、数字等是方便的。但应该记住，所有这些和类似的术语都与合适的物理量相关联，并且仅仅是适用于这些量的便利标签。除非特别声明，否则从上述讨论中明显的是，应该理解，贯穿所公开的主题，利用诸如处理、估算、计算、确定或显示等术语的讨论是指处理系统和/或类似的消费或工业电子设备或机器的动作和过程，其将被表示为电子设备的寄存器或存储器内的物理(电和/或电子)量的数据巧妙地处理或转换成其他数据，该其他数据类似地被表示为机器和/或计算机系统存储器或寄存器或者其他诸如此类的信息储存、传输和/或显示设备的物理量。
关于由上述组件、架构、电路、进程等执行的各种功能，除非另外指出，否则用于描述这些组件的术语(包括对“装置”的引用)旨在与执行所述的组件的指定功能的任何组件(例如，功能等同物)相对应，其即使在结构上与所公开的结构不等同，也执行本文所示的实施例的示例性方面中的功能。另外，虽然可能已经相对于若干实施方式中的仅一个实施方式公开了特定特征，但是这样的特征可以与其他实施方式的一个或更多个其他特征相结合，这对于任何给定的或特定的应用可能是所期望的和有利的。还将认识到，实施例包括具有用于执行各种处理的动作和/或进程的计算机可执行指令的系统以及计算机可读介质。

Claims (10)

1.一种半导体芯片，包括：
集成电路，其设置在封装衬底上；以及
配电网络，其通过封装衬底经由可编程连接阵列电连接到集成电路；
其中，可编程连接阵列包括可编程去耦电容器阵列；
其中，可编程去耦电容器阵列和配电网络集成在芯片中；
其中，可编程去耦电容器阵列包括可编程去耦电容器的多个离散块；以及
其中，可编程去耦电容器的所述多个离散块之中仅选定数量的离散块被连接到配电网络和集成电路。
2.根据权利要求1所述的半导体芯片，其中，可编程去耦电容器阵列被配置为用作带阻滤波器或陷波滤波器。
3.根据权利要求2所述的半导体芯片，其中，带阻滤波器的电容被配置为抑制半导体芯片的谐振频率。
4.根据权利要求2所述的半导体芯片，其中，通过布置在多个离散块上的电连接凸块来控制带阻滤波器的频率，所述电连接凸块被配置用于将所述多个离散块连接到配电网络。
5.根据权利要求1所述的半导体芯片，其中，通过修改封装衬底的可编程连接阵列来使可编程连接阵列变化。
6.根据权利要求1所述的半导体芯片，其中，可编程去耦电容器阵列包括多个低优先级去耦电容器。
7.根据权利要求1所述的半导体芯片，其中，半导体芯片还包括设置在封装衬底上的第二集成电路和电连接到所述第二集成电路的第二配电网络；并且其中，可编程去耦电容器的第二选定数量的离散块被连接到所述第二配电网络，以及所述集成电路被连接到半导体芯片的第二配电网络和第二集成电路。
8.一种抑制半导体芯片中的电源噪声的方法，包括：
将可编程连接阵列物理地放置在嵌入半导体芯片中的集成电路附近，其中半导体芯片被支撑在封装衬底上；以及
通过封装衬底经由可编程连接阵列向集成电路供电；
其中，所述放置包括放置能够配置为期望电容的可编程去耦电容器阵列作为可编程连接阵列；
其中，可编程去耦电容器阵列包括可编程去耦电容器的多个离散块，并且该方法还包括将可编程去耦电容器的所述多个离散块之中仅选定数量的离散块连接到半导体芯片的集成电路和配电网络以获得目标电容。
9.根据权利要求8所述的方法，还包括将可编程去耦电容器阵列配置为用作集成电路中的带阻滤波器或陷波滤波器。
10.根据权利要求8所述的方法，还包括将所述目标电容确定为与可编程去耦电容器的选定数量的离散块相对应的去耦电容量以抑制半导体芯片的谐振频率。
CN201680063584.4A 2015-08-28 2016-08-26 封装可编程去耦电容器阵列 Active CN108292643B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/838,778 2015-08-28
US14/838,778 US9998100B2 (en) 2015-08-28 2015-08-28 Package programmable decoupling capacitor array
PCT/US2016/048857 WO2017040239A1 (en) 2015-08-28 2016-08-26 Package programmable decoupling capacitor array

Publications (2)

Publication Number Publication Date
CN108292643A CN108292643A (zh) 2018-07-17
CN108292643B true CN108292643B (zh) 2020-06-12

Family

ID=58103809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680063584.4A Active CN108292643B (zh) 2015-08-28 2016-08-26 封装可编程去耦电容器阵列

Country Status (4)

Country Link
US (1) US9998100B2 (zh)
EP (1) EP3341964B1 (zh)
CN (1) CN108292643B (zh)
WO (1) WO2017040239A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756707B1 (en) 2019-05-22 2020-08-25 International Business Machines Corporation Area-efficient dynamic capacitor circuit for noise reduction in VLSI circuits
US10756693B1 (en) * 2019-10-08 2020-08-25 Nanya Technology Corporation Integrated circuit device
CN112379185B (zh) * 2020-11-06 2023-03-21 海光信息技术股份有限公司 一种裸片的电源噪声测试结构
US11694992B2 (en) * 2021-02-22 2023-07-04 International Business Machines Corporation Near tier decoupling capacitors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084297B1 (en) * 2006-01-27 2011-12-27 Xilinx, Inc. Method of implementing a capacitor in an integrated circuit
CN103000630A (zh) * 2011-07-01 2013-03-27 阿尔特拉公司 去耦电容器电路系统
CN103915421A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 用于形成堆叠封装件的方法和装置
CN104241273A (zh) * 2013-06-21 2014-12-24 阿尔特拉公司 具有裸片上去耦合电容器的集成电路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0691181B2 (ja) 1988-11-24 1994-11-14 ローム株式会社 発振回路を有するワンチップマイクロコンピュータの製造方法
US5883423A (en) 1996-02-23 1999-03-16 National Semiconductor Corporation Decoupling capacitor for integrated circuit signal driver
US6411494B1 (en) 2000-04-06 2002-06-25 Gennum Corporation Distributed capacitor
US6686659B2 (en) 2001-02-23 2004-02-03 Intel Corporation Selectable decoupling capacitors for integrated circuit and methods of use
US7602039B2 (en) 2002-08-29 2009-10-13 Micron Technology, Inc. Programmable capacitor associated with an input/output pad
US6911730B1 (en) * 2003-03-03 2005-06-28 Xilinx, Inc. Multi-chip module including embedded transistors within the substrate
US6937457B2 (en) 2003-10-27 2005-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Decoupling capacitor
JP2005175003A (ja) 2003-12-08 2005-06-30 Matsushita Electric Ind Co Ltd デカップリングコンデンサ及び半導体集積回路
US7235875B2 (en) 2004-12-09 2007-06-26 International Business Machines Corporation Modular heat sink decoupling capacitor array forming heat sink fins and power distribution interposer module
KR100708605B1 (ko) 2007-01-18 2007-04-18 박영진 복합 소자 및 그 제조 방법
US8476735B2 (en) 2007-05-29 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Programmable semiconductor interposer for electronic package and method of forming
US8067833B2 (en) * 2009-07-23 2011-11-29 Raytheon Company Low noise high thermal conductivity mixed signal package
US8411399B2 (en) 2009-08-31 2013-04-02 Lsi Corporation Defectivity-immune technique of implementing MIM-based decoupling capacitors
US8593825B2 (en) * 2009-10-14 2013-11-26 Wintec Industries, Inc. Apparatus and method for vertically-structured passive components
US8097925B2 (en) 2010-03-26 2012-01-17 Altera Corporation Integrated circuit guard rings
US8739097B2 (en) 2012-09-14 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for placing decoupling capacitors
US9106229B1 (en) * 2013-03-14 2015-08-11 Altera Corporation Programmable interposer circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084297B1 (en) * 2006-01-27 2011-12-27 Xilinx, Inc. Method of implementing a capacitor in an integrated circuit
CN103000630A (zh) * 2011-07-01 2013-03-27 阿尔特拉公司 去耦电容器电路系统
CN103915421A (zh) * 2012-12-28 2014-07-09 台湾积体电路制造股份有限公司 用于形成堆叠封装件的方法和装置
CN104241273A (zh) * 2013-06-21 2014-12-24 阿尔特拉公司 具有裸片上去耦合电容器的集成电路

Also Published As

Publication number Publication date
EP3341964B1 (en) 2021-06-16
US9998100B2 (en) 2018-06-12
EP3341964A1 (en) 2018-07-04
WO2017040239A1 (en) 2017-03-09
EP3341964A4 (en) 2019-04-03
US20170063355A1 (en) 2017-03-02
CN108292643A (zh) 2018-07-17

Similar Documents

Publication Publication Date Title
CN108292643B (zh) 封装可编程去耦电容器阵列
US8607179B2 (en) RC extraction methodology for floating silicon substrate with TSV
JP4940013B2 (ja) 半導体装置に対する同時動作信号ノイズ見積り方法、およびプログラム
JP4065242B2 (ja) 電源ノイズを抑えた半導体集積回路の設計方法
JP2019511730A (ja) 自己参照オンダイ電圧降下検出器
JP2008070924A (ja) 半導体集積回路設計方法、半導体集積回路設計プログラム、及び半導体集積回路設計装置
US8810280B2 (en) Low leakage spare gates for integrated circuits
US20150042369A1 (en) Method and an apparatus of determining performance of an integrated circuit
US9009457B2 (en) Integrated circuit boot code and fuse storage implemented on interposer-mounted non-volatile memory
CN206930744U (zh) 用于晶圆测试的探针卡及测试系统
US8918690B2 (en) Decreasing power supply demand during BIST initializations
US8841746B2 (en) On-die programming of integrated circuit bond pads
JP2009541891A (ja) 電子システムに注入されるノイズをモデル化する方法
CN101072025B (zh) 半导体集成电路及其测试方法
US8806415B1 (en) Integrated circuit pad modeling
CN104730448A (zh) 自动测试设备资源配置方法与自动测试通道配置装置
CN107271888A (zh) 一种单个测试芯片实现多个ip芯片测试的方法
JP2008004788A (ja) 集積回路設定システム及びその設定方法
CN108074601A (zh) 具有输入电路的存储器装置以及存储器装置的操作方法
CN109145338B (zh) 一种修复电压降的方法及装置
US10216879B1 (en) Method for establishing aging model of device and analyzing aging state of device with aging model
Ichimura et al. Q factor damping of anti-resonance peak by variable on-die capacitance
US20240202412A1 (en) Manufacturing method of an electronic device
US9430604B2 (en) Integrated circuit package and method
KR20100030363A (ko) 반도체 소자의 테스트 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant