JPH0691181B2 - 発振回路を有するワンチップマイクロコンピュータの製造方法 - Google Patents
発振回路を有するワンチップマイクロコンピュータの製造方法Info
- Publication number
- JPH0691181B2 JPH0691181B2 JP63296744A JP29674488A JPH0691181B2 JP H0691181 B2 JPH0691181 B2 JP H0691181B2 JP 63296744 A JP63296744 A JP 63296744A JP 29674488 A JP29674488 A JP 29674488A JP H0691181 B2 JPH0691181 B2 JP H0691181B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- oscillation circuit
- oscillation
- manufacturing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Microcomputers (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、発振回路を有するワンチップマイクロコン
ピュータの製造方法に関し、詳しくは、発振回路を構成
する素子となるコンデンサをIC内部に内蔵した場合に、
その内蔵コンデンサの接続を選択することができるよう
な発振回路を有する１チップマイクロコントローラの製
造方法に関する。
ピュータの製造方法に関し、詳しくは、発振回路を構成
する素子となるコンデンサをIC内部に内蔵した場合に、
その内蔵コンデンサの接続を選択することができるよう
な発振回路を有する１チップマイクロコントローラの製
造方法に関する。
［従来の技術］ 従来、セラミックス振動子、水晶振動子を外付けして用
いるIC化発振回路では、発振回路を構成するコンデンサ
をICに外付けするものと、一定容量のコンデンサをIC内
部に形成して、それを利用するものとの２種類がある。
いるIC化発振回路では、発振回路を構成するコンデンサ
をICに外付けするものと、一定容量のコンデンサをIC内
部に形成して、それを利用するものとの２種類がある。
一方、１チップマイクロコントローラは、通常、発振回
路を内蔵して所定のクロック周波数で動作するが、この
場合、クロック周波数を決めるのは、前記の発振回路に
対して外付けされるセラミックス振動子や水晶発振子
と、外付けされるコンデンサによる。
路を内蔵して所定のクロック周波数で動作するが、この
場合、クロック周波数を決めるのは、前記の発振回路に
対して外付けされるセラミックス振動子や水晶発振子
と、外付けされるコンデンサによる。
［解決しようとする課題］ １チップマイクロコントローラのクロック周波数は種々
のものがあって、マイクロコントローラに内蔵した発振
回路が外付けコンデンサを利用するものでは、その容量
が自由に選択できるので、その発振周波数、すなわち、
そのクロック周波数をある程度自由に選択できる利点が
あるが、コンデンサを外付けする分だけ１チップマイク
ロコントローラを使用する装置の小型化が困難になる欠
点がある。一方、内蔵コンデンサを利用する発振回路で
は、装置は小型化することができるが、発振周波数、す
なわち、そのクロック周波数も固定化される欠点があ
る。
のものがあって、マイクロコントローラに内蔵した発振
回路が外付けコンデンサを利用するものでは、その容量
が自由に選択できるので、その発振周波数、すなわち、
そのクロック周波数をある程度自由に選択できる利点が
あるが、コンデンサを外付けする分だけ１チップマイク
ロコントローラを使用する装置の小型化が困難になる欠
点がある。一方、内蔵コンデンサを利用する発振回路で
は、装置は小型化することができるが、発振周波数、す
なわち、そのクロック周波数も固定化される欠点があ
る。
しかも、これら外付けコンデンサ型と内蔵コンデンサ型
との発振回路を有する１チップマイクロコントローラ
は、それぞれ製造工程を異にし、それぞれ個別に製造し
なければならない。
との発振回路を有する１チップマイクロコントローラ
は、それぞれ製造工程を異にし、それぞれ個別に製造し
なければならない。
この発明は、このような従来技術の問題点を解決するも
のであって、内蔵コンデンサを選択的に接続できるよう
にすることで外付けコンデンサをなくし、かつ発振周波
数を選択することができ、共通のIC製造工程でこれらを
製造することができる発振回路を有するワンチップマイ
クロコンピュータの製造方法を提供することを目的とす
る。
のであって、内蔵コンデンサを選択的に接続できるよう
にすることで外付けコンデンサをなくし、かつ発振周波
数を選択することができ、共通のIC製造工程でこれらを
製造することができる発振回路を有するワンチップマイ
クロコンピュータの製造方法を提供することを目的とす
る。
［課題を解決するための手段］ このような目的を達成するためのこの発明の発振回路を
有するワンチップマイクロコンピュータの製造方法は、
コンデンサを発振素子として利用する発振回路本体とマ
スクROMとを有するワンチップマイクロコンピュータに
おいて、発振回路本体と発振回路本体に接続されない状
態のコンデンサとデータが書込まれない状態のマスクRO
Mとが集積されて形成される工程と、コンデンサと発振
回路本体とを接続するか否かの配線選択処理及びマスク
ROMにデータを書込む配線選択処理を同時に行う工程と
を備えるものである。
有するワンチップマイクロコンピュータの製造方法は、
コンデンサを発振素子として利用する発振回路本体とマ
スクROMとを有するワンチップマイクロコンピュータに
おいて、発振回路本体と発振回路本体に接続されない状
態のコンデンサとデータが書込まれない状態のマスクRO
Mとが集積されて形成される工程と、コンデンサと発振
回路本体とを接続するか否かの配線選択処理及びマスク
ROMにデータを書込む配線選択処理を同時に行う工程と
を備えるものである。
［作用］ このように、コンデンサと発振回路本体とを接続するか
否かの配線選択処理とマスクROMにデータを書込むため
の配線選択処理とを１つの工程で同時に行うようにする
ことで、マスクROMのデータの書込みと同じ工程におい
て、発振回路の発振素子としてのコンデンサの接続を外
付けコンデンサによることなく、内蔵コンデンサにおい
て選択できる。
否かの配線選択処理とマスクROMにデータを書込むため
の配線選択処理とを１つの工程で同時に行うようにする
ことで、マスクROMのデータの書込みと同じ工程におい
て、発振回路の発振素子としてのコンデンサの接続を外
付けコンデンサによることなく、内蔵コンデンサにおい
て選択できる。
その結果、内蔵コンデンサの接続状態を選択すること
で、発振周波数の選択ができ、しかも、これら発振回路
の形成が同じ製造工程において単に配線選択処理で可能
となり、それぞれの製造工程をそれぞれに対応させて個
別化させないで済む。また、外付けすべきコンデンサを
内蔵させておけば、コンデンサを外付けしなくても発振
周波数が製造過程で選択できるので、コンデンサを外付
けする必要がなくなり、装置の小型化を図ることができ
る。
で、発振周波数の選択ができ、しかも、これら発振回路
の形成が同じ製造工程において単に配線選択処理で可能
となり、それぞれの製造工程をそれぞれに対応させて個
別化させないで済む。また、外付けすべきコンデンサを
内蔵させておけば、コンデンサを外付けしなくても発振
周波数が製造過程で選択できるので、コンデンサを外付
けする必要がなくなり、装置の小型化を図ることができ
る。
［実施例］ 以下、この発明の一実施例について図面を用いて詳細に
説明する。
説明する。
第１図は、この発明の発振回路を有するワンチップマイ
クロコンピュータの製造方法をマイクロコントローラの
製造方法に適用した一実施例のROMデータの書込み前ま
での工程により形成された各回路状態の説明図であり、
第２図は、その後のROMデータの書込み及びコンデンサ
配線選択工程の説明図である。
クロコンピュータの製造方法をマイクロコントローラの
製造方法に適用した一実施例のROMデータの書込み前ま
での工程により形成された各回路状態の説明図であり、
第２図は、その後のROMデータの書込み及びコンデンサ
配線選択工程の説明図である。
第１図の（ａ）において、１は、１チップマイクロコン
トローラであり、CPU2と発振回路３及びマスクROM4（以
下単にROM4）とが形成された状態を示している。なお、
31は、発振回路３を構成する増幅素子としてのインバー
タであり、32,33は、それぞれ発振素子として内蔵され
たコンデンサ、34,35は、それぞれ抵抗、36、37は、そ
れぞれ接続端子である。
トローラであり、CPU2と発振回路３及びマスクROM4（以
下単にROM4）とが形成された状態を示している。なお、
31は、発振回路３を構成する増幅素子としてのインバー
タであり、32,33は、それぞれ発振素子として内蔵され
たコンデンサ、34,35は、それぞれ抵抗、36、37は、そ
れぞれ接続端子である。
同図（ｂ）は、そのROM4の等価回路の一部を示す回路で
あり、同図（ｃ）は、その発振回路３の等価回路、そし
て、同図（ｄ）は、その集積回路として接続が完成した
ときの発振回路の接続状態であり、Ｘは、接続端子36,3
7に取付けられるセラミック振動子等の固体発振素子で
ある。ここでは、セラミックス振動子とする。
あり、同図（ｃ）は、その発振回路３の等価回路、そし
て、同図（ｄ）は、その集積回路として接続が完成した
ときの発振回路の接続状態であり、Ｘは、接続端子36,3
7に取付けられるセラミック振動子等の固体発振素子で
ある。ここでは、セラミックス振動子とする。
最終完成状態での発振回路は、（ｄ）に示すように、IC
内に内蔵している発振用のコンデンサ32,33を使用し、
端子36,37の間にセラミックス振動子Ｘを外付けで接続
して発振回路全体が構成される。ここで、コンデンサ3
2,33が接続されるか否かにより、発振用の増幅器である
インバータ31の特性が決定される。すなわち、この発振
回路は、コンデンサ32,33が接続されていないときに
は、インバータ31を増幅器とし、外部に取付られるセラ
ミック振動子Ｘとコンデンサとによりコルピッツ発振回
路が構成される。コンデンサ32,33が接続されていると
きは、セラミックス振動子Ｘのみを外付けすることによ
り同様に発振回路を構成することができる。ただし、こ
の場合は、内蔵コンデンサ容量値が固定値のため、適合
する発振周波数は限定される。
内に内蔵している発振用のコンデンサ32,33を使用し、
端子36,37の間にセラミックス振動子Ｘを外付けで接続
して発振回路全体が構成される。ここで、コンデンサ3
2,33が接続されるか否かにより、発振用の増幅器である
インバータ31の特性が決定される。すなわち、この発振
回路は、コンデンサ32,33が接続されていないときに
は、インバータ31を増幅器とし、外部に取付られるセラ
ミック振動子Ｘとコンデンサとによりコルピッツ発振回
路が構成される。コンデンサ32,33が接続されていると
きは、セラミックス振動子Ｘのみを外付けすることによ
り同様に発振回路を構成することができる。ただし、こ
の場合は、内蔵コンデンサ容量値が固定値のため、適合
する発振周波数は限定される。
ところで、通常のCMOS−LSIの製造工程では、シリコン
基板上に、まず、ウェルを形成する工程があり、次に、
素子分離工程があり、ゲート酸化と閾値電圧の制御の工
程、ゲート電極の形成工程を経て、その後に、例えば、
N+ソース・ドレインを形成し、次にP+ソース・ドレイン
を形成して、コンタクトホールの開孔工程、最後にAl等
による配線工程を経て集積回路が完成する。
基板上に、まず、ウェルを形成する工程があり、次に、
素子分離工程があり、ゲート酸化と閾値電圧の制御の工
程、ゲート電極の形成工程を経て、その後に、例えば、
N+ソース・ドレインを形成し、次にP+ソース・ドレイン
を形成して、コンタクトホールの開孔工程、最後にAl等
による配線工程を経て集積回路が完成する。
以上の製造工程において、マスクROMが集積される場合
には、配線工程の前にマスクROMにデータを書込む工程
が挿入される。第１図は、マスクROMにデータを書込む
手前までの工程を経た状態を示していて、コンデンサ3
2,33が配線されない状態で、CPU2やROM4、そしてインバ
ータ31や抵抗34,35等による発振回路が形成された状態
を示すものである。その後のマスクROM4にデータを書込
む工程を経た状態が次の第３図である。
には、配線工程の前にマスクROMにデータを書込む工程
が挿入される。第１図は、マスクROMにデータを書込む
手前までの工程を経た状態を示していて、コンデンサ3
2,33が配線されない状態で、CPU2やROM4、そしてインバ
ータ31や抵抗34,35等による発振回路が形成された状態
を示すものである。その後のマスクROM4にデータを書込
む工程を経た状態が次の第３図である。
第２図は、このコンデンサ33を接続するか否かをROM4の
データ書込み工程により行う場合の説明図であって、斜
線で示す部分がROM4にデータ“1"を書込んだ状態を示し
ている。また、斜線がない部分がデータ“0"の状態を示
している。斜線で示す部分は、同図（ｂ）に示すよう
に、ROM4のそれぞれのデータ位置を形成するMOSトラン
ジスタのソースとドレインとが配線41,42・・・により
接続されることで形成される。
データ書込み工程により行う場合の説明図であって、斜
線で示す部分がROM4にデータ“1"を書込んだ状態を示し
ている。また、斜線がない部分がデータ“0"の状態を示
している。斜線で示す部分は、同図（ｂ）に示すよう
に、ROM4のそれぞれのデータ位置を形成するMOSトラン
ジスタのソースとドレインとが配線41,42・・・により
接続されることで形成される。
このとき同時に、このように“1"の接続配線に対応し
て、同図（ａ）の発振回路３に斜線で示すようにコンデ
ンサ32,33を接続する配線3a,3bを設ける。これは、ROM4
の書込みデータ“1"に対応して設けられるが、ROM4の書
込みデータ“0"に対応させれば配線されないようにする
こともでき、例えば、コンデンサ32が接続されないよう
にすることができる。同図（ｄ）は、その場合を示して
いる。また、同図（ｃ）は、同図（ａ）の場合の発振回
路３の等価回路である。
て、同図（ａ）の発振回路３に斜線で示すようにコンデ
ンサ32,33を接続する配線3a,3bを設ける。これは、ROM4
の書込みデータ“1"に対応して設けられるが、ROM4の書
込みデータ“0"に対応させれば配線されないようにする
こともでき、例えば、コンデンサ32が接続されないよう
にすることができる。同図（ｄ）は、その場合を示して
いる。また、同図（ｃ）は、同図（ａ）の場合の発振回
路３の等価回路である。
以上説明してきたが、形成するコンデンサの数と容量
は、そのワンチップマイクロコンピュータに応じて決定
され、外付けすべきコンデンサをあらかじめ内蔵させて
おき、それを製造工程で選択することができる。
は、そのワンチップマイクロコンピュータに応じて決定
され、外付けすべきコンデンサをあらかじめ内蔵させて
おき、それを製造工程で選択することができる。
なお、実施例で示した発振回路は一例であって、これに
限定されるものではない。また、ROMのデータ書込み工
程では、実施例のようにコンデンサと発振回路との接続
とを完成することなく、単に接続端子のみを形成し、最
後のAl配線工程でこれらが接続されるような処理をして
もよい。したがって、ROMデータ書込みの際に、コンデ
ンサの接続処理が選択できる状態の回路形成がされれば
よい。
限定されるものではない。また、ROMのデータ書込み工
程では、実施例のようにコンデンサと発振回路との接続
とを完成することなく、単に接続端子のみを形成し、最
後のAl配線工程でこれらが接続されるような処理をして
もよい。したがって、ROMデータ書込みの際に、コンデ
ンサの接続処理が選択できる状態の回路形成がされれば
よい。
［発明の効果］ 以上説明してきたが、この発明にあっては、コンデンサ
と発振回路本体とを接続するか否かの配線選択処理とマ
スクROMにデータを書込むための配線選択処理とを１つ
の工程で同時に行うようにすることで、マスクROMのデ
ータの書込みと同じ工程において、発振回路の発振素子
としてのコンデンサの接続を外付けコンデンサによるこ
となく、内蔵コンデンサにおいて選択できる。
と発振回路本体とを接続するか否かの配線選択処理とマ
スクROMにデータを書込むための配線選択処理とを１つ
の工程で同時に行うようにすることで、マスクROMのデ
ータの書込みと同じ工程において、発振回路の発振素子
としてのコンデンサの接続を外付けコンデンサによるこ
となく、内蔵コンデンサにおいて選択できる。
その結果、内蔵コンデンサの接続状態を選択すること
で、発振周波数の選択ができ、しかも、これら発振回路
の形成が同じ製造工程において単に配線選択処理で可能
となり、それぞれの製造工程をそれぞれに対応させて個
別化させないで済む。また、外付けすべきコンデンサを
内蔵させておけば、コンデンサを外付けしなくても発振
周波数が製造過程で選択できるので、コンデンサを外付
けする必要がなくなり、装置の小型化を図ることができ
る。
で、発振周波数の選択ができ、しかも、これら発振回路
の形成が同じ製造工程において単に配線選択処理で可能
となり、それぞれの製造工程をそれぞれに対応させて個
別化させないで済む。また、外付けすべきコンデンサを
内蔵させておけば、コンデンサを外付けしなくても発振
周波数が製造過程で選択できるので、コンデンサを外付
けする必要がなくなり、装置の小型化を図ることができ
る。
第１図は、この発明の発振回路を有するワンチップマイ
クロコンピュータの製造方法をマイクロコントローラの
製造方法に適用した一実施例のROMデータの書込み前ま
での工程により形成された各回路状態の説明図、第２図
は、その後のROMデータの書込み及びコンデンサ配線選
択工程の説明図である。 １……１チップマイクロコントローラ、２……CPU、３
……発振回路、４……ROM、 31……発振回路、32,33……コンデンサ、 34,35……抵抗。
クロコンピュータの製造方法をマイクロコントローラの
製造方法に適用した一実施例のROMデータの書込み前ま
での工程により形成された各回路状態の説明図、第２図
は、その後のROMデータの書込み及びコンデンサ配線選
択工程の説明図である。 １……１チップマイクロコントローラ、２……CPU、３
……発振回路、４……ROM、 31……発振回路、32,33……コンデンサ、 34,35……抵抗。
Claims (1)
- 【請求項１】コンデンサを発振素子として利用する発振
回路本体とマスクROMとを有するワンチップマイクロコ
ンピュータにおいて、前記発振回路本体と前記発振回路
本体に接続されない状態の前記コンデンサとデータが書
込まれない状態の前記マスクROMとが集積されて形成さ
れる工程と、前記コンデンサと前記発振回路本体とを接
続するか否かの配線選択処理及び前記マスクROMにデー
タを書込む配線選択処理を同時に行う工程とを備えるこ
とを特徴とする発振回路を有するワンチップマイクロコ
ンピュータの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296744A JPH0691181B2 (ja) | 1988-11-24 | 1988-11-24 | 発振回路を有するワンチップマイクロコンピュータの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63296744A JPH0691181B2 (ja) | 1988-11-24 | 1988-11-24 | 発振回路を有するワンチップマイクロコンピュータの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02143451A JPH02143451A (ja) | 1990-06-01 |
| JPH0691181B2 true JPH0691181B2 (ja) | 1994-11-14 |
Family
ID=17837547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63296744A Expired - Fee Related JPH0691181B2 (ja) | 1988-11-24 | 1988-11-24 | 発振回路を有するワンチップマイクロコンピュータの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691181B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017040239A1 (en) * | 2015-08-28 | 2017-03-09 | Applied Micro Circuits Corporation | Package programmable decoupling capacitor array |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62109461U (ja) * | 1985-12-26 | 1987-07-13 | ||
| JPS63274156A (ja) * | 1987-05-02 | 1988-11-11 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
1988
- 1988-11-24 JP JP63296744A patent/JPH0691181B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017040239A1 (en) * | 2015-08-28 | 2017-03-09 | Applied Micro Circuits Corporation | Package programmable decoupling capacitor array |
| US9998100B2 (en) | 2015-08-28 | 2018-06-12 | Ampere Computing Llc | Package programmable decoupling capacitor array |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02143451A (ja) | 1990-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63238713A (ja) | 遅延回路 | |
| JPH0691181B2 (ja) | 発振回路を有するワンチップマイクロコンピュータの製造方法 | |
| JPS58159367A (ja) | Ｍｏｓ容量装置 | |
| KR100296840B1 (ko) | 수정 발진 회로 및 수정 발진용 집적 회로 장치 | |
| JP2951131B2 (ja) | 発振回路 | |
| JPS63217820A (ja) | Ｃｍｏｓ遅延回路 | |
| JP3544799B2 (ja) | レイアウト設計方法、露光用マスク及び半導体装置 | |
| JPS611103A (ja) | 半導体装置 | |
| JP2000269445A (ja) | 半導体装置及びその製造方法 | |
| JPH06163700A (ja) | 集積回路装置 | |
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| US20040032008A1 (en) | Circuit configuration for setting the input resistance and the input capacitance of an integrated semiconductor circuit chip | |
| JP3087296B2 (ja) | マイクロ波半導体装置 | |
| JP2001004715A (ja) | 電子回路の動作調整制御装置及び半導体集積回路装置 | |
| US20060119371A1 (en) | Semiconductor device and evaluation circuit for the same | |
| JPH04334113A (ja) | 半導体集積回路 | |
| JPS6286916A (ja) | 高電圧スイツチ回路 | |
| JPS62145741A (ja) | Ｃｍｏｓゲ−トアレイ | |
| JPH03139918A (ja) | 半導体装置 | |
| JPS61157113A (ja) | フリツプフロツプ回路 | |
| JPH0453089A (ja) | 半導体記憶装置 | |
| JPH0576115U (ja) | 水晶発振回路用集積回路 | |
| JPH07162230A (ja) | ゲートアレイ半導体集積回路用発振回路 | |
| JP2002110916A (ja) | 半導体装置 | |
| JPS59219014A (ja) | 論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |