CN101071813B - 确定工艺环境变化的梯度场的结构及方法 - Google Patents

确定工艺环境变化的梯度场的结构及方法 Download PDF

Info

Publication number
CN101071813B
CN101071813B CN200710089833.XA CN200710089833A CN101071813B CN 101071813 B CN101071813 B CN 101071813B CN 200710089833 A CN200710089833 A CN 200710089833A CN 101071813 B CN101071813 B CN 101071813B
Authority
CN
China
Prior art keywords
effect transistor
polarity field
pad
polarity
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200710089833.XA
Other languages
English (en)
Other versions
CN101071813A (zh
Inventor
艾德华·J.·诺瓦克
诺阿·D.·扎姆德梅尔
布伦特·A.·安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101071813A publication Critical patent/CN101071813A/zh
Application granted granted Critical
Publication of CN101071813B publication Critical patent/CN101071813B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明公开了一种用于评测工艺环境变化的影响的结构及方法。公开的结构及相关方法包括以非共线方式布置多个电结构，以确定该多个电结构附近的工艺环境变化的大小和方向。该多个结构可以包括耦接到第二极性FET的第一极性FET，第一极性FET和第二极性FET的每个耦接到第一焊盘和第二焊盘，使得该结构允许仅使用第一和第二焊盘来进行第一极性FET和第二极性FET的独立测量。可选地，电结构可以包括电阻器、二极管或环形振荡器。每个电结构的适当测量使可以确定包括工艺环境变化的影响的大小和方向的梯度场。

Description

确定工艺环境变化的梯度场的结构及方法
技术领域
本发明一般地涉及微电子制造，更特别地涉及用于评测跨越芯片的工艺环境变化的影响的结构及方法。
背景技术
在微电子制造工业中，经常需要评测芯片上的尤其是跨越芯片的工艺环境变化的影响。例如，时常地需要基于工艺变化的与场效应晶体管(FET)的阈值电压(Vt)的电性质有关的数据。更特别地，可能需要关于制造过程中经历的工艺环境变化评测PFET和NFET阈值电压的变化。例如，由于反应离子刻蚀(RIE)负载变化或光刻胶平面化变化引起的栅长度的变化，阈值电压(Vt)可能在芯片中变化。在另一种实例中，多种材料堆叠的图案密度可以局部地调节快速热退火(RTA)温度，并且可以导致芯片中的阈值电压(Vt)的高达100mV变化。解决该问题的一种方法在于测量两个晶体管的电性质，然后基于那些测量值来表征跨越芯片的变化。但是，该方法可能需要非常大的样本量的晶体管，以便为许多长度规格上的变化提供适当的数据。例如，该表征不允许芯片上的工艺环境变化的方向的评测。当前，还没有可用于准确地确定跨越芯片的工艺环境变化的影响的大小和方向的机制。
发明内容
本发明公开了一种用于评测工艺环境变化的影响的结构及方法。公开的结构及相关方法包括以非共线方式布置多个电结构，以确定该多个电结构附近的工艺环境变化的大小和方向。该多个结构可以包括耦接到第二极性FET的第一极性FET，第一极性FET和第二极性FET的每个耦接到第一焊盘和第二焊盘，使得该结构允许仅使用第一和第二焊盘来进行第一极性FET和第二极性FET的独立测量。可选地，电结构可以包括电阻器、二极管或环形振荡器。每个电结构的适当测量使可以确定包括工艺环境变化的影响的大小和方向的梯度场。
本发明的第一方面提供一种结构，包括：以非共线方式布置的多个电结构，以确定该多个电结构附近的工艺环境变化的大小和方向。
本发明的第二方面提供一种结构，包括：耦接到第二极性FET的第一极性场效应晶体管(FET)，第一极性FET和第二极性FET的每个耦接到第一焊盘和第二焊盘；并且其中该结构提供仅使用第一焊盘和第二焊盘来进行第一极性FET和第二极性FET的独立测量。
本发明的第三方面提供一种确定工艺环境变化的梯度场的方法，该方法包括：在衬底中提供以非共线方式布置的多个电结构；在衬底上执行工艺；测量每个电结构的电性质；以及基于测量值确定在该多个电结构附近的工艺环境变化的大小和方向。
本发明的第四方面提供一种独立地评测晶体管的方法，该方法包括：形成耦接到第二极性FET的第一极性场效应晶体管(FET)，第一极性FET和第二极性FET的每个耦接到第一焊盘和第二焊盘；以及仅使用第一焊盘和第二焊盘独立地测量第一极性FET和第二极性FET。
本发明的示例方面用来解决这里所描述的问题以及/或者没有讨论的其他问题。
附图说明
从下面的结合描绘本发明的多种实施方案的附图进行的本发明的各种方面的详细描述中，将更容易地明白本发明的这些及其他特征，其中：
图1显示根据本发明的用于评测工艺环境变化的结构的一种实施方案。
图2A显示包括电阻器的图1的结构中所使用的电结构的第一实施方案。
图2B显示包括二极管的图1的结构中所使用的电结构的第二实施方案。
图2C显示包括环形振荡器的图1的结构中所使用的电结构的第三实施方案。
图3显示包括晶体管的图1的结构中所使用的电结构的第四实施方案。
图4显示以图2A-2B的布局实施的图3的电结构的第四实施方案。
图5显示包括晶体管的图1的结构中所使用的电结构的可选第四实施方案。
图6显示以图2A-B的布局实施的图5的电结构的可选第四实施方案。
应当注意，本发明的附图不是按比例的。附图仅用来描绘本发明的典型方面，因此不应当被认为限制本发明的范围。在附图中，相似的数字表示附图之间的相似元素。
具体实施方式
参考附图，图1显示用于评测跨越芯片102的工艺环境变化的影响的结构100的一种实施方案。结构100包括以非共线方式布置的多个电结构104，以确定多个电结构104附近的工艺环境变化的大小和方向。工艺环境变化可以包括在特定制造工艺例如刻蚀、退火、材料沉积、离子注入等过程中变化的几乎任意环境特性。例如，工艺环境变化可以包括隔离层刻蚀变化、光刻曝光变化、栅长度变化、膜沉积的变化，以及退火温度梯度。虽然显示三个电结构104A-C，但是应当明白，可以使用大于或等于三个的任意数目的电结构104。将每个电结构布置在芯片102中的X坐标和Y坐标中，使得三个(或更多个)结构不共线。如所示，只有电结构104A和104B Y坐标相同，即Y1＝Y2。在一种实施方案中，在使用三个电结构104A-C的情况中，这导致基本上成三角形布局。三角形布局不需要是例如等腰、直角等的任意特定类型的三角形。电结构104A-C通过互连线110相互连接到多个探针焊盘(或简称“焊盘”)106。如所示，电结构104A-C通过四个焊盘106A-D相互连接，但是在使用更多电结构104的情况中可以利用更多焊盘。
电结构104可以采取多种不同电器件的形式。在一种实施方案中，每个电结构可以包括电阻器、二极管或环形振荡器。在该情况中，如图1中所示耦接上述器件的每端(输入或输出)。图2A显示利用掺杂多晶硅电阻器120A-C的一种实施方案。如所示，电阻器120A-C相互连接到焊盘106A-D。图2B显示利用二极管122A-122C的另一种实施方案。如所示，二极管122A-C相互连接到焊盘106A-D。图2C显示利用环形振荡器124A-C的另一种实施方案。如所示，环形振荡器124A-C相互连接到焊盘106A-D，并且每个环形振荡器124A-C的输出信号连接到信号探针焊盘126。
转到图3和图5，在另一种实施方案中，每个电结构104可以包括多个晶体管。在图3和图5中，分别显示两个晶体管130A-B。但是应当明白，可以使用大于或等于两个的任意数目的晶体管130A-B。在晶体管实施方案中，每个电结构104可以包括第一极性场效应晶体管(FET)例如NFET 130A、230A，其耦接到第二极性FET例如PFET130B、230B。应当明白，可以从所示位置调换每种类型FET的位置。如下面将更详细描述，第一极性FET 130A、230A以及第二极性FET130B、230B每个都耦接到第一焊盘206A、306A以及第二焊盘206B、306B。使用该结构，使得可以仅使用第一焊盘206A、306A以及第二焊盘206B、306独立测量第一极性FET 130A、230A以及第二极性FET130B、230B。测量的电性质根据所提供的具体结构而改变。
特别地参考图3，在电结构104的晶体管实施方案的一种版本中，第一极性FET 130A和第二极性FET 130B的栅极140和漏极142耦接到第一焊盘206A，并且第一极性FET 130A和第二极性FET 130B的源极144耦接到第二焊盘206B。在该情况下，每个电结构104利用阈值(Vt)的测量值。图4显示以图2A-B的布局实施的图3的电结构104的晶体管实施方案。参考图3和图4，为了测量NFET 130A Vt，将相对于焊盘206B上的地电平的正电压提供到栅极所连接的焊盘206A。调整所施加的电压，直到所流出的电流达到定义阈值电压的预置条件(典型地，40～400nA乘以 FET的宽度再除以FET的长度)。类似地，可以通过提供相对于焊盘206B上的地电平的负电压到栅极所连接的焊盘206A来测量PFET 130B Vt。调整所施加的电压，直到所流出的电流达到定义阈值电压的预置条件(典型地，40～400nA乘以FET的宽度再除以FET的长度)。
转到图5，在电结构104的晶体管实施方案的另一种版本中，第一极性FET 230A(例如，NFET)的源极244A耦接到第一焊盘306A，第一极性FET 230A的栅极240A和漏极242A耦接到第二极性FET230B(例如，PFET)的源极244B，并且第二极性FET 230B的栅极240B和漏极242B耦接到第二焊盘306B。在该情况中，电结构104测量截止电流(Ioff)。作为该情况中的选项，第一极性FET 230A的基体246A耦接到第一极性FET 230A的源极244A，并且第二极性FET230B的基体246B耦接到第二极性FET 230B的源极244B。另一种选项允许每个基体246A、246B连接到专用探针焊盘(没有显示)。图6显示以图2A-B的布局实施的图5的电结构104的晶体管实施方案。参考图5和图6，通过在焊盘306A上提供正电压(大于Vt)来测量NFET 230A的截止电流，其中仅漏极电连接到焊盘306B上的地电平。在该状态下测量的电流是NFET 230A的截止电流(Ioff)。通过在焊盘306A上提供负电压(大于Vt)来获得PFET 230B的截止电流，其中仅漏极电连接到焊盘306B上的地。在该状态下测量的电流是PFET 230B的截止电流(Ioff)。
应当明白，在一种实施方案中，每个电结构104在设计上与随其使用的其他电结构基本相同，以提供准确的梯度测量值。但是，在某些情况中可以允许某些变化。
在一种实施方案中，上述结构100(图1)可以用来测量跨越芯片102(图1)的工艺环境变化的影响。在该情况中，提供了电结构104的上述实施方案中的一种。也就是，在用来制造芯片102的衬底150(图1)中以非共线方式布置多个电结构104。接下来，在衬底102上执行工艺。工艺可以包括任何现在已知的或以后开发的半导体制造工艺，例如刻蚀、退火、材料沉积、离子注入等。测量每个电结构104的电性质，例如阈值电压(Vt)、电阻(R)、截止电流(Ioff)等。根据所使用的电结构104的类型来改变所测量的电性质的具体类型。例如，如果使用电阻器则测量电阻，如果使用晶体管则测量阈值电压(Vt)或截止电流(Ioff)，如果使用二极管则可以测量反偏压泄漏或正向偏压，并且如果使用环形振荡器则可以测量使用固定电压的速度或延迟。
基于测量值，可以确定多个电结构104附近的工艺环境变化的大小和方向。例如，假设图1中所示的电结构104是如图3中所示的晶体管结构，与电结构104B、104C相比具有更高阈值电压(Vt)的电结构104A可以指示电结构104A的位置即X1，Y1处的各种材料堆叠的图案密度已局部地改变快速热退火(RTA)温度。在另一种实例中，电结构104可以包括对于退火温度敏感的掺杂多晶硅电阻器。在该情况中，电阻测量值可以用来确定(例如，使用经验数据)在每个电结构104的位置处的退火温度或在每个电结构104的位置处的退火的影响。无论如何，电结构104的非共线位置允许在两个维度上即基于位置的评测，使得可以确定影响的方向。例如，可以通过如下从三个结构104获得的数据计算变化的局部大小和方向。令Z1、Z2和Z3分别表示从结构104A、104B和104C获得的电测量值。那么，可以从下面的方程计算出变量Z的梯度分量：
dZ/dY＝[(X2-X1)(Z3-Z1)-(Z2-Z1)(X3-X1)]/[(X2-X1)(Y3-Y1)-(Y2-Y1)(X3-X1)]
(方程1)
dZ/dY＝[(Y3-Y1)(Z2-Z1)-(Z3-Z1)(Y2-Y1)]/[(X2-X1)(Y3-Y1)-(Y2-Y1)(X3-X1)]
(方程2)
在另一种实施方案中，可以使用图3或图5的结构来单独利用独立评测晶体管的方法，或者用作评测工艺环境变化的影响的上述实施方案的一部分。使用的结构可以选自上述版本的晶体管实施方案即图3和图5的任意一个。在该情况中，例如在图3中所示，第一极性FET 130A耦接到第二极性FET 130B，其中第一极性FET 130A和第二极性FET130B每个耦接到第一焊盘206A和第二焊盘206B。当提供晶体管130A、130B时，在第一极性FET 130A和第二极性FET 130B上执行多种工艺。然后，可以进行仅使用第一焊盘206A和第二焊盘206B独立地测量第一极性FET 130A和第二极性FET 130B，以评测晶体管130A、130B以及用来制造它们的工艺。将根据所使用的结构来改变所测量的电性质的类型。例如，参考图3，测量可以包括：将相对于一个焊盘206B来说正的斜升电压施加给另一个焊盘206A，以将PFET130B维持在截止状态，并且测量NFET 130A即测量其阈值电压。另外，可以将相对于一个焊盘206A来说负的斜升电压施加到另一个焊盘206B，以将NFET 130A维持在截止状态，并且测量PFET 130B即测量其阈值电压。一个例子可以包括：在焊盘206B上施加正斜升并在另一个焊盘206A上安装接地的安培计。当达到阈值电压(Vt)时，该情形将使NFET 130A导通，同时PFET 130B维持关闭。因此，该情形将促使正电流，例如导致NFET 130A的阈值电压(Vt)值的大约300nA×W/L的正电流从焊盘206B传输到焊盘206A。类似地，如果促使例如大约70nA×W/L的负电流进入焊盘206A，那么从焊盘206A到焊盘206B的电压将表示PFET 130B的阈值电压(Vt)。如果利用图5实施方案，那么可以实施相同工艺并且可以测量截止电流(Ioff)。
对于绝缘体上半导体(SOI)FET，每个晶体管的基体“悬空”(也就是，未明确地电连接到外部端子)，因此上述实施方案不具有编址的基体连接。在块体互补金属氧化物半导体(CMOS)中，以及偶尔在SOI中，基体接触可用于FET。在该情况中，这些基体可以继续保持“悬空”，或者可以以多种方式明确地连接这些基体。在图3中说明一个这种连接，其中虚线将基体146A、146B连接到源极144。可选地，可以将基体146A、146B线接到其他探针焊盘。
为了说明和描述的目的，已给出了本发明的各种方面的前述描述。这不是详尽的，也不是将本发明限制于所公开的精确形式，并且显然地，许多修改和改变是可能的。本领域技术人员可以容易想到的这种修改和改变将包含于由附加权利要求定义的本发明范围中。

Claims (10)

1.一种用于确定工艺环境变化的梯度场的结构，包括：
以非共线方式布置的多个相同的电结构，其中通过测量每个所述电结构的电性质能够确定该多个电结构附近的工艺环境变化的大小和方向，
其中所述多个电结构中的每个包括：
第一极性场效应晶体管和第二极性场效应晶体管，并且
其中第一极性场效应晶体管的源极耦接到第一焊盘，第一极性场效应晶体管的栅极和漏极耦接到第二极性场效应晶体管的源极，并且第二极性场效应晶体管的栅极和漏极耦接到第二焊盘。
2.根据权利要求1的结构，其中第一极性场效应晶体管的基体耦接到第一极性场效应晶体管的源极，并且第二极性场效应晶体管的基体耦接到第二极性场效应晶体管的源极。
3.根据权利要求1的结构，其中多个结构的每个测量截止电流。
4.根据权利要求1的结构，其中工艺环境变化包括以下之一：隔离层刻蚀变化、光刻曝光变化、栅长度变化、膜沉积的变化，以及退火温度梯度。
5.根据权利要求1的结构，其中非共线方式包括三角形的方式。
6.一种确定工艺环境变化的梯度场的方法，该方法包括：
在衬底中提供以非共线方式布置的多个相同的电结构；
在衬底上执行工艺；
测量每个电结构的电性质；以及
基于测量值确定多个电结构附近的工艺环境变化的大小和方向，
其中所述多个电结构中的每个包括：
第一极性场效应晶体管和第二极性场效应晶体管，并且
其中第一极性场效应晶体管的源极耦接到第一焊盘，第一极性场效应晶体管的栅极和漏极耦接到第二极性场效应晶体管的源极，并且第二极性场效应晶体管的栅极和漏极耦接到第二焊盘。
7.根据权利要求6的方法，其中电性质包括截止电流。
8.根据权利要求6的方法，其中工艺环境变化包括隔离层刻蚀变化、光刻曝光变化、栅长度变化，膜沉积的变化，以及退火温度梯度的一种。
9.根据权利要求6的方法，其中该提供电结构的步骤包括以三角形方式提供多个电结构。
10.根据权利要求6的方法，其中该提供电结构的步骤包括提供与多个焊盘互连的多个电结构。
CN200710089833.XA 2006-05-11 2007-04-05 确定工艺环境变化的梯度场的结构及方法 Expired - Fee Related CN101071813B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/382,722 2006-05-11
US11/382,722 US20070263472A1 (en) 2006-05-11 2006-05-11 Process environment variation evaluation

Publications (2)

Publication Number Publication Date
CN101071813A CN101071813A (zh) 2007-11-14
CN101071813B true CN101071813B (zh) 2011-01-19

Family

ID=38684955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710089833.XA Expired - Fee Related CN101071813B (zh) 2006-05-11 2007-04-05 确定工艺环境变化的梯度场的结构及方法

Country Status (2)

Country Link
US (2) US20070263472A1 (zh)
CN (1) CN101071813B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7487487B1 (en) 2008-04-01 2009-02-03 International Business Machines Corporation Design structure for monitoring cross chip delay variation on a semiconductor device
US8754412B2 (en) 2012-01-03 2014-06-17 International Business Machines Corporation Intra die variation monitor using through-silicon via
US8966431B2 (en) 2012-11-21 2015-02-24 International Business Machines Corporation Semiconductor timing improvement
US9508618B2 (en) * 2014-04-11 2016-11-29 Globalfoundries Inc. Staggered electrical frame structures for frame area reduction

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631311A (en) * 1968-03-26 1971-12-28 Telefunken Patent Semiconductor circuit arrangement with integrated base leakage resistance
US6239603B1 (en) * 1998-06-24 2001-05-29 Kabushiki Kaisha Toshiba Monitor TEG test circuit
US6476414B1 (en) * 1999-08-19 2002-11-05 Nec Corporation Semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970454A (en) * 1986-12-09 1990-11-13 Texas Instruments Incorporated Packaged semiconductor device with test circuits for determining fabrication parameters
US5286656A (en) * 1992-11-02 1994-02-15 National Semiconductor Corporation Individualized prepackage AC performance testing of IC dies on a wafer using DC parametric test patterns
US5654904A (en) * 1994-05-18 1997-08-05 Micron Technology, Inc. Control and 3-dimensional simulation model of temperature variations in a rapid thermal processing machine
JP2783241B2 (ja) * 1996-02-20 1998-08-06 日本電気株式会社 発光素子駆動回路
US5734661A (en) * 1996-09-20 1998-03-31 Micron Technology, Inc. Method and apparatus for providing external access to internal integrated circuit test circuits
JP4234244B2 (ja) * 1998-12-28 2009-03-04 富士通マイクロエレクトロニクス株式会社 ウエハーレベルパッケージ及びウエハーレベルパッケージを用いた半導体装置の製造方法
EP1085333B1 (en) * 1999-09-14 2005-07-13 STMicroelectronics S.r.l. Method for determining iddq
KR100688480B1 (ko) * 2000-09-19 2007-03-08 삼성전자주식회사 패키지 상태에서의 반도체 소자의 전기적 특성 측정 수단및 그 방법
KR100395880B1 (ko) * 2001-09-11 2003-08-25 삼성전자주식회사 테스트 소자 그룹 구조
US6792374B2 (en) * 2001-10-30 2004-09-14 Micron Technology, Inc. Apparatus and method for determining effect of on-chip noise on signal propagation
KR100505664B1 (ko) * 2003-01-07 2005-08-04 삼성전자주식회사 공정 중의 칩 상의 변화를 용이하게 모니터링할 수 있는스피드 비닝 테스트 회로를 구비한 반도체 장치, 및 그테스트 방법
US8214169B2 (en) * 2003-08-18 2012-07-03 International Business Machines Corporation Circuits and methods for characterizing random variations in device characteristics in semiconductor integrated circuits
US7339388B2 (en) * 2003-08-25 2008-03-04 Tau-Metrix, Inc. Intra-clip power and test signal generation for use with test structures on wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631311A (en) * 1968-03-26 1971-12-28 Telefunken Patent Semiconductor circuit arrangement with integrated base leakage resistance
US6239603B1 (en) * 1998-06-24 2001-05-29 Kabushiki Kaisha Toshiba Monitor TEG test circuit
US6476414B1 (en) * 1999-08-19 2002-11-05 Nec Corporation Semiconductor device

Also Published As

Publication number Publication date
US20070263472A1 (en) 2007-11-15
US20100323462A1 (en) 2010-12-23
CN101071813A (zh) 2007-11-14
US8932884B2 (en) 2015-01-13

Similar Documents

Publication Publication Date Title
US8754412B2 (en) Intra die variation monitor using through-silicon via
US7923987B2 (en) Magnetic sensor integrated circuit with test conductor
KR20080082439A (ko) 집적 회로 검사에 이용되는 표면 전압에 대한 신호 강도맵핑용 구조 및 방법
US8309951B2 (en) Test structure for determining gate-to-body tunneling current in a floating body FET
CN101071813B (zh) 确定工艺环境变化的梯度场的结构及方法
Lemke et al. Piezoresistive CMOS sensor for out-of-plane normal stress
US6501283B2 (en) Circuit configuration for measuring the capacitance of structures in an integrated circuit
Hafez et al. Characterisation of MOS transistors as an electromechanical transducer for stress
US8108175B2 (en) Method for determining self-heating free I-V characterstics of a transistor
JPH0964139A (ja) 絶縁ゲート電界効果トランジスタの評価素子とそれを用いた評価回路および評価方法
US8524513B2 (en) Measuring floating body voltage in silicon-on-insulator (SOI) metal-oxide-semiconductor-field-effect-transistor (MOSFET)
CN111106026A (zh) 一种测试结构及测试方法
CN105974296A (zh) 集成电路的漏电测试
CN213026120U (zh) 电阻测试结构
CN112230067B (zh) 电阻测试结构及方法
JP5009702B2 (ja) 半導体評価素子、半導体集積回路装置および評価方法
JP2008140965A (ja) 半導体評価回路
JP2007165365A (ja) 半導体装置及びそのテスト方法
US7521993B1 (en) Substrate stress signal amplifier
CN112687560A (zh) 监控半导体元件温度的装置
JPH06249825A (ja) Ｆｅｔセンサ
US8723528B2 (en) Active 2-dimensional array structure for parallel testing
JP2011059085A (ja) 半導体装置及びその検査方法
Ayele et al. Highly Performant Integrated pH-Sensor Using the Gate Protection Diode in the BEOL of Industrial FDSOI
US20120256651A1 (en) Test structure for parallel test implemented with one metal layer

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110119