CN105974296A - 集成电路的漏电测试 - Google Patents

集成电路的漏电测试 Download PDF

Info

Publication number
CN105974296A
CN105974296A CN201610140288.1A CN201610140288A CN105974296A CN 105974296 A CN105974296 A CN 105974296A CN 201610140288 A CN201610140288 A CN 201610140288A CN 105974296 A CN105974296 A CN 105974296A
Authority
CN
China
Prior art keywords
dut
logarithmic converter
voltammeter
electrically connected
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610140288.1A
Other languages
English (en)
Other versions
CN105974296B (zh
Inventor
R·P·米卡洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN105974296A publication Critical patent/CN105974296A/zh
Application granted granted Critical
Publication of CN105974296B publication Critical patent/CN105974296B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0092—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring current only
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/52—Testing for short-circuits, leakage current or ground faults

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种集成电路的漏电测试，其提供的是一种用于测试集成电路的受测装置(DUT)的漏电流的测试配置，其包括电连接至该DUT的对数转换器及电连接至该对数转换器的伏特计。

Description

集成电路的漏电测试
技术领域
本发明大体上是涉及集成电路与半导体装置的制造领域，尤其涉及测量所制造的集成电路与装置中出现的漏电流。
背景技术
诸如CPU、储存装置、ASIC(特定应用集成电路)及类似者等先进集成电路在制作时，需要根据指定的电路布局，在给定芯片面积上形成大量的电路元件。在各式各样的电子电路中，场效晶体管代表一种重要的电路元件的类型，其实质决定集成电路的效能。大体上，目前实际用来形成场效晶体管的程序技术有多种，其中，对于许多类型的复杂电路系统，鉴于运作速度及/或功率消耗及/或成本效益，MOS技术因特性优越，是目前最有前途的方法其中一个。在使用例如MOS技术制作复杂集成电路期间，数百万个晶体管，例如N沟道晶体管及/或P沟道晶体管，是在包括结晶半导体层的衬底上形成。
包含此类多样化的复杂装置的集成电路在可以出货前，必须先测试运作。事实上，IC是在整体制造程序的不同阶段进行测试及特性分析。测试及特性分析资料可用于IC的效能的分级，并可用于剔除无法符合制造商所设定的效能标准的IC。举例而言，当IC完全形成但尚未分切成个别芯片时，进行一种测试类别。分析测试结果，然后在分切晶片时，丢弃无法符合所要求的效能标准的IC。
在IC从晶片切出且彼此分开后，并且在将晶片分类测试失败的IC剔除完成后，将剩余的IC装配到其封装内。此装配程序可能涉及将接合线或焊块附接至IC的I/O接合垫、将IC连接至衬底，以及将IC封入于保护封装中。一旦装配完成，便可进行另一组的最终测试。在最终测试时，自动化测试设备(ATE)测试完全装配的IC的效能，而且，正如晶片分类测试，丢弃无法符合制造商所设定的效能标准的IC。输入漏电流是IC出货给客户前所测试的一项常见参数。输入漏电流是指在输入处抽吸的静态电流。正常来讲，此测量是使用精密测量单元(PMU)来进行。IC上若有任何的I/O显示输入漏电流超过制造商所设定的最大值，则丢弃此IC。
特别的是，在近来的低功率技术领域中，测试/监测诸如装置漏电及配线漏电等漏电流已变得日益重要。由于近来的IC中有大量的漏电路径，漏电参数可能占有整体经监测电气参数的约30％至40％。
目前，漏电流参数的测量通常是通过施加定电压并且在自动量程模式(autorange mode)下测量电流来进行。由于预期值的范围可能非常广，从pA级至μA级都有，因而需要自动量程模式。因此，近来的仪器必须在测量期间变更其测量范围，这样会非常枆时。测量时间通常是在约200ms级的范围内。在典型的参数测量程序中，每片晶片的漏电流参数测量时间合计长达约20分钟，这样会太长而必须缩减。在资料评估期间，漏电流参数是以对数标度(logarithmic scale)来评估。应注意的是，精准值(即值的尾数)相比于量级(magnitude)较不重要。因此，漏电流参数的测量不需要非常精准。
鉴于上述情形，本发明提供用于在电流强度的大(wide)量级范围内测定漏电流的技术，测量时间相比于背景技术得以缩减。
发明内容
以下介绍本发明的简化概要，以便对本发明的一些方面有基本的了解。本概要并非本发明的详尽概述。用意不在于鉴别本发明的重要或关键要素，或叙述本发明的范畴。目的仅在于以简化形式介绍一些概念，作为下文更详细说明的引言。
提供的是一种用于测试集成电路的受测装置(DUT)的漏电流的测试配置(test configuration)，其包括对数转换器(logarithmictransducer)及伏特计(voltmeter)。该对数转换器电连接至该DUT，而该伏特计电连接至该对数转换器。
此外，用于测试集成电路的受测装置(DUT)的漏电流的例示性测试配置包括：电力节点，其通过该集成电路的第一探针垫(probe pad)供应测量电压至该DUT；对数转换器，其电连接至该DUT；伏特计，其通过该集成电路的第二探针垫电连接至该对数转换器；以及运算放大器，其通过第三探针垫电连接至该DUT及该对数转换器，并且电连接至该伏特计。
判定集成电路的受测装置(DUT)的漏电流的说明性方法包括下列步骤：将该DUT电连接至对数转换器；将该对数转换器电连接至伏特计；以及通过该伏特计测量与该DUT的漏电流对应的电压。
多个DUT可连接至相同的对数转换器。通过该伏特计，可以测量与该DUT的漏电流对应的电压。该电压因为该对数转换器运作的关系而落于一个单十进位(decade)内，该对数转换器将可能由各种DUT所呈现的大量级范围内的漏电流值转换成值落于一个单十进位内的电压。特别的是，该对数转换器可通过二极管转换器/二极管来实现。
附图说明
本发明可搭配附图参照以下说明来了解，其中相似的参考元件符号表示相似的元件，并且其中：
图1根据本发明的一实施例，绘示包含二极管转换器的测试配置；
图2根据本发明的一实施例，绘示包含二极管转换器及运算放大器的测试配置；
图3根据本发明，显示用于在测试配置中实施二极管转换器的实施例；以及
图4a及图4b根据本发明，绘示可在测试配置中使用的P型二极管及N型二极管的布局。
尽管本文中揭示的专利标的易受各种修改及替代形式影响，其特定具体实施例仍已在图式中举例显示，并且于本文中详述。然而，应了解的是，本文中特定具体实施例的说明用意不在于将本发明限制于所揭示的特定形式，相反地，如随附的权利要求书所界定，用意在于涵盖落于本发明的精神及范畴内的所有修改、均等例、及替代方案。
具体实施方式
下面说明本发明的各项说明性具体实施例。为了澄清，实际实作方面不是所有特征都有在本说明书中说明。当然，将领会的是，在开发任何此实际具体实施例时，必须做出许多实作方面-特定决策才能达到开发者的特定目的，例如符合系统有关及业务有关的限制条件，这些限制条件会随实作方面不同而变。此外，将领会的是，此一开发努力可能复杂且耗时，但虽然如此，仍会是具有本发明的效益的所属技术领域中具有通常知识者的例行工作。
本发明现将参照附图来说明。各种结构、系统及装置在图式中只是为了阐释而绘示，为的是不要因本领域技术人员众所周知的细节而混淆本发明。虽然如此，仍将附图包括进来以说明并阐释本发明的说明性实施例。本文中使用的字组及词组应了解并诠释为与本领域技术人员了解的字组及词组具有一致的意义。与本领域技术人员了解的通常或惯用意义不同的词汇或词组(即定义)的特殊定义，用意不在于由本文的词汇或词组的一致性用法所暗示。就一词汇或词组用意在于具有特殊意义的方面来说，即有别于本领域技术人员了解的意义，此一特殊定义必须以为此词汇或词组直接且明确提供此特殊定义的定义方式，在本说明书中明确提出。
如本领域技术人员完整阅读本申请书后将轻易了解的是，本方法适用于例如NMOS、PMOS、CMOS等各种技术，并且轻易适用于集成电路中包含的各种装置，包括但不限于逻辑电路、存储装置等。
本发明提供一种测量漏电流的方法，其中测量时间可从传统需要的200ms向下缩减至约60ms。每片晶片的测量时间从而可缩减约14分钟。本发明涉及整合型二极管转换器，该整合型二极管转换器在测量仪器之前便已先执行对数比例换算。让测量仪器可以在固定范围内测量单纯的电压，此节省大量的时间(需要的时间缩减约3倍)。
图1显示本文中所提供的测试配置10的说明性实施例。测试配置10包含测试结构及测量电路。测试结构可包含晶片上形成的集成电路(IC)。晶片可包含半导体衬底。半导体衬底可包含半导体层，半导体层进而可包含任何适当的半导体材料，例如：硅、硅/锗、硅/碳、其它II-VI族或III-V族半导体化合物及类似者。半导体层可包含相当大量的硅，因为高集成密度的半导体装置可基于硅而大量生产形成，原因在于可用性增强，并且数十年来已开发出建置良好的制造方法技术。然而，可使用任何其它适当的半导体材料，例如，含有诸如锗、碳及类似者等其它等电子部件(iso-electronic component)的硅基础材料。另外，衬底与半导体层可界定SOI配置。半导体衬底可以是硅衬底，尤其是单晶硅衬底。可使用其它材料来形成半导体材料，举例如锗、硅锗、磷酸镓、砷化镓等。
特别的是，测试配置包含作为IC一部分的受测装置(DUT)1。DUT 1可以是任何形成为IC一部分的装置及/或配线(wiring)。在所示实施例中，DUT 1可以是金属梳齿(metal comb)。IC包含可形成为如本领域已知的输入/输出探针垫的探针垫2、2'及2"。根据图1所示的说明性实施例，测试结构也包含对数转换器3。对数转换器3可将DUT 1的漏电流对数转换成电压。举例而言，对数转换器3包含二极管或通过二极管来实现。
原则上，可提供作为外部元件的对数转换器，该外部元件需要测量设备变为专用于考量下的漏电测量。然而，较佳者可能是在半导体制造程序期间产生对数转换器3，并使该对数转换器在受测的晶片中出现。
如图1所示，测量电路通过探针垫2、2'及2"连接至测试结构。测量电路包含供应界定良好的测量电压的电力节点4，以及连接于探针垫2'与2"之间的伏特计5。基于电力节点4所供应的测量电压，DUT 1的漏电流可通过伏特计5，在通过对数转换器3的手段将该漏电流转化成电压之后来测得。多个DUT可连接至对数转换器3。原则上，DUT的漏电流上升数个十倍数。举例而言，一个连接至对数转换器3的特定DUT可呈现nA级的漏电流，而另一连接至对数转换器3的DUT则呈现pA级的漏电流。鉴于三个量级落于这些值之间，对数转换器3的对数运算产生与相同十进位内的漏电流值对应的电压。
因此，对数转换器3所提供的对数电压输出容许伏特计5在固定范围内运作。因此，不需要将测量装置调整成所考量特定DUT的漏电压的量级。所以，达到快速的漏电流测量。应注意的是，IC的多个DUT可连接至相同的对数转换器3。图1所示的配置举例而言，尤其适用于后段(BEOL)梳齿-梳齿(comb-comb)配置或BEOL梳齿-蜿蜒(comb-meander)配置的漏电测量，或设计规则漏电测量。
然而，由于垫2'与伏特计5之间的欧姆连接较高，跨对数转换器3的负载电压因而较高。因此，主动电位控制可能较佳。图2根据本发明的进一步实施例，显示测试配置20。如图1所示的实施例，提供的是包含DUT 1(例如金属梳齿)、探针垫2、2'与2"及对数转换器3的测试结构。此外，测量电路与测试结构连接，其中测量电路包含电力节点4及伏特计5。
有别于图1所示的配置，图2所示的测试配置中包括运算放大器6。运算放大器6可连接于垫2'与伏特计5之间。再次地，多个DUT可与对数转换器3连接。如参照图1所述，对数转换器3容许伏特计5在固定范围内运作，并从而容许快速判定DUT(例如：DUT 1)的漏电流。
在图2所示的配置中，运算放大器6可经运作以补偿跨对数转换器3的负载电压。因此，电压测量的准确度可显著提升。包含经配置用于主动补偿跨对数转换器3的负载电压的运算放大器6的测试配置，尤其适用于测定如晶体管(例如：N沟道及P沟道TFTS)的主动装置的漏电流，以及井体(well)的漏电特性及扩散与隔离漏电测量的测定。
图3显示图1及图2所示对数转换器3的例示性实作方面。在图3所示的实施例中，形式为二极管转换器的对数转换器3是连接于第一探针垫12与第二探针垫12'之间。第二探针垫12'与DUT 1共组所示实施例的梳齿-梳齿结构的形式。通过将对数转换器(二极管转换器)3及DUT 1以这种方式电连接至探针垫12及12'，原则上，两者现有的漏电测量及利用对数转换器(二极管转换器)3的漏电测量都可实现。此外，所示配置容许对二极管进行预特性分析，由此可轻易测定种植体波动(implant fluctuation)。DUT 1是于与第二探针垫12'的连接侧对立的侧连接至第三探针垫12"(对照图1及图2的探针垫2)。
图4a及图4b详细显示适用于将不同量级的漏电流转换/转化成可由伏特计测量的单十进位电压的二极管转换器3，但测量范围不需要切换，从而降低晶片的漏电测试的整体测量时间。图4a显示N型二极管3，而图4b显示P型二极管3，两者都具有配线7、7'及7"。
图4a的N型二极管3举例而言，可包含N+掺杂阴极8，以及可通过浅沟槽隔离层(shallow trench isolator)与该阴极分离的P+掺杂阳极9。图4b的P型二极管3举例而言，可包含P+掺杂阳极9，以及可通过浅沟槽隔离层与该阳极分离的N+掺杂阴极8。图4a的N型二极管3的阳极9是连接至金属配线7及7'，而图4b的P型二极管的阴极8是连接至金属配线7及7'。图4a的N型二极管3的阴极8是连接至金属配线7"，而图4b的P型二极管的阳极9是连接至金属配线7"。典型尺寸(如图4a及图4b所示)的给定单位为nm。
应注意的是，整片受测的晶片的温度在漏电测试期间通常有受到控制，因此，二极管转换器3本身的温度受到控制，从而增进漏电测量的准确度。为了抑制寄生阻抗，配线7、7'及7"应该以高度导电材料来提供。
结果是，本发明提供用于晶片/IC的漏电测量的技术，其中运用到对数转换器(例如：二极管)以便对漏电流值进行对数运算。对数运算产生与漏电流对应，值范围在一个十进位内的电压。所以，在一个特定电压十进位中运作的伏特计仅可用于测量与DUT的漏电流对应的电压。相比于本技术领域，由于测量范围不需要从一个十进位切换到另一个十进位，晶片/IC的总体漏电测量因而得以加速。
以上所揭示的特定具体实施例仅具有说明性，因为本发明可采用对受益于本文教示的本领域技术人员显而易见的不同但均等方式来修改并且实践。举例而言，以上所提出的程序步骤可按照不同的顺序来进行。另外，除了如权利要求书中所述以外，未意图限制于本文所示构造或设计的细节。因此，证实可改变或修改以上揭示的特定具体实施例，而且所有此类变例全都视为在本发明的范畴及精神内。因此，本文寻求的保护乃如权利要求书中所提。

Claims (18)

1.一种用于测试集成电路的受测装置(DUT)的漏电流的测试配置，其包含：
对数转换器，其电连接至该DUT；以及
伏特计，其电连接至该对数转换器。
2.如权利要求1所述的测试配置，其中，该对数转换器是在包含该集成电路的晶片上形成。
3.如权利要求1所述的测试配置，其中，该对数转换器包含二极管。
4.如权利要求3所述的测试配置，其中，该二极管是P型或N型二极管。
5.如权利要求1所述的测试配置，更包含电力节点，其供应测量电压至该DUT，并且其中，该电力节点通过第一探针垫电连接至该DUT，以及该对数转换器通过第二探针垫连接至该伏特计。
6.如权利要求1所述的测试配置，更包含运算放大器，其通过探针垫电连接至该DUT及该对数转换器，并且电连接至供应测量电压至该DUT及该伏特计的电力节点。
7.如权利要求1所述的测试配置，其中，多个DUT电连接至该DUT。
8.一种用于测试集成电路的受测装置(DUT)的漏电流的测试配置，其包含：
电力节点，其通过该集成电路的第一探针垫供应测量电压至该DUT；
对数转换器，其电连接至该DUT；
伏特计，其通过该集成电路的第二探针垫电连接至该对数转换器；以及
运算放大器，其通过第三探针垫电连接至该DUT及该对数转换器并电连接至该伏特计。
9.如权利要求8所述的测试配置，其中，该对数转换器是在包含该集成电路的晶片上形成。
10.如权利要求8所述的测试配置，其中，该对数转换器包含二极管。
11.如权利要求10所述的测试配置，其中，该二极管是P型或N型二极管。
12.如权利要求8所述的结构测试配置，其中，该DUT是选自于由金属梳齿、梳齿-梳齿结构、梳齿-蜿蜒结构、井体及晶体管所组成的群组。
13.一种测定集成电路的受测装置(DUT)的漏电流的方法，其包含下列步骤：
电连接该DUT至对数转换器；
电连接该对数转换器至伏特计；以及
通过该伏特计测量与该DUT的漏电流对应的电压。
14.如权利要求13所述的方法，更包含在形成有该集成电路于其上的相同晶片上形成该对数转换器。
15.如权利要求13所述的方法，更包含通过该对数转换器将该DUT的漏电流转换成该伏特计所测量的电压。
16.如权利要求13所述的方法，其中，该对数转换器包含二极管。
17.如权利要求13所述的方法，更包含通过运算放大器的手段控制跨该对数转换器的负载电压。
18.如权利要求13所述的方法，其中，该伏特计仅运作于特定十进位的固定测量范围内。
CN201610140288.1A 2015-03-12 2016-03-11 集成电路的漏电测试 Expired - Fee Related CN105974296B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/645,541 US9696376B2 (en) 2015-03-12 2015-03-12 Leakage testing of integrated circuits using a logarithmic transducer and a voltmeter
US14/645,541 2015-03-12

Publications (2)

Publication Number Publication Date
CN105974296A true CN105974296A (zh) 2016-09-28
CN105974296B CN105974296B (zh) 2019-08-20

Family

ID=56887898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610140288.1A Expired - Fee Related CN105974296B (zh) 2015-03-12 2016-03-11 集成电路的漏电测试

Country Status (3)

Country Link
US (1) US9696376B2 (zh)
CN (1) CN105974296B (zh)
TW (1) TWI616665B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707673B2 (en) * 2017-03-24 2020-07-07 Ford Global Technologies, Llc Protection circuit for oscilloscope measurement channel
US10665595B2 (en) 2017-08-30 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal isolation testing in the context of memory cells
DE102018132775A1 (de) * 2018-12-19 2020-06-25 Knorr-Bremse Systeme für Nutzfahrzeuge GmbH Schaltungsvorrichtung für ein Fahrzeug und Verfahren zum Betreiben einer Schaltungsvorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113545A (ja) * 1995-10-16 1997-05-02 Murata Mfg Co Ltd 電流測定装置
CN1879026A (zh) * 2003-11-12 2006-12-13 国际商业机器公司 用于电检验的电离测试
CN1881597A (zh) * 2005-04-06 2006-12-20 夏普株式会社 光电转换器件和电子设备
CN102778646A (zh) * 2011-05-11 2012-11-14 台湾积体电路制造股份有限公司 3d ic测试设备
CN103178795A (zh) * 2013-02-05 2013-06-26 天津大学 一种基于对数放大器的差频器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01250872A (ja) * 1988-03-31 1989-10-05 Toshiba Corp インサーキットテスト装置
US6791344B2 (en) * 2000-12-28 2004-09-14 International Business Machines Corporation System for and method of testing a microelectronic device using a dual probe technique
US7453258B2 (en) * 2004-09-09 2008-11-18 Formfactor, Inc. Method and apparatus for remotely buffering test channels
US7840861B2 (en) * 2006-06-27 2010-11-23 Silicon Image, Inc. Scan-based testing of devices implementing a test clock control structure (“TCCS”)
US7940058B2 (en) * 2007-05-24 2011-05-10 Electro Scientific Industries, Inc. Capacitive measurements with fast recovery current return
US8823385B2 (en) * 2011-03-10 2014-09-02 Infineon Technologies Ag Detection of pre-catastrophic, stress induced leakage current conditions for dielectric layers
TW201348715A (zh) * 2012-05-23 2013-12-01 Bo-Cheng Ke 漏電檢測及其量化系統

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113545A (ja) * 1995-10-16 1997-05-02 Murata Mfg Co Ltd 電流測定装置
CN1879026A (zh) * 2003-11-12 2006-12-13 国际商业机器公司 用于电检验的电离测试
CN1881597A (zh) * 2005-04-06 2006-12-20 夏普株式会社 光电转换器件和电子设备
CN102778646A (zh) * 2011-05-11 2012-11-14 台湾积体电路制造股份有限公司 3d ic测试设备
CN103178795A (zh) * 2013-02-05 2013-06-26 天津大学 一种基于对数放大器的差频器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
THOMAS L. FLOYD, DAVID M. BUCHLA著: "《Analog Fundamentals: a systems approach》", 31 December 2013, PEARSON EDUCATION, INC *
刘同怀、顾理编著: "《模拟电子电路》", 28 February 2015 *
瞿安连: "《电子电路——分析与设计》", 30 April 2010 *

Also Published As

Publication number Publication date
TW201704765A (zh) 2017-02-01
TWI616665B (zh) 2018-03-01
US20160266200A1 (en) 2016-09-15
US9696376B2 (en) 2017-07-04
CN105974296B (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
Hart et al. Subthreshold mismatch in nanometer CMOS at cryogenic temperatures
US7069525B2 (en) Method and apparatus for determining characteristics of MOS devices
US7583087B2 (en) In-situ monitor of process and device parameters in integrated circuits
US7397259B1 (en) Method and apparatus for statistical CMOS device characterization
US20090162954A1 (en) AC Impedance Spectroscopy Testing of Electrical Parametric Structures
CN105974296A (zh) 集成电路的漏电测试
US20150025830A1 (en) Methods and systems to measure a signal on an integrated circuit die
Devarakond et al. Concurrent device/specification cause–effect monitoring for yield diagnosis using alternate diagnostic signatures
CN106796265B (zh) Ic中的裸片内晶体管特性
Goodman et al. A board-level prognostic monitor for MOSFET TDDB
US8445961B2 (en) Measuring floating body voltage in silicon-on-insulator (SOI) metal-oxide-semiconductor-field-effect-transistor (MOSFET)
US6777708B1 (en) Apparatus and methods for determining floating body effects in SOI devices
Rao et al. A local random variability detector with complete digital on-chip measurement circuitry
US8729954B2 (en) MOFSET mismatch characterization circuit
US20120025841A1 (en) Capacitance measurement in microchips
US20050174248A1 (en) Apparatus and method for determining voltage using optical observation
Ji et al. Operational amplifier based test structure for quantifying transistor threshold voltage variation
Robertazzi et al. New tools and methodology for advanced parametric and defect structure test
US9111894B2 (en) MOFSET mismatch characterization circuit
Karel et al. Analytical models for the evaluation of resistive short defect detectability in presence of process variations: application to 28nm bulk and FDSOI technologies
Wen et al. Dynamic current monitoring and probe laser simulation strategy to analyse complicated functional failure on mixed signal integrated circuit
Eastoe et al. Efficient system for bulk characterization of cryogenic CMOS components
Soto et al. Reliability analysis of aged components
Nandy et al. Large Network of Wide-Range Analog Voltage Observers for Debug & Testability
Maidon et al. On-line CMOS BICS: an experimental study

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210322

Address after: California, USA

Patentee after: Lattice chip (USA) integrated circuit technology Co.,Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Patentee before: GLOBALFOUNDRIES Inc.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190820

Termination date: 20210311