CN101071793A - 平面显示器及其制作方法 - Google Patents
平面显示器及其制作方法 Download PDFInfo
- Publication number
- CN101071793A CN101071793A CNA2007100977204A CN200710097720A CN101071793A CN 101071793 A CN101071793 A CN 101071793A CN A2007100977204 A CNA2007100977204 A CN A2007100977204A CN 200710097720 A CN200710097720 A CN 200710097720A CN 101071793 A CN101071793 A CN 101071793A
- Authority
- CN
- China
- Prior art keywords
- grainiess
- film transistors
- film transistor
- flat
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 33
- 238000002425 crystallisation Methods 0.000 claims abstract description 29
- 230000008025 crystallization Effects 0.000 claims abstract description 29
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 239000010409 thin film Substances 0.000 claims description 117
- 238000005516 engineering process Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 12
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 239000007790 solid phase Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000005224 laser annealing Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 3
- 238000007669 thermal treatment Methods 0.000 claims description 2
- 238000001953 recrystallisation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 63
- 239000011159 matrix material Substances 0.000 description 22
- 230000037230 mobility Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 238000000576 coating method Methods 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- 208000034699 Vitreous floaters Diseases 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000035484 reaction time Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000007600 charging Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 210000001787 dendrite Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Electroluminescent Light Sources (AREA)
- Recrystallisation Techniques (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明平面显示器的制作方法先进行第一结晶工艺而再结晶非晶硅层，再形成图案化吸收层覆盖住驱动薄膜晶体管的有源区，并暴露出部分多晶硅层。进行第二结晶工艺以再结晶暴露的多晶硅层，使暴露的多晶硅层与被覆盖部分具有不同晶粒结构，并利用不同晶粒结构的多晶硅层分别形成驱动薄膜晶体管与开关薄膜晶体管的有源区。
Description
技术领域
本发明提供一种平面显示器，其包含具有不同载流子迁移率(carriermobility)的薄膜晶体管(thin film transistor，TFT)。
背景技术
有机发光显示器利用有机发光元件(organic luminous device)，例如有机发光二极管(organic light-emitting diode，OLED)，作为显示器的光源。由于有机发光元件本身为一电流驱动元件，能根据所通过电流的大小产生不同亮度的光线，故在次像素排列成矩阵形式的矩阵式有机显示器中，即是藉由控制各次像素内有机发光元件的驱动电流的大小，来达到显示不同亮度(又称为灰阶值)的效果，因此有机发光显示器可充分利用此种特性来产生不同灰阶强度的红、蓝、绿光，进一步使显示器产生色彩丰富的图像。
根据驱动方式的差异，矩阵式显示器可分为无源矩阵(passive matrix)显示器与有源矩阵(active matrix)显示器两种。无源矩阵显示器是采用循序驱动扫描线的方式，逐一驱动位于不同列上的次像素，因此每一列上的次像素的发光时间会受限于显示器的扫描频率以及扫描线数目，较不适用于大画面以及高分辨率(表示扫描线增加)的显示器。相反的，而有源矩阵显示器则于每一个次像素中形成独立的次像素电路，包括一电容器(capacitor，Cs)、一OLED发光元件以及至少二薄膜晶体管，以利用次像素电路来调节OLED的驱动电流大小，因此即使在大画面以及高分辨率的要求下，仍然可以持续提供每一次像素一稳定驱动电流。
请参考图1，图1为现有一有源矩阵有机发光显示器10的基本架构图。如图1所示，一显示面板12上包含有由多条数据线(例如D1、D2及D3)与多列扫描线(例如S1与S2)所构成的矩阵。显示面板12另包含多个由至少二薄膜晶体管、一储存电容以及一有机发光元件20等电子元件所构成的次像素电路26，分别设置于每一条数据线22与每一条扫描线24的交会处。各次像素电路26电连接于一相对应的数据线22与一相对应的扫描线24，以驱动该次像素内的有机发光元件20。数据线D1、D2及D3等连接至一外部数据线驱动电路16，以接收一图像数据信号，而扫描线S1、S2与S3等则连接至一外部扫描线驱动电路18，以接收一开关/定址信号。
图2为图1所示次像素电路26的示意图。如图2所示，次像素电路26包含有一开关薄膜晶体管28、一驱动薄膜晶体管30以及一储存电容32。在现有技术中，开关薄膜晶体管28与驱动薄膜晶体管30一般分别为N型金属氧化物半导体(NMOS)与P型金属氧化物半导体(PMOS)晶体管。开关薄膜晶体管28的栅极电连接于扫描线24，而开关薄膜晶体管28的源极(即点A)则电连接于数据线22。此外，驱动薄膜晶体管30的栅极(点B)电连接于开关薄膜晶体管28的源极与储存电容32的一端。驱动薄膜晶体管30的源极(点D)与漏极(点C)则分别电连接于外部电源Vdd和有机发光元件20。
现有有机发光显示器10的驱动原理说明如下，请参考图1与图2，当一图像数据信号输入控制电路14时，控制电路14会根据各次像素所需要显示的数据产生相对应的控制信号并分别输入数据线驱动电路16及扫描线驱动电路18，然后扫描线驱动电路18将依序对每一条扫描线24(S1、S2～Sn)送出对应的扫描信号，以依次开启各列次像素电路26，并对所对应的各列次像素进行显示操作。例如当有机发光显示器10欲驱动位于D2与S2交会处的次像素时，控制电路14会经由扫描线24将一扫描信号输入次像素电路26中开关薄膜晶体管28的栅极，且控制电路14会根据欲显示的数据，同时通过数据线驱动电路16与数据线22将一对应的数据信号(通常系提供一预定强度的电压信号)输入次像素电路26中开关薄膜晶体管28的漏极。
由于开关薄膜晶体管28处于导通状态，图像信号会对储存电容32充电，以于B点产生一第一电压使驱动薄膜晶体管30产生一对应的驱动电流输出至有机发光元件20，使得有机发光元件20产生具有对应亮度的光线。当显示器10进行后续显示操作时，例如驱动下一列次像素时，虽然扫描线S2上的电压将下降而使第一薄膜晶体管28关闭，然而由于储存电容32中仍然具有一第一电压，因此第二晶体管30将会被维持在导通状态。又由于点D与点B间具有一电压差，因此会持续产生电流经由驱动薄膜晶体管30输出至有机发光元件20，使有机发光元件20持续维持在发光状态。
总结而言，虽然一有源矩阵有机发光显示器的次像素电路可能具有各种设计结构，且一次像素电路内的薄膜晶体管数量亦可能不相同，然而，一次像素电路通常包含至少二薄膜晶体管分别用来驱动有机发光元件，例如上述的驱动薄膜晶体管30，以及用来开关该次像素，例如开关薄膜晶体管28。由上述有机发光显示器的驱动原理可知，负责驱动有机发光元件的次像素电路为一有机发光显示器是否能即时显示出完整及正确数据画面的关键之一。再者，开关薄膜晶体管与驱动薄膜晶体管又为画素电路中主要控制次像素导通与否及供应各次像素有机发光元件持续发光的重要元件，因此开关薄膜晶体管与驱动薄膜晶体管的良莠通常为有机发光显示器品质好坏的重要因素。
一般而言，开关薄膜晶体管与驱动薄膜晶体管为低温多晶硅(lowtemperature polysilicon，LTPS)薄膜晶体管，并在现有方法中藉由相同的工艺所同时形成，且一LTPS薄膜晶体管的沟道区多晶硅层于低温下所形成。现有制作沟道区的方法使用不同能量的激光光线或本身具有激光光线掩模装置的激光机台，以调整激光光线的强度而形成多晶硅层。
由于在一次像素中，开关薄膜晶体管与驱动薄膜晶体管具有不同的功能，因此实质上在操作时它们也需要不同的电性品质。举例而言，一开关薄膜晶体管用来开启其所对应的次像素，所以它需要具有高载流子迁移率与高驱动电流。相反的，一驱动薄膜晶体管是用来驱动有机发光元件，同时控制次像素中有机发光元件的光线亮度。因此，平面显示器上的所有驱动薄膜晶体管都应该有相同或相近的驱动能力，且驱动薄膜晶体管的载流子迁移率也必须较稳定以维持有机发光元件的寿命。然而，在现有制作方法中，驱动薄膜晶体管与开关薄膜晶体管的沟道区皆由激光光照射所形成，所以沟道区的晶粒结构具有高载流子迁移率，约为100平方厘米/伏特·秒(cm2/V·s)，并具有较大的变异性。所以，在沟道区包含有上述晶粒结构的驱动薄膜晶体管会具有较大变异性，导致其载流子迁移率的范围较大，使得各次像素中的有机发光元件在全亮时可能具有不同的亮度。又因为驱动薄膜晶体管具有较大范围的不同驱动电压，因此平面显示器很难具有良好的发光均匀性，因而造成发光不均匀(mura problem)。再者，各次像素中有机发光元件的寿命也因此难以控制。所以，现有方法无法同时满足开关薄膜晶体管与驱动薄膜晶体管的需求。
发明内容
本发明的主要目的在于提供一种平面显示器及其制作方法，以解决上述习知平面显示器的问题。
根据本发明，揭露一种制作平面显示器的方法，其包含有提供基底，于基底上形成非晶硅层，接着进行第一结晶工艺以再结晶该非晶硅层，使得非晶硅层成为多晶硅层，然后于平面显示器的各次像素中形成图案化的吸收层，以定义出各次像素内的驱动薄膜晶体管的有源区域图案，并同时暴露出部分多晶硅层。再进行第二结晶工艺，以再结晶多晶硅层的暴露部分，使得多晶硅层的暴露部分的晶粒结构不同于驱动薄膜晶体管的晶粒结构。然后移除图案化的吸收层，移除部分多晶硅层，以于各次像素中形成驱动薄膜晶体管的有源区域以及开关薄膜晶体管的有源区域，设于多晶硅层的暴露区域内。
由于本发明驱动薄膜晶体管的沟道区与开关薄膜晶体管的沟道区以不同的结晶工艺所形成，因此相较于开关薄膜晶体管，驱动薄膜晶体管的沟道区具有一树枝状晶粒结构(dendrite grain structure)而具有低载流子迁移率与低载流子迁移率标准差。所以，所有驱动薄膜晶体管均能提供相近的驱动电流给各次像素内对应的有机发光元件，以解决发光不均匀的问题。再者，由于开关薄膜晶体管的沟道区包含有一柱状(columnar)晶粒结构，其具有高载流子迁移率，因此各次像素皆能具有较佳的反应时间。
附图说明
图1为现有一有源矩阵有机发光显示器10的基本架构图。
图2为图1所示次像素电路的示意图；
图3至图9为本发明制作平面显示器50的方法的工艺剖面示意图；
图10为树枝状晶粒结构与柱状晶粒结构的示意图。
主要元件符号说明
10 有机发光显示器 12 显示面板
14 控制电路 16 数据线驱动电路
18 扫描线驱动电路 20 有机发光元件
22 数据线 24 扫描线
26 次像素电路 28 开关薄膜晶体管
30 驱动薄膜晶体管 32 储存电容
50 平面显示器 52 像素矩阵区
52a 开关薄膜晶体管区域 52b 驱动薄膜晶体管区域
54 周边电路区 56 基底
58 缓冲层 60 非晶硅层
62 多晶硅层 64 吸收层
66 光阻层 68 多晶硅层
70、72、74 有源区域 70a、72a、74a 源极区
70b、72b、74b 漏极区 70c、72c、74c 沟道区
76 硅氧层 78 金属层
80、82、84 栅极 86 保护层
88 开关薄膜晶体管 90 驱动薄膜晶体管
92 周边电路驱动薄膜晶体管
具体实施方式
在本发明优选实施例中，本发明方法应用于制作一平面显示器，而该平面显示器可为一有源矩阵有机发光显示器(active matrix OLED，AMOLED)。然而，在其他实施例中，本发明亦可应用于有源矩阵聚合物发光显示器的制作。本发明平面显示器包含有一周边电路区以及一包含有多个次像素的像素矩阵区。各次像素包含有至少二薄膜晶体管以及一有机发光元件，其中上述薄膜晶体管之一为用来驱动有机发光元件的驱动薄膜晶体管，而另一薄膜晶体管则为用来开关该次像素的开关薄膜晶体管。
请参考图3至图9，图3至图9为本发明制作平面显示器50的方法的工艺剖面示意图。如图3所示，平面显示器50包含一像素矩阵区52与一周边电路区54，其中像素矩阵区52包含多个次像素。各次像素则包含至少二薄膜晶体管设于该次像素中。为便于说明，在图3中仅绘出一开关薄膜晶体管区域52a与一驱动薄膜晶体管区域52b。首先，提供一基底56，其中基底56系为一透明玻璃基板。接着，依序于基底56上的像素矩阵区52与周边电路区54内形成一缓冲层(buffer layer)58与一非晶硅层60。缓冲层58与非晶硅层60可藉由等离子体增强化学气相沉积(plasma enhanced chemicalvapor deposition，PECVD)工艺所形成，其中缓冲层58可为一硅氧层，以避免非晶硅层60的热量散失。在形成缓冲层58与非晶硅层60之后，进行一去氢工艺，以降低非晶硅层60中的氢含量。
请参考图4，进行一第一结晶工艺以再结晶非晶硅层60而于缓冲层58上形成一多晶硅层62。该第一结晶工艺优选为一固相结晶(solid-phasecrystallization，SPC)工艺，包含一炉管退火(furnace annealing)工艺、一快速热处理工艺(rapid thermal process，RTP)或一交替交替磁场结晶(analternating magnetic field crystallization，AMFC)工艺。举例而言，当SPC工艺是利用一炉管退火工艺所进行时，可使用炉管将基底52加热至600℃之下，维持12至24小时，以使非晶硅层60完全熔解并再结晶成为具有一树枝状晶粒结构的多晶硅层62。
接着，于多晶硅层62表面依序形成一吸收层64以及一光阻层66。然后进行一光刻及蚀刻工艺，以图案化光阻层66与吸收层64而于各驱动薄膜晶体管区域52b内定义出一有源区域图案。因此，图案化的吸收层64只会覆盖在后来形成的驱动薄膜晶体管的有源区域上，而多晶硅层62的其他区域则会被暴露出来，如图5所示。吸收层64可包含硅氧层或其他可以有效阻挡后续工艺中的激光光线的材料。
请参考图6，接着选择性除去光阻层66。然后进行一第二结晶工艺以再结晶暴露出的多晶硅层62。此第二结晶工艺不同于第一结晶工艺。在优选实施例中，第二结晶工艺为一准分子激光退火(excimer laser annealing，ELA)工艺，可利用准分子激光或固相激光(solid-stated laser，SSL)法来施行。在第二结晶工艺期间，没有被吸收层64覆盖的多晶硅层62会被熔解、再结晶而形成一多晶硅层68，同时因为吸收层64能阻挡激光光线，因此被吸收层64覆盖的多晶硅层62部分则不会在第二结晶工艺中被熔解。由于多晶硅层68由ELA工艺所形成，因此其包含有一柱状晶粒结构，且具有一较高的载流子迁移率。
请参考图7，将吸收层64移除。然后进行一第二光刻及蚀刻工艺，以于所有次像素中定义出各开关薄膜晶体管区域52a的各开关薄膜晶体管的有源区域70、驱动薄膜晶体管区域52b的各驱动薄膜晶体管的有源区域72以及周边电路区54的各周边电路驱动薄膜晶体管的有源区域74。各有源区域70、72、74分别包含有一沟道区70c、72c、74c、一源极区70a、72a、74a以及一漏极区70b、72b、74b。
如图8所示，随后进行一等离子体增强化学气相沉积(plasma enhancedchemical vapor deposition，PECVD)工艺，以于具有多晶硅层62、68的有源区域70、72、74表面形成一硅氧层76。硅氧层76用来当作栅极介电层，以隔绝各薄膜晶体管内的沟道区与栅极。之后，于硅氧层76表面形成一金属层78，其可藉由一溅镀工艺所形成。金属层78可为一钼(molybdenum，Mo)材料层、一钨(tungsten，W)材料层、一铬(chrome，Cr)材料层或其他具有导电性质的金属材料层。
请参考图9，接着于金属层78表面形成一光阻层(图未示)。然后进行一光刻及蚀刻工艺以于光阻层中定义出栅极图案(图未示)。该栅极图案位于沟道区70c、72c、74c之上方。之后，进行一干式蚀刻工艺，以移除部分金属层78而于硅氧层76上方形成栅极80、82、84。在移除具有栅极图案的光阻层后，可使用栅极80、82、84当作注入掩模，选择性进行一离子注入工艺而分别于多晶硅层62、68的源极区70a、72a、74a与漏极区70b、72b、74b形成薄膜晶体管的源极与漏极。然后，于基底56之上形成一保护层86，便完成分别于开关薄膜晶体管区域52a、驱动薄膜晶体管区域52b、周边电路区54之内制作开关薄膜晶体管88、驱动薄膜晶体管90及周边电路驱动薄膜晶体管92的工艺。
值得注意的是，由于驱动薄膜晶体管90的沟道区与其他薄膜晶体管的沟道区的制作方法不同，因此驱动薄膜晶体管90的沟道区的晶粒结构不同于开关薄膜晶体管88或周边电路驱动薄膜晶体管92的沟道区的晶粒结构。请参考图10，图10为树枝状晶粒结构与柱状晶粒结构的示意图。驱动薄膜晶体管90的沟道区的晶粒结构包含有一树枝状晶粒结构，其藉由第一结晶工艺，即SPC工艺所形成。虽然树枝状晶粒结构具有大约为10-40平方厘米/伏特·秒的低载流子迁移率，但其同时亦具有较小的载流子迁移率标准差。由于驱动薄膜晶体管90通常具有较大的沟道长度，需要较平均的驱动电流与较小的载流子迁移率标准差(大约小于5平方厘米/伏特·秒)，以提供给各次像素均匀的亮度。因此，藉由SPC工艺所形成的树枝状晶粒结构能满足上述驱动薄膜晶体管90的要求。另一方面，开关薄膜晶体管88与周边电路驱动薄膜晶体管92的沟道区70c、74包含由第二结晶工艺(例如ELA工艺)所形成的柱状晶粒结构，其具有一高载流子迁移率以及较高的驱动电流，所以各开关薄膜晶体管88与周边电路驱动薄膜晶体管92的反应时间较短。因此，本发明平面显示器50的整体反应时间可以较佳化。
相较于现有技术，本发明提供一种在薄膜晶体管的沟道区内具有至少两种晶粒结构的平面显示器，例如AMOLED或有源矩阵聚合物发光显示器，其中上述两种不同的晶粒结构分别包含于一次像素中或一周边电路区以及像素矩阵区内。因此，次像素或周边电路区内的各薄膜晶体管能具有较佳的操作性质。例如，驱动薄膜晶体管的沟道区可包含具有低载流子迁移率以及低载流子迁移率标准差的树枝状晶粒结构，使得各次像素能具有均匀的亮度。再者，低驱动电流的树枝状晶粒结构可以延长各次像素内的有机发光元件的寿命。本发明可应用于各种平面显示器中，即使一次像素内具有两个以上的薄膜晶体管亦可应用本发明精神。习于此技者所必须了解的是，本发明精神在于藉由不同的工艺，而为具有不同功能的薄膜晶体管沟道区提供不同或较适合的晶粒结构。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (16)
1、一种制作平面显示器的方法，该平面显示器包含有多个次像素，该方法包含有：
提供基底；
于该基底上形成非晶硅层；
对该非晶硅层进行第一结晶工艺，使得该非晶硅层形成多晶硅层；
形成图案化的吸收层，覆盖各该次像素的驱动薄膜晶体管的有源区域图案，并暴露出部分该多晶硅层；
对部分暴露的该多晶硅层进行第二结晶工艺，使得该多晶硅层的该部分暴露的晶粒结构不同于该等驱动薄膜晶体管中被该等有源区域图案所覆盖的有源区域的晶粒结构；
移除该图案化的吸收层；以及
移除部分该多晶硅层，以形成各该驱动薄膜晶体管的该有源区域，同时于该多晶硅层的该暴露部分形成各该次像素的开关薄膜晶体管的有源区域；
其中各该有源区域包含有沟道区、源极区以及漏极区。
2、如权利要求1的方法，其中该方法另包含有：
依序于该基底上形成栅极介电层以及金属层；以及
移除部分该金属层以形成各该开关薄膜晶体管与驱动晶体管的栅极。
3、如权利要求1的方法，其中该平面显示器包含有周边电路区，且该移除部分该多晶硅层的步骤另包含有在该周边电路区之内另形成至少一周边电路驱动薄膜晶体管的有源区域。
4、如权利要求3的方法，其中该周边电路区内的该周边电路驱动薄膜晶体管的沟道区的晶粒结构与各该次像素中的该开关薄膜晶体管的该沟道区的该晶粒结构相同。
5、如权利要求1的方法，其中该第一结晶工艺包含有固相结晶工艺。
6、如权利要求5的方法，其中该固相结晶工艺包含炉管退火工艺、快速热处理工艺或交替磁场结晶工艺。
7、如权利要求1的方法，其中该第二结晶工艺包含有准分子激光退火工艺。
8、如权利要求7的方法，其中该准分子激光退火工艺包含有固相激光工艺或准分子激光工艺。
9、如权利要求1的方法，其中该等驱动薄膜晶体管的该等沟道区的晶粒结构包含树枝状晶粒结构，而该等开关薄膜晶体管的该等沟道区的晶粒结构包含柱状晶粒结构。
10、如权利要求1的方法，其中该等驱动薄膜晶体管的该等沟道区的载流子迁移率的标准差小于该等开关薄膜晶体管的该等沟道区的载流子迁移率的标准差。
11、一种平面显示器，其包含有：
像素阵列区域，包含有多个次像素，且各该次像素包含有第一薄膜晶体管，其包含具有第一晶粒结构的沟道区；以及
周边电路区，包含有至少一周边电路驱动薄膜晶体管，其包含具有第二晶粒结构的沟道区，且该第二晶粒结构不同于该第一晶粒结构。
12、如权利要求11的平面显示器，其中该第一晶粒结构包含树枝状晶粒结构，而该第二晶粒结构包含柱状晶粒结构。
13、如权利要求11的平面显示器，其中该第一薄膜晶体管为各该次像素的驱动薄膜晶体管。
14、如权利要求11的平面显示器，其中该平面显示器另包含第二薄膜晶体管设于各该次像素中，且该第二薄膜晶体管的沟道区的晶粒结构不同于该第一晶粒结构。
15、如权利要求14的平面显示器，其中该等第二薄膜晶体管为该次像素中的开关薄膜晶体管。
16、如权利要求14的平面显示器，其中各该第二薄膜晶体管的沟道区的该晶粒结构与该第二晶粒结构相同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/432,116 | 2006-05-11 | ||
| US11/432,116 US20070262311A1 (en) | 2006-05-11 | 2006-05-11 | Flat panel display and fabrication method and thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101071793A true CN101071793A (zh) | 2007-11-14 |
| CN101071793B CN101071793B (zh) | 2010-06-23 |
Family
ID=38684284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007100977204A Active CN101071793B (zh) | 2006-05-11 | 2007-04-28 | 平面显示器及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20070262311A1 (zh) |
| CN (1) | CN101071793B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101924070A (zh) * | 2010-05-20 | 2010-12-22 | 昆山工研院新型平板显示技术中心有限公司 | 一种有源矩阵有机发光显示器及其制造方法 |
| CN102097368A (zh) * | 2010-11-08 | 2011-06-15 | 昆山工研院新型平板显示技术中心有限公司 | 一种低温多晶硅薄膜晶体管阵列基板的制造方法 |
| CN101546732B (zh) * | 2007-12-06 | 2013-07-17 | 群创光电股份有限公司 | 薄膜晶体管制造方法及具有该薄膜晶体管的显示器 |
| CN103295962A (zh) * | 2013-05-29 | 2013-09-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法，显示装置 |
| CN104538401A (zh) * | 2014-12-23 | 2015-04-22 | 深圳市华星光电技术有限公司 | Tft基板结构 |
| CN106298645A (zh) * | 2016-08-17 | 2017-01-04 | 深圳市华星光电技术有限公司 | 一种tft基板的制备方法 |
| CN108615680A (zh) * | 2018-04-28 | 2018-10-02 | 京东方科技集团股份有限公司 | 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法 |
| CN110085511A (zh) * | 2019-04-08 | 2019-08-02 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法和薄膜晶体管 |
| CN110867459A (zh) * | 2019-11-27 | 2020-03-06 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101377596B1 (ko) | 2006-06-02 | 2014-03-26 | 삼성전자주식회사 | 플렉시블 기판 상에 형성된 박막 트랜지스터 및 그제조방법 |
| TWI371223B (en) * | 2008-02-20 | 2012-08-21 | Chimei Innolux Corp | Organic light emitting display device and fabrications thereof and electronic device |
| US7955890B2 (en) * | 2008-06-24 | 2011-06-07 | Applied Materials, Inc. | Methods for forming an amorphous silicon film in display devices |
| EP2352169B1 (en) * | 2008-10-23 | 2017-05-17 | Sharp Kabushiki Kaisha | Semiconductor device, method for manufacturing same, and display device |
| US20110068342A1 (en) * | 2009-09-18 | 2011-03-24 | Themistokles Afentakis | Laser Process for Minimizing Variations in Transistor Threshold Voltages |
| CN102732941B (zh) * | 2012-05-30 | 2016-03-09 | 昆山工研院新型平板显示技术中心有限公司 | 一种低温多晶硅薄膜制造方法 |
| US9379169B2 (en) * | 2012-09-14 | 2016-06-28 | Universal Display Corporation | Very high resolution AMOLED display |
| CN103715196B (zh) | 2013-12-27 | 2015-03-25 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| US9515103B2 (en) * | 2014-12-24 | 2016-12-06 | Shenzhen China Star Optoelectronics Technology Co., Ltd | LTPS TFT substrate structure and method of forming the same |
| KR20170024203A (ko) * | 2015-08-24 | 2017-03-07 | 삼성디스플레이 주식회사 | 박막트랜지스터 어레이 기판, 그 제조 방법, 및 유기 발광 표시 장치 |
| CN107146855A (zh) * | 2017-05-16 | 2017-09-08 | 京东方科技集团股份有限公司 | Oled基板及其制备方法、显示装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3844561B2 (ja) * | 1997-06-10 | 2006-11-15 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6821827B2 (en) * | 1999-12-28 | 2004-11-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| JP2002151410A (ja) * | 2000-08-22 | 2002-05-24 | Sony Corp | 結晶質半導体材料の製造方法および半導体装置の製造方法 |
| KR100466628B1 (ko) * | 2002-11-12 | 2005-01-15 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR100508001B1 (ko) * | 2002-12-30 | 2005-08-17 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법 |
| JP4116465B2 (ja) * | 2003-02-20 | 2008-07-09 | 株式会社日立製作所 | パネル型表示装置とその製造方法および製造装置 |
| KR100618184B1 (ko) * | 2003-03-31 | 2006-08-31 | 비오이 하이디스 테크놀로지 주식회사 | 결정화 방법 |
| KR100496300B1 (ko) * | 2003-04-02 | 2005-06-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터를 구비한 평판표시장치 |
| KR100753568B1 (ko) * | 2003-06-30 | 2007-08-30 | 엘지.필립스 엘시디 주식회사 | 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법 |
| JP2005057260A (ja) * | 2003-07-22 | 2005-03-03 | Nec Lcd Technologies Ltd | 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置 |
| JP2005250454A (ja) * | 2004-02-06 | 2005-09-15 | Sanyo Electric Co Ltd | 光センサ付きディスプレイおよびその製造方法 |
| CN100423043C (zh) * | 2004-04-21 | 2008-10-01 | 统宝光电股份有限公司 | 平面显示器面板构造与制造方法 |
| US7696031B2 (en) * | 2004-06-14 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd | Method for manufacturing semiconductor device |
| JP2006019466A (ja) * | 2004-07-01 | 2006-01-19 | Hitachi Displays Ltd | 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置 |
| JP2006019609A (ja) * | 2004-07-05 | 2006-01-19 | Hitachi Displays Ltd | 画像表示装置 |
| CN1588215A (zh) * | 2004-07-20 | 2005-03-02 | 友达光电股份有限公司 | 多晶硅层结构与其形成方法以及平面显示器 |
| KR20060121514A (ko) * | 2005-05-24 | 2006-11-29 | 삼성전자주식회사 | 유기발광 디스플레이 및 그 제조방법 |
| US20070243670A1 (en) * | 2006-04-17 | 2007-10-18 | Industrial Technology Research Institute | Thin Film Transistor (TFT) and Method for Fabricating the Same |
| TWI327447B (en) * | 2006-10-16 | 2010-07-11 | Chimei Innolux Corp | Method of fabricating a thin film transistor |
| US8227808B2 (en) * | 2007-12-06 | 2012-07-24 | Chimei Innolux Corporation | Method for manufacturing thin film transistor (TFT) and OLED display having TFTS manufactured by the same |
| TWI402982B (zh) * | 2009-03-02 | 2013-07-21 | Innolux Corp | 影像顯示系統及其製造方法 |
-
2006
- 2006-05-11 US US11/432,116 patent/US20070262311A1/en not_active Abandoned
-
2007
- 2007-04-28 CN CN2007100977204A patent/CN101071793B/zh active Active
-
2009
- 2009-05-01 US US12/434,032 patent/US7915103B2/en active Active
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101546732B (zh) * | 2007-12-06 | 2013-07-17 | 群创光电股份有限公司 | 薄膜晶体管制造方法及具有该薄膜晶体管的显示器 |
| CN101924070A (zh) * | 2010-05-20 | 2010-12-22 | 昆山工研院新型平板显示技术中心有限公司 | 一种有源矩阵有机发光显示器及其制造方法 |
| CN102097368A (zh) * | 2010-11-08 | 2011-06-15 | 昆山工研院新型平板显示技术中心有限公司 | 一种低温多晶硅薄膜晶体管阵列基板的制造方法 |
| CN103295962A (zh) * | 2013-05-29 | 2013-09-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法，显示装置 |
| US9515100B2 (en) | 2013-05-29 | 2016-12-06 | Boe Technology Group Co., Ltd. | Array substrate, manufacturing method thereof and display device |
| CN104538401B (zh) * | 2014-12-23 | 2017-05-03 | 深圳市华星光电技术有限公司 | Tft基板结构 |
| CN104538401A (zh) * | 2014-12-23 | 2015-04-22 | 深圳市华星光电技术有限公司 | Tft基板结构 |
| CN106298645A (zh) * | 2016-08-17 | 2017-01-04 | 深圳市华星光电技术有限公司 | 一种tft基板的制备方法 |
| CN108615680A (zh) * | 2018-04-28 | 2018-10-02 | 京东方科技集团股份有限公司 | 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法 |
| WO2019205569A1 (zh) * | 2018-04-28 | 2019-10-31 | 京东方科技集团股份有限公司 | 多晶硅层及其制造方法、薄膜晶体管及阵列基板的制造方法 |
| US11087981B2 (en) | 2018-04-28 | 2021-08-10 | Boe Technology Group Co., Ltd. | Poly-silicon layer and method of manufacturing the same, methods of manufacturing thin film transistor and array substrate |
| CN110085511A (zh) * | 2019-04-08 | 2019-08-02 | 深圳市华星光电技术有限公司 | 多晶硅薄膜的制备方法和薄膜晶体管 |
| CN110867459A (zh) * | 2019-11-27 | 2020-03-06 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
| CN110867459B (zh) * | 2019-11-27 | 2022-12-09 | 厦门天马微电子有限公司 | 显示面板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101071793B (zh) | 2010-06-23 |
| US7915103B2 (en) | 2011-03-29 |
| US20090215212A1 (en) | 2009-08-27 |
| US20070262311A1 (en) | 2007-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101071793B (zh) | 平面显示器及其制作方法 | |
| US10297622B2 (en) | Organic light-emitting display device comprising multiple types of thin-film transistors and method of fabricating the same | |
| KR101987218B1 (ko) | 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치 | |
| CN102479752B (zh) | 薄膜晶体管、有源矩阵背板及其制造方法和显示器 | |
| CN102544070A (zh) | 微晶薄膜晶体管、包括该晶体管的显示装置及其制造方法 | |
| KR100458710B1 (ko) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
| KR101116093B1 (ko) | 반도체장치 및 그 제조방법과 표시장치 | |
| JP2006332400A (ja) | 薄膜半導体装置およびその製造方法 | |
| CN102379041A (zh) | 薄膜晶体管阵列器件、有机el显示装置以及薄膜晶体管阵列器件的制造方法 | |
| KR100458714B1 (ko) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 | |
| KR100566894B1 (ko) | Ｍｉｌｃ를 이용한 결정질 실리콘 ｔｆｔ 패널 및 제작방법 | |
| JP4675680B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP2002076352A (ja) | 表示装置及びその作製方法 | |
| CN101789434B (zh) | 影像显示系统及其制造方法 | |
| US7256457B2 (en) | Thin-film transistor device, utilizing different types of thin film transistors | |
| US8603869B2 (en) | Method of fabricating thin film transistor having amorphous and polycrystalline silicon | |
| CN101834189A (zh) | 图像显示系统 | |
| JP4439794B2 (ja) | 半導体装置の作製方法 | |
| US20060234410A1 (en) | Method for fabricating organic electroluminescent devices | |
| TWI274304B (en) | Flat panel display and fabrication method thereof | |
| KR100749478B1 (ko) | 고상 결정화 장치 및 이를 이용한 박막 트랜지스터의 제조방법 | |
| JP2007081327A (ja) | 半導体装置の作製方法 | |
| KR20070095043A (ko) | 표시 장치의 제조 방법 | |
| KR20060070861A (ko) | 액정 표시 장치용 박막 트랜지스터의 제조 방법 | |
| JP2002132185A (ja) | 薄膜トランジスタとその製造方法、それを用いたｔｆｔアレイ、液晶表示装置、ｅｌ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |