CN101068109A

CN101068109A - 校正数字信号的占空比的方法和系统

Info

Publication number: CN101068109A
Application number: CNA2007101047753A
Authority: CN
Inventors: 齐洁明; D·W·博尔斯特勒; E·黑卢
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2006-05-01
Filing date: 2007-04-26
Publication date: 2007-11-07
Anticipated expiration: 2027-04-26
Also published as: US20070252629A1; JP5041867B2; CN100561865C; US7330061B2; JP2007306555A

Abstract

所公开的方法和设备测量和校正参考时钟信号的占空比，所述参考时钟信号由时钟电路提供给占空比测量(DCM)电路。在一个实施例中，DCM电路包括由充电泵驱动的电容器。参考时钟信号驱动该充电泵。时钟电路在多个已知占空比值之间改变参考时钟信号的占空比。DCM电路将对应于每个已知占空比值的结果电容器电压值存储在数据存储器中。DCM电路通过充电泵将具有未知占空比的测试时钟信号施加给电容器，由此将电容器充电到一个新的电压值，该新的电压值对应于该测试时钟信号的占空比。控制软件访问数据存储器以确定测试时钟信号所对应的占空比，由此提供一个测量占空比。当测量占空比不同于预定占空比时，该设备产生一个误差信号。

Description

校正数字信号的占空比的方法和系统

技术领域

这里的公开内容一般地涉及数字系统，更特别的涉及测量这些系统所采用信号的占空比的方法和设备。

背景技术

占空比是指数字信号如时钟信号在一个完整信号循环或周期期间表现出“高”状态的时间百分比。在旧的采用相对低的时钟速度的数字系统中，参考时钟信号的占空比对于系统性能来说一般并不关键。然而，随着时钟速度增加，参考时钟信号的占空比对于数字系统性能来说可能变得非常重要。

当一个高速时钟信号给一个高性能处理器计时时，该时钟信号的占空比在处理器性能中扮演重要角色。例如，处理器可能在时钟信号脉冲的前沿和尾沿上都访问系统存储器。在该情况下，存储器访问速度表现出与时钟信号脉冲持续时间的直接关系。因而，时钟脉冲的占空比直接影响存储器访问速度。

对为处理器和存储器系统计时的参考时钟信号，处理器系统设计者通常优选50％的占空比。然而，用于最高系统性能的最优时钟信号占空比因特定半导体元件而不同。造成最优占空比的这种差异的原因包括：半导体工艺的差异以及半导体模型与作为结果制造出的半导体硬件之间的相关性的差异。

要在特定应用中使时钟信号的占空比最优化，重要的是首先能够测量该信号的占空比。遗憾的是，在处理器或其他数字集成电路(IC)中测量高速时钟信号的占空比出现了很多问题。例如，如果一个外部占空比测量电路连接到IC的时钟管脚，那么测量电路中的逻辑会导致原始时钟信号的占空比变差。换句话说，测量电路的外部逻辑改变了原始时钟信号的占空比，因而使得占空比的测量固有地不精确。

另一种测量数字IC时钟信号的方法是皮秒成像电路分析(PICA)，该分析检测时钟脉冲前沿和尾沿上所发出光的光量子以确定这些时钟脉冲的占空比。尽管这种类型的占空比分析能够起作用，但是它是非常昂贵的。此外，这种类型的分析会破坏测试中的元件。

所需要的是一种解决上述问题的占空比测量方法和设备。

发明内容

从而，在一个实施例中，公开了一种用于确定数字信号的占空比的方法。该方法包括：通过占空比测量(DCM)电路在校准模式下的操作，将多个电压值和对应的占空比值存储在数据存储器中，每个电压值依赖于相应的占空比值。该方法还包括：通过该占空比测量(DCM)电路在测试模式下的操作，确定表现出未知占空比的测试时钟信号的占空比。在测试模式下的操作步骤包括：通过DCM电路中的充电器电路接收表现出未知占空比的测试时钟信号。在测试模式下的操作步骤还包括：通过充电器电路将DCM电路中的电容器充电到依赖于该测试时钟信号的占空比的测试电压值。在测试模式下的操作步骤还包括：通过控制机制访问数据存储器以确定对应于该测试电压值的占空比，由此定义测试时钟信号的测量占空比值。该方法还包括通过产生测试时钟信号的可编程占空比时钟电路在校正模式下的操作，将测试时钟信号的占空比从测量占空比值改变为预定占空比值。

在另一个实施例中，公开了一种确定和校正数字信号的占空比的占空比校正系统。该系统包括：数据存储器和连接到该数据存储器的占空比测量(DCM)电路。该DCM电路在校准模式下操作以将多个电压值和对应的占空比值存储在数据存储器中，每个电压值依赖于相应的占空比值。该系统还包括连接到该DCM电路的控制机制。该控制机制配置为在校准模式下对该DCM电路进行控制并且在测试模式下对该DCM电路进行控制，在测试模式中该系统确定表现出未知占空比的测试时钟信号的占空比。该DCM电路包括充电器电路，该充电器电路在测试模式下操作以接收测试时钟信号。该充电器电路将DCM电路中的电容器充电到依赖于测试时钟信号的占空比的测试电压值。该控制机制在测试模式下操作以访问数据存储器，从而确定对应于该测试电压值的占空比，由此定义测试时钟信号的测量占空比值。该系统还包括连接到DCM电路的可编程占空比时钟电路。该可编程占空比时钟电路产生测试时钟信号并在校正模式下操作以将测试时钟信号的占空比由测量占空比值改变为预定占空比值。

附图说明

附图示出了本发明的仅作为示例的实施例并且由此并不限制本发明的范围，因为本发明的概念也适合于其他等效的实施例。

图1示出了所公开的占空比测量(DCM)设备的一个实施例。

图2示出了采用图1中公开的DCM设备的一个信息处理系统(IHS)的实施例。

图3A示出了描述图2的IHS中的信号的时序图，其中参考时钟信号的占空比大于50％。

图3B示出了描述图2的IHS中的信号的时序图，其中参考时钟信号的占空比等于50％。

图3C示出了描述图2的IHS中的信号的时序图，其中参考时钟信号的占空比小于50％。

图4示出了描述在图2的IHS中控制软件或硬件所采用的方法步骤的流程图。

图5示出了在不同时钟信号占空比数据值上图1的DCM设备的输出电压的曲线图。

图6示出了一个采用反馈机制来校正时钟信号占空比的DCM电路。

图7示出了一个采用图6中公开的DCM设备的信息处理系统(IHS)的实施例。

图8示出了描述在图7的IHS中控制软件或硬件所采用的方法步骤的流程图。

具体实施方式

图1描述一个测量数字信号占空比的占空比测量(DCM)电路100，该数字信号例如是出现在测试输入100A处的二进制时钟信号CLK_TEST。DCM电路100还包括一个接收表现出已知占空比的校准时钟信号CLK_CALIB的校准输入100B。DCM电路100还包括一个提供包括占空比信息的输出电压VC_OUT的输出100C。VC_OUT值随着在测试输入100A上的时钟信号CLK_TEST的占空比而变化。换句话说，随着在测试输入100A上的时钟信号CLK_TEST的占空比发生变化，在输出100C上的输出电压VC_OUT值也相应地发生变化。在一个实施例中，输出电压VC_OUT因输入CLK_TEST信号的占空比而相反地或间接地变化。换句话说，随着输入CLK_TEST信号的占空比增大，对应的VC_OUT减小。其他实施例可能采用正变(direct variation)，例如，其中随着输入CLK_TEST信号占空比增大对应的VC_OUT也增大。在一个实施例中，VC_OUT和信号占空比之间的关系是线性的。

在图2示出的一个实施例中，集成电路(IC)205包括在衬底或芯片上的占空比测量电路100以及其他功能块。换句话说，该布置是一种“片上”配置，其中IC 205在一个普通芯片或衬底上包括DCM电路100以及其他功能块。通过“片上”提供DCM电路100，该布置改善了外部或“片外”DCM技术所经历的占空比变差问题。集成电路205可能表现出几种不同配置，例如处理器、微处理器、微控制器以及实质上希望对其进行占空比测量的任何数字逻辑电路。在图2示出的特定实施例中，IC 205是在一个信息处理系统(IHS)200中工作的处理器。下面将更详细的讨论信息处理系统(IHS)200。

回到图1，DCM电路100包括：充电泵电路102、时钟选择电路104、充电泵时间窗控制电路106、IUP/IUD控制电路108、VC初始化f控制电路110以及输出缓冲器112，所有这些部分如图所示地连接在一起。如下面更详细地解释的那样，DCM电路100最初操作于校准模式下，并在完成校准之后接着进入测试模式。充电泵电路102包括以下连接在电压源VDD与地之间的串联连接元件：IUP电流源114、PFET 116、NFET118，以及IDN电流源120。PFET 116的漏极连接NFET 118的漏极以形成一个节点122。电容器124连接节点122与地。IUP电流源114和IDN电流源120控制电容器124中的充电电量以及由此控制通过节点122表现出的电压VC。

以下通过更详细的讨论引入对DCM电路100中的校准模式和测试模式操作的更高程度的认识。在一个实施例中，在校准模式期间，DCM电路100将节点122处的电压VC设定为等于VDD/2、即轨电压(railvoltage)VDD的一半的预定电压。DCM电路100校准IUP电流源114和IDN电流源以便以一种平衡的方式操作，从而使IUP电流源114向电容器124提供的电流与IDN电流源120从电容器124接收或消耗的电流一样多。跨电容器124的电压VC由此稳定在预定的电压，VDD/2。

当在校准模式下时，DCM电路100对充电泵电路102施加一个外部时钟信号CLK_CALIB，其表现出一个已知占空比，例如60％。在60％占空比的时钟信号中，时钟脉冲在60％的时钟周期内为高，而在剩下40％的时钟周期内为低。以这种方式给充电泵电路102提供60％占空比的信号，打乱了IUP电流源114的电流提供动作和IDN电流源120的电流接收动作之间先前已有的平衡。换句话说，在这个特定实施例中，给充电泵电路102提供60％占空比的信号驱使电压VC低于预定的稳定的VDD/2。类似地，给充电泵电路102提供较低占空比的信号例如40％占空比的信号驱使电压VC高于预定的稳定的VDD/2值。

图2的信息处理系统(IHS)200，在一个实施例中充当测试设备，给其中的IC 205和DCM电路100提供多个具有不同已知占空比的时钟信号CLK_CALIB。每个不同占空比的时钟信号在节点122上引起不同的相应电压VC。IHS 200将每个不同时钟校准信号的占空比、频率和对应的电压VC记录入位于存储器或数据存储器215中的查找表210。在占空比数据填满查找表210时校准模式完成。然后IHS 200切换到测试模式，其中IHS 200给DCM电路100提供一个测试信号CLK_TEST。通过读取输出100C上的VC_OUT电压，IHS 200提取节点122上结果VC值的读数。然后IHS 200访问查找表210以确定哪个占空比值最接近地匹配该VC_OUT电压值。如果VC_OUT值落在查找表210中两个VC_OUT电压数据点之间，则IHS 200根据这两个数据点外推或内推以确定对应于该VC_OUT电压值的实际占空比。下面将更详细地讨论DCM 100的校准模式和测试模式。

进入校准模式时，VC初始化控制电路110将节点122上的电压VC初始化到预定的电压，在这个特定实施例中也就是VDD/2。VC初始化控制电路110连接到输出缓冲器112。输出缓冲器112有效地将电容器124上的VC电压传输给输出110C作为输出电压，VC_OUT。在一个实施例中，缓冲器112包括如图1所示配置的差分放大器126。以这种方式，VC_OUT的变化对应于电容器电压VC的变化。

更详细地，VC初始化控制电路110包括：比较器128、其非反相输入连接到缓冲器112中差分放大器126的非反相输入。比较器128的反相输入连接到电压源(没有示出)，该电压源提供等于1/2电源电压或轨电压的电压，也就是VDD/2。比较器128的输出连接到或门130的输入，或门130的输出连接到PFET 132。PFET 132控制电流是否从电流源134流出以在节点122上对电容器124进行充电。或门130的另一输入接收一个初始化控制阻挡信号，INIT_CTL_B，其在校准模式开始时初始地表现为逻辑低或零。PFET 132和电流源134的串联组合如图所示地连接在电压轨VDD和电容器124之间。以这种方式，或门130的输出上的信号控制PFET 132导通以允许电流I INIT从电流源134流入节点122上的电容器124，或截止以防止这样的电流流动。

校准处理开始于DCM电路100第一次接收电源轨电压，也就是VDD。INIT_CTL_B信号在DCM电路100接收电能之后控制初始化处理的开始。INIT_CTL_B信号从高跃变到低以开始DCM电路100的初始化。比较器128产生一个初始化完成信号INIT_DONE，该信号初始为低以表示初始化还没完成。当INIT_DONE信号随后转为高时，这表示完成了将电压VC初始化在预定值VDD/2上。

节点122上的电压VC初始为零。比较器128确定在它的非反相输入上的零电压小于在它的反相输入上的VDD/2电压。由此，比较器128输出逻辑零，或门130的一个输入接收该逻辑零。作为响应，或门130产生一个逻辑低输出，因为另一个或门输入由于INIT_CTL_B信号的低状态已经是低。响应于或门130的输出变低，PFET 132导通，由此将电流源134和电容器124相连。来自电流源134的电流I INIT将电容器124充电到电压VDD/2。然后比较器128检测到VC电压现在等于VDD/2，由此比较器128的输出变低。初始化完成信号INIT_DONE现在跃变为高以表示初始化完成，由此使电容器124上的VC电压初始化为VDD/2，它是电源轨电压VDD的1/2。

为了允许VC初始化控制电路100将电容器124上的VC电源初始化为VDD/2，DCM电路100在电路110进行初始化时有效地断开充电泵电路102。为了达到这个结果，VC初始化电路110的电容器128的输出连接到IUP/IDN控制电路108中与门136的一个输入。IUP/IDN控制电路108能够激活IUP电流源114以给节点122提供电荷，以对电容器124进行充电。IUP/IDN控制电路108也能够激活IUP电流源120以对电容器124进行放电。IUP/IDN控制电路108也能够让IUP电流源114和IDN电流源120两者如在上述初始化处理期间那样禁用。

在校准模式期间，IUP/IDN控制电路108初始断开充电泵电路102以允许VC初始化控制电路110将节点122上的电压VC充电至VDD/2。在这个特定实施例中，IUP电流源114是一个低有效装置。由此，当IUP电流源114在它的使能输入上的IUP_CTL控制信号为高时断开，在IUP_CTL控制信号为低时导通。相反，在这个实施例中IDN电流源120是一个高有效装置。由此，IDN电流源120在它的使能输入上的IDN_CTL控制信号为低时断开，在IDN_CTL控制信号为高时导通。本领域普通技术人员可以将上述逻辑反相，仍然能够达到相同的结果。如上面所讨论的，在校准模式期间，比较器128初始表现出逻辑低或零输出。与门136的一个输入接收这个逻辑零，并且作为响应与门136表现出逻辑低或零。反相器138将这个逻辑低反相为逻辑高，反相器138将其作为IUP_CTL信号提供给电流源114的使能输入。响应于逻辑高的IUP_CTL使能信号，充电泵114断开。

与门136的输出也连接到IDN电流源120的使能输入。由此在与门136的输出上的逻辑低或零流向IDN电流源120的使能输入，作为IDN_CTL使能信号。在这个实施例中，因为电流源120是一个高有效装置，所以这个逻辑低时IDN电流源120断开。由此，在校准模式期间，充电泵102的IUP和IDN电流源初始是断开的。这允许在校准模式开始时VC初始化控制电路110在不受到充电泵电路102的干扰的条件下将节点122初始化为电压VDD/2。

一旦初始化完成并且电容器124的电压VC达到VDD/2，就将比较器128的输出切换到逻辑高。换句话说，比较器128的输出上的INIT_DONE信号从逻辑低变成逻辑高。比较器128将这个逻辑高或1发送给IUP/IDN控制电路108两者，并且发送给充电泵时间窗控制电路106的计数器140。同时在校准模式下，DCM电路100激活CLK_SEL信号以指示多路器(MUX)142选择CLK_CALIB时钟校准信号并且将该信号传递到多路器的输出。CLK_CALIB时钟校准信号是一个表现出已知占空比例如50％的参考时钟信号。MUX 142的CLK_CALIB输入连接到计数器140的时钟输入CLK。以这种方式，MUX 142和计数器140同时接收CLK_CALIB信号。计数器140的COUNT_EN输入上的逻辑高激活充电泵时间窗控制电路106的计数器140。由此，计数器140现在开始对它在它的CLK输入上接收的校准时钟脉冲进行计数。但是，在这样的计数开始前，DCM电路100将一个表现出逻辑低的初始控制阻挡信号，INIT_CTL_B，发送给计数器140的RESET_B输入。这在计数开始前将计数器140中的计数重置为零。然后计数器140开始从零开始向上计数直到它达到预定数量的时钟脉冲，这时计数器140将它的CARRY(进位)位从零翻转到1以信号通知计时窗结束。INIT_CTL_B信号发生器(没有示出)产生INIT_CTL_B信号。

在由控制器140控制的计时窗期间，IUP电流源114和IDN电流源120都导通。由此，IUP电流源114将电流提供给节点122和电容器124。此外，在计时窗期间，IDN电流源120从节点122和电容器124接收或汲取电流。更详细地，在计时窗(TW)期间，当计数器140从零开始向上计数时，计数器140的CARRY输出表现出逻辑低或零。CARRY输出产生一个表示时序窗结束的TIME-UP信号。TIME-UP信号中的该逻辑零反转为与门136的反相输入上的逻辑高或1。与门136的另一输入也是逻辑高或1，因为一旦节点122上的电压VC达到VDD/2初始值，比较器128的输出就切换到逻辑高。由此，由于与门136的两个输入表现出逻辑高，与门136的输出也表现出逻辑高。反相器138将该逻辑高转化为逻辑低，然后将该信号作为使能信号IUP_CTL提供给IUP电流源114。IUP电流源114是一个低有效装置，由此在IUP电流源114的使能输入上的逻辑低IUP_CTL信号使得IUP电流源114导通。

如图1中所看到的一样，与门136的输出也连接到IDN电流源120的使能输入。由此，与门136在其输出上将逻辑高信号作为使能信号IDN_CTL提供给IDN电流源120的使能输入。IDN电流源120是一个高有效装置，由此其使能输出上的逻辑高信号使得IDN电流源120导通。由此，在计时窗TW期间，IUP电流源114和IDN电流源120两者都导通以分别对电容器122进行充电和放电。

尽管IUP电流源114和IDN电流源120在计时窗期间表现出使能状态或导通状态，但是电流并不从这些使能电流源流出，除非PFET 116或NFET 118导通以准许这样的电流流动。但是在实际实践中，在计时窗期间，MUX 142输出上的CLK_IN时钟信号指示PFET 116和NFET118交替地导通。由此，充电泵电路102的IUP和IDN电流源确实激活以在计时窗期间提供激活的充电泵。当IUP电流源114导通时，IDN电流源120断开，反之亦然。当比较器128输出上的INIT_DONE信号从低跃变为高时，这个动作将使计数器140的COUNT_EN计数使能输入变为高。随着计数器140现在被启用，计数器140开始时间窗TW并且开始对它的CLK输入上的时钟脉冲进行计数。换句话说，计数器140对该时间窗期间已知占空比的CLK_CALIB时钟校准信号的脉冲进行计数。在计数器140向上计数到预定数量的脉冲之后时间窗结束。在到达时间窗结尾时，计数器140将一个逻辑1发送给它的CARRY输出，由此给与门136的反相输入接收的TIME_UP信号提供一个逻辑1值。这个动作使与门136的输出跃变为逻辑低，由此禁用IUP电流源114和IDN电流源120。

每个时钟脉冲包括一个逻辑高部分和一个逻辑低部分。依赖于特定时钟脉冲的占空比，逻辑高可以在持续时间上等于逻辑低以提供50％的占空比。如果在持续时间上时钟信号脉冲的逻辑高比逻辑低长，那么这个时钟信号表现出一个大于50％的占空比。如果在持续时间上时钟信号脉冲的逻辑低比逻辑高长，那么这个时钟信号表现出一个小于50％的占空比。以下描述了充电泵电路102对于下述不同情况是如何工作的：MUX 142的输出上的时钟信号表现出一个50％的占空比、一个大于50％的占空比以及一个小于50％的占空比。

PFET 116是一个低有效装置，因为当它在它的输入或门上接收到一个逻辑低信号时它导通。NFET 118是一个高有效装置，因为当它在它的输入或门上接收到一个逻辑高信号时它导通。由此，当PFET 116接收到一个逻辑低信号时，例如在时钟脉冲的低部分期间，则PFET 116导通以允许IUP电流源114在时钟脉冲的低部分期间给电容器124充电。对于时钟信号的低部分，在PFET 116导通的同时，NFET 118截止。当NFET 118接收到一个逻辑高信号时，例如在时钟脉冲的高部分期间，则NFET 118导通以允许IDN电流源120在时钟脉冲的高部分期间从电容器124消耗电流。换句话说，在时钟脉冲的低部分期间，IUP电流源114使电流进入电容器124并且给电容器124充电。但是，在时钟脉冲的高部分期间，IDN电流源120从电容器124中接收电流并且给电容器124放电。

MUX 142给充电泵电路102提供的时钟信号，CLK_IN，包括时间窗TW期间的一串脉冲。这串时钟脉冲中的每个脉冲包括一个逻辑低部分和一个逻辑高部分。如果逻辑低部分和逻辑高部分表现出相同的持续时间，如在50％占空比时钟信号的情况下，那么随着时间推移，IUP电流源114将给电容器124充上和IDN电流源120使电容器124消耗的相同的电量。在这种情况下，跨电容器124的电压VC将保持在它的初始值，也就是VDD/2。由此，对于50％占空比的方案，时间窗TW结束时的电压VC和时间窗TW开始时的电压VC相同。

但是，如果每个脉冲的逻辑高部分表现出比逻辑低部分更长的持续时间，如在大于50％占空比时钟信号的情况下，那么随着时间推移，IDN电流源120将从电容器124消耗多于IUP电流源114补给或提供给电容器124的电量。在这种情况下，在时间窗TW期间跨电容器124的电压VC将从初始值即VDD/2减少到时间窗TW结束时的一个较小的结束电压VC。

在另一个方案中，如果每个脉冲的逻辑低部分表现出比逻辑高部分更长的持续时间，如在小于50％占空比的时钟信号的情况下，那么随着时间推移，IUP电流源114给电容器124提供多于IDN电流源120从电容器124消耗或接收的电量。在这种情况下，在时间窗TW期间跨电容器124的电压VC将从初始值即VDD/2增加到时间窗TW结束时的一个较大的结束电压VC。

当在校准模式下时，IHS 200采集有关多个不同数据点的校准信息或数据。更具体地，IHS 200采集校准信息，例如CLK_CALIB信号的占空比和频率以及对应的结果电压VC。为了实现这种数据采集，IHS 200中一个控制应用程序或控制软件217指示时钟电路改变由时钟电路220给DCM电路100提供的CLK_CALIB时钟校准信号占空比和频率。在这一功能中，控制软件217充当一个控制机制。对于CLK_CALIB信号的每个占空比和频率值，IHS 200确定并存储对应的VC_OUT电压值。在隔离缓冲器电路112进行缓冲之后，VC_OUT电压值和节点122上的电压VC相同。在一个实施例中，如图2所看到的，控制软件217在IHS200中充当一个控制机制，将时钟频率、时钟占空比以及对应VC_OUT电压值存储入查找表210。下面的表1示出了存储操作状态信息如占空比测量(DCM)信息的典型查找表(LUT)210。

表1-查找表(LUT)

频率(F)	占空比(％)	VC_OUT
频率(F)	占空比(％)	VC_OUT	1GHZ	30％	VDD/2+Delta2(＝0.85v)
1GHZ	40％	VDD/2+Delta1(＝0.79v)	1GHZ	30％	VDD/2+Delta2(＝0.85v)
1GHZ	40％	VDD/2+Delta1(＝0.79v)	1GHZ	50％	VDD/2(＝0.73v)
1GHZ	60％	VDD/2-Delta1(＝0.67v)	1GHZ	50％	VDD/2(＝0.73v)
1GHZ	60％	VDD/2-Delta1(＝0.67v)	1GHZ	70％	VDD/2-Delta2(＝0.61v)
			1GHZ	70％	VDD/2-Delta2(＝0.61v)
			2GHZ	30％	VDD/2+Delta2
2GHZ	40％	VDD/2+Delta1	2GHZ	30％	VDD/2+Delta2
2GHZ	40％	VDD/2+Delta1	2GHZ	50％	VDD/2
2GHZ	60％	VDD/2-Delta1	2GHZ	50％	VDD/2
2GHZ	60％	VDD/2-Delta1	2GHZ	70％	VDD/2-Delta2
			2GHZ	70％	VDD/2-Delta2
			3GHZ	30％	VDD/2+Delta2
3GHZ	40％	VDD/2+Delta1	3GHZ	30％	VDD/2+Delta2
3GHZ	40％	VDD/2+Delta1	3GHZ	50％	VDD/2
3GHZ	60％	VDD/2-Delta1	3GHZ	50％	VDD/2
3GHZ	60％	VDD/2-Delta1	3GHZ	70％	VDD/2-Delta2

参考表1，IHS 200首先给DCM电路的输入110B提供一个表现出1GHz频率和30％占空比的CLK_CALIB时钟信号。然后IHS 200检测在输出100C上的结果VC_OUT值，也就是初始VDD/2电压值加上某一增量值，Delta2。对于一个典型的DCM电路100，其中IUP和IDN＝150μA，电容器124＝24pF，以及时间窗(TW)等于50nS，IHS 200检测到输出100C上的VC_OUT为0.85v。为了检测或观测VC_OUT电压，在一个实施例中，处理器205包括一个将模拟电压VC_OUT转换为一个数字等效电压值的模拟数字(A/D)转换器225。由此，在当前的实例中，IHS 200将下列值或其数字等效值存储入查找表210(上面的表1)的第一行中，也就是1GHz，50％占空比，以及0.85v。在将这些数据点存储入查找表中之后，IHS 200就将一个表现出1GHz时钟频率和40％占空比的CLK_CAILB信号发送给DCM电路200。IHS 200观测结果VC_OUT电压并将该电压值连同频率和占空比信息存储入查找表210(上面的表1)的第二行中。IHS 200继续改变CLK_CALIB信号的占空比以获得对应VC_OUT电压值并将这些值存储入查找表210直到表完成。

在一个实施例中，IHS 200可以将CLK_CALIB信号的频率改变为其他频率，例如2GHz和3GHz，并采集对应的VC_OUT电压值，以便如上所示地存储在查找表210(表1)中。无论频率为多少，表现出相同占空比的CLK_CALIB信号都将导致近似相同的VC_OUT电压值。例如，对于相同观测时间窗(TW)，表现出30％占空比的一个2GHz或3GHz的CLK_CALIB信号将引发相同的IUP电流和IDN电流量，由此导致相同的VC_OUT。这也适用于其他CLK_CALIB占空比。

一旦IHS 200将已完成的查找表210存储入存储器215，DCM电路100就准备好从校准模式切换到测试模式以测量具有未知占空比的到来数字信号的占空比。如上所述，在校准模式期间，时钟电路220给DCM电路100提供校准时钟信号CLK_CALIB。在测试模式下，在充当控制机制的控制软件217的指导下，时钟电路220也给DCM电路100提供一个未知占空比的CLK_TEST信号。CLK_TEST信号是一个未知占空比的时钟信号，DCM电路100对其进行分析以确定其占空比。在一个可选实施例中，不同于时钟电路220的一个独立时钟电路可以给DCM电路100提供一个未知占空比的CLK_TEST信号。在任一情况下，通过与校准模式下较早将CLK_CALIB施加给充电泵102相同的方式将其施加给充电泵102，DCM电路100确定CLK_TEST信号的占空比。但是，当时钟电路220给DCM电路100施加CLK_TEST信号时，IHS 200判定CLK_SEL信号使得在MUX 142上选择CLK_TEST信号而非CLK_CALIB信号。现在MUX 142给充电泵102提供CLK_CALIB信号作为CLK_IN信号。IHS 200测量在输出100C上的结果VC_OUT信号以及向控制软件217报告该信息。

在一个实施例中，然后控制软件217访问查找表210并确定已存储在该表中的代表2个最接近VC_OUT值的数据点。程序217在这两个值之间进行内推以确定对应于所测量VC_OUT值的CLK_TEST信号的实际占空比。VC_OUT电压随着CLK_IN信号线性地改变。线性关系促使内推出实际占空比值。在另一个实施例中，控制软件将从其他占空比和VC_OUT数据点出发沿着由LUT 210中数据点所构成的直线外推当前CLK_IN信号的占空比。在一个实施例中，控制软件217向显示器230发送已确定的CLK_TEST测试信号的占空比值，以便测试操作人员或其他用户进行查看。

如图2中所见，IHS 200包括将处理器205连接到存储器215以及视频图像控制器240的总线235。显示器230连接到视频图像控制器240。非易失性存储器245，例如硬盘驱动器、CD驱动器、DVD驱动器、或其他非易失性存储器，连接到总线235，以便为IHS 200提供永久的信息存储。由此非易失性存储器245充当永久的数据存储器。操作系统250从非易失性存储器245载入存储器215以控制IHS 200的操作。控制软件217和查找表210也从非易失性存储器载入存储器215。I/O装置255，例如键盘和鼠标指示装置，连接到总线235。一个或更多扩展总线260，例如USB、IEEE 1394总线、ATA、SATA、PCI、PCIE以及其他总线，连接到总线235，以使外围设备和装置连接到IHS 200。网络适配器265连接到总线235，以使得IHS 200能够通过线缆或无线地连接到网络和其他信息处理系统。尽管图2示出了一个采用处理器205的IHS，但是IHS可能采取多种形式。例如，IHS 200可能采取台式计算机、服务器、便携式计算机、膝上型计算机、笔记本计算机、或其他形式因素计算机或数据处理系统的形式。IHS 200可能采取其他形式因素，例如游戏装置、个人数字助理(PDA)、便携式电话装置、通信装置或其他包括处理器和存储器的装置。

图3A是一幅时序图，其示出了当对表现出大于50％占空比的时钟信号CLK_IN进行操作时，DCM电路100采用的时序、控制和数据信号。更特别地，图3A是幅度相对于时间的曲线图，其显示了INIT_CTL_B信号、INIT_DONE信号、CLK_IN信号、TIME_UP信号和在节点122上的VC电压。INIT_CTL_B信号在跃变300上从高跃变为低，以指示VC初始化控制电路110将节点电压VC初始化为VDD/2的初始值。INIT_CTL_B信号的跃变300还指示计数器140将它的计数重置为零，使得计数器140准备好一旦时间窗(TW)开始便计数。当初始化完成时，也就是当节点122到达初始电压VDD/2时，INIT_DONE信号在跃变305上从低跃变为高以开始时间窗(TW)。

CLK_IN代表校准模式的CLK_CALIB时钟信号或测试模式的CLK_TEST时钟信号中的任一个，取决于CLK_SEL信号在MUX 142上选择这些模式中的哪一个。在涉及校准模式的主题例子中，CLK_SEL信号选择CALK_CALIB信号作为CLK_IN信号。在节点122初始化为电压VDD/2之后，INIT_DONE信号立即在跃变305上跃变到逻辑高以开始时间窗TW。在窗TW期间，计数器140对CLK_IN脉冲进行计数直到到达定义了窗TW的持续时间的预定数量的脉冲。当到达预定数量的CLK_IN脉冲时计数器140停止计数。作为响应，计数器140的CARRY输出变为高，由此在跃变310上TIME_UP信号从低跃变到高以结束时间窗TW。在其中时钟信号CLK_IN的占空比大于50％的这个方案中，在每个脉冲周期上IDN电流源120从电容器124接收电流的总计时间超过IUP电流源114为电容器124泵入或提供电流的总计时间。由此，在时间窗TW的持续时间上，交替地进行向电容器124提供电流以及从电容器124接收电流，产生一个锯齿状的曲线315，其幅度随着时间推移而减小，直到在时间窗TW结束时它到达最终的VC_OUT值。电压VC随时间推移从初始VDD/2减少，因为在整个时间窗TW的持续时间中，从节点122接收的电流多于向节点122提供的电流。在一个实施例中，测试模式下的时间窗TW持续时间和校准模式下的时间窗TW持续时间相同。

图3B是一幅时序图，示出了当对表现出等于50％占空比的时钟信号CLK_IN进行操作时，DCM电路200采用的时序、控制和数据信号。在其中时钟信号的占空比等于50％的这个方案中，在每个脉冲周期上IUP电流源114向电容器124提供电流的总计时间等于IDN电流源120从电容器124向地排出电流的总计时间。由此，在时间窗TW的持续时间上，向电容器124提供电流，并从电容器124接收电流，产生一个锯齿状的曲线320，其以与开始时的电压值VDD/2基本相同的电压值结束。在图3B中，INIT_CTL_B信号在跃变330上从高跃变到低以开始校准模式，节点122被初始化为预定电压VDD/2。INIT_DONE信号在跃变325上从低跃变到高，以结束将节点122初始化为电压VDD/2的步骤，并通过开始时间窗TW来开始测试模式。如以前那样，计数器140在时间窗TW期间对CLK_IN信号的脉冲进行计数，直到时间窗结束。在时间窗TW结束时，CARRY输出和TIME_UP信号在跃变335从低跃变到高，这样表示时间窗结束和计数结束。在一个实施例中，50％占空比情况下时间窗的持续时间与大于50％占空比情况下时间窗的持续时间相同。

图3C是一幅时序图，示出了当对表现出小于50％占空比的时钟信号CLK_IN进行操作时，DCM电路100采用的时序、控制和数据信号。在其中时钟信号的占空比小于50％的这个方案中，在每个脉冲期期间IUP电流源114向电容器124提供电流的总计时间超过IDN电流源120从电容器124向地排出电流的总计时间。由此，在时间窗TW的持续时间上，向电容器124提供电流，并从电容器124接收电流，产生一个锯齿状的曲线340，其幅度随时间推移而增大，直到到达时间窗TW结束时的最终VC_OUT值。在图3C中，INIT_CTL_B信号在跃变345上从高跃变到低，以开始校准模式，将节点122初始化为预定电压VDD/2。INIT_DONE信号在跃变350上从低跃变到高，以结束将节点122初始化为电压VDD/2的步骤，并通过开始时间窗TW来开始测试模式。如以前那样，计数器140在时间窗TW期间对CLK_IN信号的脉冲进行计数，直到时间窗结束。在时间窗TW结束时，CARRY输出和TIME_UP信号在跃变335从低跃变到高，这样表示时间窗结束和计数结束。在一个实施例中，小于50％占空比情况下时间窗的持续时间与大于50％占空比情况下以及等于50％占空比情况下时间窗的持续时间相同。此外，校准模式下时间窗TW的持续时间和测试模式下时间窗TW的持续时间相同。

图4是描述DCM电路100用于测量二进制数字信号如IHS 200中的时钟信号的占空比的方法的流程图。在一个实施例中，当IHS 200和DCM电流100执行如图4的流程图所示的步骤时，控制软件217控制IHS 200和DCM电路100的操作。可选地，IHS 200可能包括实现流程图图4中的时序操作和功能的控制硬件电路(没有示出)。当IHS 200判定INIT_CTL_B初始化信号在跃变300上从高跃变到低时，DCM电路100在方框400中进入校准模式。在一个实施例中，软件217控制INIT_CTL_B和INIT_DONE信号的生成，这两个信号按照流程图图4的方法控制DCM电路的操作。控制软件217也可以控制DCM电路100的当前模式，也就是指示DCM电路100在校准模式或测试模式下进行操作。可选地，控制电路(没有示出)也可以提供这个控制功能性。但是，在所示实施例中，软件217控制产生与图3A-图3C中的时序图一致的INIT_CTL_B信号。控制软件217或控制电路将一个CLK_SEL时钟选择信号发送给MUX 142，该信号指示MUX 142选择CLK_CALIB时钟校准信号。然后MUX 142将CLK_CALIB信号提供给充电泵102作为CLK_IN信号，如方框405所示。换句话说，CLK_SEL信号选择CLK_CALIB信号，也就是一个表现出未知占空比和频率的时钟信号。然后如方框410所示，DCM电路100将计数器140重置为零并将电容器124充电到一个等于VDD/2的电压值VC。如方框410所示，一旦电容器124上的电压到达VDD/2，控制软件217或控制电路就在跃变305上将INIT_DONE信号从低跃变到高以指示IINIT电流源134断开并使电流源134不再对电容器124中充电。

校准模式继续，如方框415所示，一旦电容器124上的电压到达预定初始电压电平，即VDD/2，INIT_DONE信号的跃变305就激活IUP和IDN电流源。INIT_DONE信号的跃变305也激活计数器140，使其开始对CLK_CALIB脉冲计数，由此标记时间窗(TW)开始。计数器140对时钟脉冲计数，直到到达定义了时间窗TW的结束的预定数量。在时间窗TW的整个持续时间上，IUP和IDN电流源交替地向电容器124提供电流和从电容器124消耗电流。如方框420所示，当计数器140到达触发计数器140的CARRY输出以使TIME_UP信号在310上跃变的预定计数值时，时间窗TW结束。在时间窗TW结束时保留的VC电压值经过隔离缓冲器112并变成电压VC_OUT。在隔离缓冲器112的缓冲动作之后，VC_OUT电压和节点122上的VC电压相同。

如方框425所示，IHS 200的控制软件217读取VC_OUT电压值。然后如方框430所示，控制软件217将该电压值连同当前的CLK_CALIB信号的已知占空比和频率一起存储为查找表210中的条目。在一个实施例中，控制软件217使用表现出几种不同已知占空比和频率的CLK_CALIB信号进行校准操作。控制软件217将针对每个占空比/频率组合的结果VC_OUT电压值存储入查找表210。方框435进行测试以确定IHS 200是否已经循环通过(cycle through)了CLK_CALIB信号的所有已知占空比/频率组合。查找表210可以包括任意数量的占空比、频率和对应VC_OUT电压条目。但是，校准模式下IHS 200收集的条目或数据点的数量越多，当IHS 200从校准模式切换到测试模式时，针对预期测试时钟信号来确定占空比就变得越精确。如果查找表210还没有完成，那么按照方框440，IHS 200前进到下一个CLK_CALIB时钟信号。处理流程继续返回方框405。处理程序继续，直到决定方框435确定查找表210完成。

当决定方框435确定查找表完成时，然后DCM 100按照方框445进入测试模式。在测试模式下，DCM电路100测量在测试输入100A上的未知占空比信号的占空比。测试模式和上面的校准模式不同，在校准模式中DCM电路100通过确定IHS 200从DCM电路100在输入100B上接收到的多个不同已知占空比信号中获取的典型数据点、VC_OUT来校准DCM电路100自身。当DCM电路100进入测试模式时，按照方框450，控制软件217或等效的控制硬件通过使用CLK_SEL信号的指示，在MUX 142上选择CLK_TEST信号。方框450执行类似于上面所讨论的方框405的选择功能，除了方框450是选择未知占空比的信号之外。按照方框455，然后DCM电路100重置计数器140并将电容器214上的电量初始化到预定初始值VDD/2。方框455表现出与上面所讨论的方框410相同的功能。方框460和465分别以与方框415和420类似的方式开始时间窗TW和结束时间窗TW。由此，测试模式采用和校准模式相同持续时间的时间窗TW。当时间窗TW在方框465中结束时，按照方框475，控制软件217读取在输出100C上的当前VC_OUT电压。一旦软件217取得VC_OUT电压，软件217就访问查找表210并选择最接近DCM电路100所读取的当前VC_OUT电压的已存储VC_OUT电压。在一个实施例中，IHS 200显示查找表210中最接近地近似于当前VC_OUT电压的占空比。当查找表210包括大量数据点时，也就是VC_OUT和对应的占空比值和频率，这种方法是最精确的。在另一个实施例中，通过选择两个最接近当前VC_OUT值的VC_OUT电压值并在两个对应的占空比之间内推，控制软件217可以近似得到在输出100C上的当前VC_OUT信号的占空比。这种方法可得到高度精确的内推占空比值。测量方法在结束方框485中结束。

图5是在几个数据点上VC_OUT电压相对于对应占空比的典型曲线图。在这个特定的实例中，时间窗是50nS，来自IUP和IDN电流源的电流是150μA，以及电容器124的电容是24pF。被观测的VC_OUT电压随着CLK_IN信号占空比的增大而线性地减小。换句话说，被观测的VC_OUT电压随着CLK_IN信号占空比的增加而相反地改变。当在测试模式下时，控制软件217接收当前VC_OUT电压，经由查找表210访问图5的曲线图，并选择对应于当前VC_OUT电压的占空比值。

图6是占空比测量(DCM)电路600的框图，该电路结合反馈机制操作以校正由一个可编程的占空比时钟发生器给DCM电路600提供的参考时钟信号的占空比。DCM电路600和图1的DCM电路100基本相同。当DCM电流600和图1的DCM电路100对比时，相似的标号表示相似的元件。如DCM电路100的情况那样，在DCM电路600的输出600C上的VC_OUT信号提供关于输入600A上的当前时钟信号占空比的指示。

图7描述了一个信息处理系统(IHS)700，其包括占空比测量(DCM)电路600以确定和调节可编程占空比时钟发生器605为DCM电路600提供的时钟信号的占空比。在图7所示的实施例中，集成电路(IC)705以与图2中的集成电路205类似的方式包括衬底或芯片上的占空比测量电路600以及其他功能块。IC 705可能表现出几种不同配置，例如处理器、微处理器、微控制器和实质上希望对其进行占空比测量的任何数字逻辑电路。在图7所示的特定实施例中，IC 705是一个处理器，其在IHS700中的功能是测量DCM电路600接收的测试时钟信号CLK_TEST的占空比。图7的IHS 700类似于图2的IHS 200。当IHS 700和IHS 200对比时，相似的标号表示相似的元件。

回到图6，可编程占空比时钟发生器电路605如图所示地连接到DCM电路600。控制软件717或等效的控制硬件以与图2的控制软件217类似的方式控制DCM电路600的操作和时序。更具体地，控制软件717与图7的IHS 700协作，以与软件217控制图2的DCM电路100的校准的方法类似的方式控制DCM电路600的校准。控制软件717也控制可编程占空比时钟发生器605给输入600A提供的CLK_TEST信号的占空比的测量。在图6和图7所示的实施例中，控制软件717与可编程占空比时钟发生器605协作以改变和校正时钟发生器605给DCM电路600提供的时钟信号的占空比中的误差。更特别地，DCM电路600采用控制软件717和可编程时钟发生器605作为反馈机制以调节或改变时钟信号的占空比，直到该时钟信号的占空比等于或近似等于预定的期望占空比值。

控制软件717结合IHS 700的其余功能块工作，以将CLK_TEST信号的当前测量占空比提供给图6中所示可编程时钟发生器605的当前测量占空比寄存器610。由此寄存器610存储已测量的当前时钟信号CLK_TEST的占空比，该时钟信号由可编程时钟发生器605提供给DCM电路600的输入600A。寄存器615存储CLK_TEST信号的期望占空比。测试操作者可以可编程地将期望占空比值，例如50％，输入到期望占空比寄存器615中。然后，误差检测器620，例如一个比较器电路，将寄存器610中的已测量占空比与寄存器610中的期望占空比进行比较。作为响应，误差检测器620产生一个指出当前测量占空比不同于期望占空比的程度的误差信号。响应于该误差信号，可编程时钟发生器605改变其产生的时钟信号的占空比，以减小实际测量占空比和期望占空比之间的差异。在这样的时钟占空比调节之后，DCM电路600再次测量当前占空比。如果在测量时钟占空比与期望时钟占空比之间仍存在任何差异，那么控制软件717和可编程时钟发生器605进一步调节时钟信号CLK_TEST的占空比。以这种方式，IHS 700提供一种反馈机制，其使实际测量占空比与期望占空比之间的任何占空比误差基本趋向零或一个非常小的值。

图7的IC 705包括一个A/D转换器725，其以类似于图2中的A/D转换器225的方式操作，将VC_OUT电压转换为控制软件717所采用的数字值。以这种方式，IC 705和DCM电路600将占空比信息提供给控制软件717。

图8示出了描述控制软件717控制下的占空比测量(DCM)电路600的操作的流程图。按照方框800，DCM电路600最初在校准模式下操作以便以与图4的流程图中的方框400-440类似的方式建立VC_OUT数据点和对应的占空比值。按照方框805，然后控制软件717将DCM电路600切换到测试模式。按照方框810，然后DCM电路600测量可编程占空比时钟发生器电路605给输入600A提供的时钟信号的当前占空比。按照决定方框815，然后可编程占空比时钟发生器605中的误差检测器620将当前测量占空比与期望占空比进行比较。更特别地，误差检测器620执行测试以确定当前测量占空比是否等于期望占空比。如果当前测量占空比等于期望占空比，那么处理流程继续回到方框805，从那里进一步的测试继续以保证没有误差或误差最小。但是，如果决定方框815确定当前测量占空比不等于期望占空比，则按照方框820，误差检测器620产生一个指出误差量的误差信号。作为响应，按照方框825，可编程占空比时钟发生器605中的时钟发生器电路625将改变当前时钟信号的占空比以校正误差信号所指出的误差量。按照方框830，误差检测器620继续监控新的当前测量占空比以观察误差现在是否等于零，也就是当前测量占空比是否等于或近似等于期望占空比。如果误差情况发生，则处理流程继续回到框805，提供连续的误差监控和反馈。以这种方式，结合控制软件而操作的可编程占空比时钟发生器605提供一个反馈机制，其使测试时钟信号的当前测量占空比和期望占空比之间的误差基本趋向零或最小值。在一个实施例中，控制软件717可以包括当前占空比寄存器610和期望占空比寄存器615的存储功能。此外，控制软件717还可以包括误差检测器620的误差检测功能。在这样一个实施例中，控制软件717将一个误差信号提供给时钟发生器625，控制时钟发生器625产生的输出时钟信号的占空比。此外，如图7所述，控制软件717还可以控制对查找表210中的VC_OUT值以及对应占空比和频率的存储。

本领域普通技术人员将意识到，已公开的各种结构，例如控制应用程序217、控制应用程序717、查找表(LUT)210、当前测量占空比寄存器610、期望占空比寄存器615可以以硬件或软件形式实现。此外，图4和图8的流程图的方框所表现的方法可以包含在一个计算机程序产品中，例如媒体磁盘、媒体驱动器、或其他媒体存储器中。

在一个实施例中，所公开的方法可以实现为一个应用程序，也就是代码模块中的一组指令(程序代码)，其例如可以驻留在图2中的IHS 200或图7中的IHS 700的系统存储器215中。在由处理器205或705请求之前，这组指令可以存储在另一个存储器，例如，如硬盘驱动器之类的非易失性存储器245中，或诸如光盘或软盘270之类的可移动存储器中，或者可以经由因特网或其他计算机网络下载。由此，所公开的方法可以以将在诸如IHS 200或IHS 700之类的计算机中使用的一个计算机程序产品的形式实现。应当注意，在这样一个实施例中，实现控制软件717的功能或其他系统功能的代码可以存储在系统存储器215中，而处理器705执行该编码。另外，尽管上述的各种方法可以方便地实现在选择性地由软件激活或改装的通用计算机中，但是本领域的普通技术人员也能够理解，这些方法可以在硬件、固件或构造为执行所要求的方法步骤的更专门的设备中实现。

上述内容公开了一个信息处理系统(IHS)，在一个实施例中，它测量数字信号如时钟信号的占空比。在另一个实施例中，IHS同时测量和校正数字信号如时钟信号的占空比。

根据对本发明的该描述，本发明的修改或可选实施例对于本领域普通技术人员来说是显而易见的。从而，本描述教导了本领域普通技术人员实现本发明的方式，并且本描述只能理解为是说明性的。所示和所述的本发明形式组成了现在的实施例。本领域普通技术人员可能在各部分的外形、大小和排列上做出各种各样的变化。例如，本领域普通技术人员可以以等效的元件替换这里所说明以及所描述的元件。此外，在不偏离本发明的范围的情况下，本领域普通技术人员在得到本发明描述的启发之后，可以使用本发明的某些特征而不依赖于其他特征的使用。

Claims

1.一种校正数字信号的占空比的方法，该方法包括：

通过占空比测量(DCM)电路在校准模式下的操作，将多个电压值和对应占空比值存储到数据存储器中，每个电压值依赖于相应的占空比值；

通过占空比测量(DCM)电路在测试模式下的操作，确定表现出未知占空比的测试时钟信号的占空比，DCM电路在测试模式下的操作包括：

通过DCM电路中的充电器电路，接收表现出未知占空比的测试时钟信号；

通过所述充电器电路，将DCM电路中的电容器充电到一个依赖于测试时钟信号的占空比的测试电压值；以及

通过控制机制，访问数据存储器以确定对应于测试电压值的占空比，由此定义测试时钟信号的测量占空比值；以及

通过产生测试时钟信号的可编程占空比时钟电路在校正模式下的操作，将测试时钟信号的占空比从测量占空比值改变为预定占空比值。

2.根据权利要求1所述的方法，进一步包括：通过所述可编程占空比时钟电路中的误差检测器，产生一个指出测量占空比值和预定占空比值之间误差的误差信号。

3.根据权利要求2所述的方法，进一步包括：改变测试时钟信号的占空比以降低测量占空比值和预定占空比值之间的误差。

4.根据权利要求1所述的方法，其中数据存储器中的电压值随着数据存储器中的占空比值线性变化。

5.根据权利要求1所述的方法，其中将DCM电路置于集成电路(IC)上，DCM电路确定针对该IC的测试时钟信号的占空比。

6.根据权利要求1所述的方法，其中充电步骤采用充电泵给电容器充电。

7.一种校正数字信号的占空比的方法，该方法包括：

占空比测量(DCM)电路在校准模式下的操作，包括：

通过DCM电路中的充电器电路，接收多个参考时钟信号，每个参考时钟信号表现出不同的已知占空比并在不同的基本相等的时间周期期间被接收，DCM电路包括电容器；

通过所述充电器电路，将电容器充电到多个电压值，每个参考时钟信号表现出不同的已知占空比值，该占空比值使得充电电路将电容器充电到不同的相应电压值；

针对相应的参考时钟信号，在数据存储器中存储多个电压值和对应的已知占空比值；

占空比测量(DCM)电路在测试模式下的操作，包括：

通过充电器电路，接收表现出未知占空比的测试时钟信号；

通过充电器电路，将电容器充电到对应于测试时钟信号的占空比的测试电压值；以及

通过控制机制，访问数据存储器以确定测试电压值所对应的占空比，由此定义测试时钟信号的测量占空比值；以及

8.根据权利要求7所述的方法，进一步包括：通过可编程占空比时钟电路中的误差检测器，产生一个指出测量占空比值和预定占空比值之间误差的误差信号。

9.根据权利要求8所述的方法，进一步包括：改变测试时钟信号的占空比以降低测量占空比值和预定占空比值之间的误差。

10.根据权利要求7所述的方法，其中充电器电路包括充电泵，该方法包括通过充电泵给电容器充电。

11.根据权利要求7所述的方法，进一步包括：当DCM电路在校准模式下操作时，将电容器初始化在预定电压值上。

12.根据权利要求7所述的方法，其中在测试模式期间，测试时钟信号包括在相应脉冲时间周期内的多个脉冲，每个脉冲表现出具有各自的持续时间的第一逻辑状态和第二逻辑状态，第一逻辑状态和第二逻辑状态各自的持续时间定义了测试时钟信号的占空比，充电器电路在第一逻辑状态期间给电容器充电而在第二逻辑状态期间给电容器放电，电容器上的结果电压值由此对应于测试时钟信号的占空比。

13.根据权利要求12所述的方法，其中在校准模式期间，每个参考时钟信号包括在相应时间周期内的多个脉冲，每个脉冲表现出具有各自的持续时间的第一逻辑状态和第二逻辑状态，第一逻辑状态和第二逻辑状态各自的持续时间定义了每个参考时钟信号的占空比，充电器电路在第一逻辑状态期间给电容器充电而在第二逻辑状态期间给电容器放电，电容器上的结果电压值由此对应于相应参考时钟信号的已知占空比值。

14.根据权利要求7所述的方法，其中在校准模式期间对于每个参考时钟信号，充电电路给电容器充电的时间相同。

15.根据权利要求14所述的方法，其中在测试模式期间充电电路给电容器充电的时间量与在校准模式期间充电电路给电容器充电的时间量相同。

16.根据权利要求7所述的方法，其中控制机制根据存储在数据存储器中的电压值和相应的占空比值内推确定对应于测试时钟信号的占空比。

17.根据权利要求7所述的方法，其中控制机制根据存储在数据存储器中的电压值和相应的占空比值外推确定对应于测试时钟信号的占空比。

18.一种确定并校正数字信号的占空比的占空比校正系统，该系统包括：

数据存储器；

占空比测量(DCM)电路，连接到所述数据存储器，DCM电路在校准模式下操作以将多个电压值和对应的占空比值存储到数据存储器中，每个电压值依赖于相应的占空比值；以及

控制机制，连接到DCM电路，配置为在校准模式下控制DCM电路并配置为在测试模式下控制DCM电路，在测试模式中该系统确定表现出未知占空比的测试时钟信号的占空比；

DCM电路包括在测试模式下操作以接收测试时钟信号的充电器电路，充电器电路将DCM电路中的电容器充电到依赖于测试时钟信号的占空比的测试电压值，控制机制在测试模式下操作以访问数据存储器以确定对应于测试电压值的占空比，由此定义测试时钟信号的测量占空比值；以及

可编程占空比时钟电路，连接到DCM电路，其产生测试时钟信号，该可编程占空比电路在校正模式下操作以将测试时钟信号的占空比从测量占空比值改变为预定占空比值。

19.根据权利要求18所述的占空比校正系统，其中可编程占空比时钟电路包括误差检测器，其产生指出测量占空比值和预定占空比值之间的误差的误差信号。

20.根据权利要求19所述的占空比校正系统，其中可编程占空比时钟电路改变测试时钟信号的占空比以降低误差。

21.根据权利要求18所述的占空比校正系统，其中充电器电路包括充电泵，该充电泵将电容器充电到一个依赖于测试时钟信号的占空比的测试电压。

22.根据权利要求18所述的占空比校正系统，其中当DCM电路在校准模式下操作时，充电器电路将电容器初始化在一个预定的电压值上。

23.根据权利要求18所述的占空比校正系统，其中在测试模式期间，测试时钟信号包括在相应脉冲时间周期内的多个脉冲，每个脉冲表现出具有各自的持续时间的第一逻辑状态和第二逻辑状态，第一逻辑状态和第二逻辑状态各自的持续时间定义了所述测试时钟信号的占空比，所述充电器电路在第一逻辑状态期间给电容器充电而在第二逻辑状态期间给电容器放电，电容器上的结果电压值由此对应于测试时钟信号的占空比。

24.根据权利要求23所述的占空比校正系统，其中在校准模式期间，每个参考时钟信号包括在相应时间周期内的多个脉冲，每个脉冲表现出具有各自的持续时间的第一逻辑状态和第二逻辑状态，第一逻辑状态和第二逻辑状态各自的持续时间定义了每个参考时钟信号的占空比，充电器电路在第一逻辑状态期间给电容器充电而在第二逻辑状态期间给电容器放电，电容器上的结果电压值由此对应于相应参考时钟信号的已知占空比值。

25.根据权利要求18所述的占空比校正系统，其中在校准模式期间对于每个参考时钟信号，充电电路给电容器充电的时间相同。

26.根据权利要求25所述的占空比校正系统，其中在测试模式期间充电电路给电容器充电的时间量与在校准模式期间充电电路给电容器充电的时间量相同。

27.根据权利要求18所述的占空比校正系统，其中控制机制根据存储在数据存储器中的电压值和相应的占空比值内推确定对应于测试时钟信号的占空比。

28.根据权利要求18所述的占空比校正系统，其中控制机制根据存储在数据存储器中的电压值和相应的占空比值外推确定对应于测试时钟信号的占空比。

29.一种确定数字信号的占空比的信息处理系统(IHS)，IHS包括：

处理器；

连接到所述处理器的数据存储器；

控制机制，置于所述数据存储器中，配置为在校准模式下控制DCM电路并配置为在测试模式下控制DCM电路，在测试模式中所述系统确定表现出未知占空比的测试时钟信号的占空比；

DCM电路包括在测试模式下操作以接收该测试时钟信号的充电器电路，所述充电器电路将DCM电路中的电容器充电到依赖于测试时钟信号的占空比的测试电压值，控制机制在测试模式下操作以访问数据存储器以确定对应于测试电压值的占空比，由此定义测试时钟信号的测量占空比值；以及

30.根据权利要求29所述的IHS，其中充电器电路包括充电泵，该充电泵将电容器充电到一个依赖于测试时钟信号的占空比的测试电压。

31.根据权利要求29所述的IHS，其中当DCM电路在校准模式下操作时，充电器电路将电容器初始化在一个预定的电压值上。

32.根据权利要求29所述的IHS，其中在测试模式期间，测试时钟信号包括在相应脉冲时间周期内的多个脉冲，每个脉冲表现出具有各自的持续时间的第一逻辑状态和第二逻辑状态，第一逻辑状态和第二逻辑状态各自的持续时间定义了所述测试时钟信号的占空比，所述充电器电路在第一逻辑状态期间给电容器充电而在第二逻辑状态期间给电容器放电，电容器上的结果电压值由此对应于测试时钟信号的占空比。

33.根据权利要求32所述的IHS，其中在校准模式期间，每个参考时钟信号包括在相应时间周期内的多个脉冲，每个脉冲表现出具有各自的持续时间的第一逻辑状态和第二逻辑状态，第一逻辑状态和第二逻辑状态各自的持续时间定义了每个参考时钟信号的占空比，充电器电路在第一逻辑状态期间给电容器充电而在第二逻辑状态期间给电容器放电，电容器上的结果电压值由此对应于相应参考时钟信号的已知占空比值。

34.根据权利要求29所述的IHS，其中在校准模式期间对于每个参考时钟信号，充电电路给电容器充电的时间相同。

35.根据权利要求34所述的IHS，其中在测试模式期间充电电路给电容器充电的时间量与在校准模式期间充电电路给电容器充电的时间量相同。