CN104716930B - 用于具有抗误码扩散的占空比调整的系统和方法 - Google Patents

用于具有抗误码扩散的占空比调整的系统和方法 Download PDF

Info

Publication number
CN104716930B
CN104716930B CN201410681495.9A CN201410681495A CN104716930B CN 104716930 B CN104716930 B CN 104716930B CN 201410681495 A CN201410681495 A CN 201410681495A CN 104716930 B CN104716930 B CN 104716930B
Authority
CN
China
Prior art keywords
reference voltage
clock
comparator
duty cycle
matching value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410681495.9A
Other languages
English (en)
Other versions
CN104716930A (zh
Inventor
A·阿佩
F·西里克
G·赫茨
M·科赫
C·I·梅诺尔菲
D·尼斯勒
M·林格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104716930A publication Critical patent/CN104716930A/zh
Application granted granted Critical
Publication of CN104716930B publication Critical patent/CN104716930B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Abstract

本公开内容涉及用于具有抗误码扩散的占空比调整的系统和方法，包括：生成具有表示时钟信号的占空比的电压的占空比信号；调整由可调整的参考电压发生器生成的参考电压以匹配占空比信号，从而产生第一匹配值；使参考电压发生器的电压源反转；在使电压源反转时调整参考电压以产生第二匹配值；并且基于第一及第二匹配值来计算占空比数值。

Description

用于具有抗误码扩散的占空比调整的系统和方法
技术领域
本公开内容涉及占空比调整。特别地，本发明涉及具有抗误码扩散(errorresiliency)的占空比调整。
背景技术
时钟树或时钟网格可以给电路分发时钟信号。通常，诸如占空比、偏斜和扭转之类的设计要求可能由于设计限制而达不到。另外，设计偏差还可能导致不可预测的误差以及与这些设计要求有意想不到的偏差。
发明内容
本公开内容包括一种用于调整占空比的方法，包括：生成具有表示时钟信号的占空比的电压的占空比信号；调整由可调整的参考电压发生器生成的参考电压以匹配占空比信号，从而产生第一匹配值；使参考电压发生器的电压源反转(invert)；在使电压源反转时调整参考电压以产生第二匹配值；并且基于第一及第二匹配值来计算占空比数值。
本公开内容还包括一种系统，包含：时钟比较器电路、参考电压发生器，以及时钟评价控制电路。时钟比较器电路被配置用于生成具有表示时钟信号的占空比的电压的占空比信号。参考电压发生器被配置用于：由应用于参考电压发生器的电压源响应于参考控制信号来生成参考电压，并且响应于参考极性信号而使应用于参考电压发生器的电压源反转。时钟评价控制电路被配置用于：调整参考控制信号以使参考电压与占空比信号匹配，从而产生第一匹配值；在使电压源反转时调整参考控制信号以使参考电压与占空比信号匹配，从而产生第二匹配值；并且基于第一及第二匹配值来计算占空比数值。
附图说明
本申请所包含的附图并入本说明书并形成本说明书的一部分。它们示出了本发明的实施例，并且连同本文的描述一起，用来解释本发明的原理。附图只是关于本发明的典型实施例的说明，而并非是对本发明的限制。
图1是根据本公开内容的实施例的占空比电路的示意图。
图2是根据本公开内容的实施例的参考电压发生器和时钟比较器电路的功能图。
图3是根据本公开内容的实施例的参考电压发生器的示意图。
图4是根据本公开内容的实施例的不同相(pahse)的参考电压测量的图表。
图5A是根据本公开内容的实施例的第一相的二分查找(binary search)的实例表，该二分查找表中，Prer＝0，Pcomp＝0。
图5B是根据本公开内容的实施例的图5A的二分查找数据的实例图，该二分查找图中，Prer＝0，Pcomp＝0。
图6是根据本公开内容的实施例的用于校正时钟信号的占空比的方法的流程图。
具体实施方式
由于制造偏差，时钟信号的占空比可能不是精确的，并且可能需要校正。时钟信号可以在占空比校正电路内针对误差进行评价并校正。但是，占空比校正电路自身可能具有会将误差引入占空比的评价和校正之内的制造偏差。例如，如果占空比被转换成模拟信号，则数模转换器可以具有量化误差以及会将误差引入占空比评价内的电阻器偏差(variation)。
根据本公开内容的实施例，时钟信号的占空比可以在补偿电路误差的同时针对校正进行评价。时钟信号的占空比被转换为时钟电压，在各种电路配置下进行测量，并且针对占空比校正进行评价。各种电路配置被设计用于生成具有互补的电路误差的时钟电压测量，所述互补的电路 误差在合计时会抵消，以产生对占空比更精确的评价。占空比校正电路的最终输出可以被用来校正时钟信号的占空比。
图1是根据本公开内容的实施例的占空比电路的示意图。时钟比较器电路101接收来自时钟分发电路106的时钟样本113。时钟比较器电路101根据时钟样本113来生成基于时钟样本的占空比的模拟时钟电压(或占空比信号)。时钟比较器电路101将时钟电压与由可调整的参考电压发生器102生成的参考电压115进行比较，以产生数字比较器输出116。
时钟评价控制电路103能够通过数字电压控制信号118来控制参考电压发生器102。时钟评价控制电路103评价数字比较器输出116并且修改数字电压控制信号118以找出参考电压115与时钟电压之间的匹配。时钟评价控制电路还能够修改比较器极性信号114和参考极性信号117以产生具有不同电路配置的多个相(phase)。相时钟测量值能够针对每个电路配置而产生，并且被求均值以近似于时钟测量值119。
占空比调整电路能够将时钟测量值119与目标调整值120进行比较，以确定是否需要进行占空比调整。如果需要进行占空比调整，时钟调整信号121可以被发送给占空比校正电路。时钟调整信号121修改输入时钟信号111以产生占空比已校正的时钟信号112。
时钟分发电路
时钟比较器电路、参考电压发生器和比较器评价电路可以通过使用不同的电路配置的一系列迭代来根据时钟信号生成误差已校正的时钟测量。时钟比较器电路可以在时钟分发电路内的采样点处对时钟信号采样。该采样点可以取自时钟分发电路内的各种不同位置。各种类型的时钟分发电路都可以在例如时钟网格或时钟树的逻辑上来分发时钟信号。
时钟比较器电路
图2是根据本公开内容的实施例的参考电压发生器200和时钟比较器电路210的功能图。低通滤波器212根据时钟样本211生成模拟时钟电压213。该模拟时钟电压213可以与来自时钟样本211的占空比成比例。模拟时钟电压213和参考电压206每个馈入正比较器MUX215和 负比较器MUX 216内。正比较器MUX 215连接至比较器218的正端子，而负比较器MUX216连接至比较器218的负端子。时钟比较器电路210可以具有比较器218固有的电压偏移217，在此为简单起见示为与比较器218的正端子连接的构件。比较器218评价其正端子和负端子的输入，并且输出数字比较器输出219。正比较器MUX 215和负比较器MUX 216两者均通过比较器极性信号214来控制，以使输入反转进入比较器218的正端子和负端子。该反转可以被用来在时钟比较器电路内生成相等的但相反的误差，例如，电压偏移217，使得误差可以被抵消。
参考电压发生器
仍然参照图2，参考电压发生器200生成参考电压206。数字电压控制201操作可变电阻器网络205。第一MUX 203和第二MUX 204由参考极性信号来操作，并且作为彼此的互补量输入可变电阻器网络205内。参考极性信号操作第一MUX 203和第二MUX 204，以使电压供应反转并泄漏至参考电压发生器的每个端子。该反转可以被用来在参考电压发生器内生成相等的但相反的误差，例如，电阻器偏差，使得误差可以被抵消。
图3是根据本公开内容的实施例的参考电压发生器的示意图。参考电压323根据操作R-2R梯形电路的级的数字电压控制位320、321和322线性地生成。这里示出的是三位参考电压发生器；但是，任意数量的位都可以使用，R-2R-XOR级相应增加。在某些实施例中，电阻器313和315能够具有值R，而312、314、316和317能够具有值2R。电阻器310和311是可以为参考电压发生器设定电压范围的分压电阻器。参考极性信号324输入到XOR门302、303、304和305中，并且输入到XNOR门301和306中。参考极性信号324可以切换上述门301-306的电压源和地线，由此使参考电压发生器的操作反转并且使存在于参考电压发生器内的任何误差取反。
时钟评价控制电路
时钟评价控制电路根据本公开内容的实施例可以通过将参考电压与 时钟电压相匹配并且根据该匹配操作来生成时钟测量值而确定时钟样本的时钟测量值。这种确定和匹配可以针对多种电路配置进行，以降低或消除误差。在某些实施例中，时钟评价控制电路能够使用多种处理电路、逻辑、通信布局以及它们的组合来实现。特定的实现方式使用一个或多个特别配置的计算机处理器，这些计算机处理器执行指令以进行执行本文所讨论的一个或多个方面。各个部分能够使用离散或组合的逻辑、模拟电路以及各种形式的计算机可读介质来实现。
当时钟评价控制电路执行单个时钟测量值确定时，时钟测量值可能没有经过准确估计，并且误差会被引入系统内。该误差可能由于诸如模数转换的量化以及硬件电路差异(例如，制造偏差)之类的因素而生成。例如，比较器可以具有偏移电压，并且参考电压发生器的电阻器网络可以具有电阻器偏差。误差由于没有能力或无法实现确定并补偿测量值的特定误差而没有被从个体时钟测量值中消除。
在本公开内容的某些实施例中，误差可以在没有识别出特定误差的情况下被降低或被抵消。具有误差的时钟测量值可以在参考电压发生器和时钟比较器电路的多种电路配置下生成。所生成的测量值可以求和，并且在多个测量值内的互补误差可以抵消掉，使得时钟测量值更准确地反映时钟电压。
参照图2，参考电压发生器200可以用参考极性(Pref)202来修改，而时钟比较器电路210可以用比较器极性(Pcomp)214来修改。下表示出了每种电路配置的比较器218的端子输入：
Phase Pref Pcomp V+ V-
1 0 0 VCLK+VOS Vref，1＝(X1*Vdd)+Vr
2 0 1 Vref，2+VOS＝(X2*Vdd)+Vr+VOS VCLK
3 1 0 VCLK+VOS Vref，3＝(V3-Vdd)＝Vr
4 1 1 Vref，4+VOS＝(X4*Vdd)-Vr+VOS VCLK
在上表中，VCLK表示时钟电压，而VOS表示比较器的电压偏移。由参考电压发生器产生的每个参考电压(Vref，i)可以表示为理想参考电压(Xi*Vdd)与参考失配误差(Vr)的组合。Vr表示在系统内的最大误差 贡献者处的电压失配误差，该最大误差贡献者是由图3中的电阻器310和311构成的分压器。当Pref被反转时，系统创建与在相1和2内找到的参考失配误差电压互补的参考失配误差电压(Vr)。类似地，当Pcomp被反转时，比较器的输入被反转，从而创建互补的电压偏移VOS。X1-4是每个配置相的相时钟测量值。每个相时钟测量值可以是用来生成参考电压的数字电压控制的二进制值。
图4是根据本公开内容的实施例的由上表内的公式表示的不同相的参考电压测量的图表。x轴(二分查找因子)表示每个参考电压的二分查找因子，而y轴(V+/V-)表示比较器的正端子(V+)和负端子(V-)上的电压。为两个互补的参考电压发生器配置生成的参考电压对应于直线(Vref+Vr)和(Vref–Vr)，而为两个互补的比较器配置生成的时钟电压对应于直线(VCLK+VOS)和(VCLK–VOS)。不同相产生参考电压失配误差(Vr)和比较器偏移(VOS)的不同配置。参考电压失配误差和比较器偏移可以通过根据以下公式对四个相的时钟测量值求均值来最小化或消除，以估计针对时钟电压(VCLK，在图4中与XCLK相关)的参考电压(Vref)：
VCLK＝(X1+X2+X3+X4)*Vdd/4
二分查找可以被用来将参考电压与时钟电压进行匹配。二分查找可以根据下列公式来执行：
若Vref>VCLK：Xi＝Xi-1–2n-i
若Vref<VCLK：Xi＝Xi-1+2n-i
其中VCLK是在具有时钟电压的比较器端子处的电压，Vref是在具有参考电压的比较器端子处的电压，Xi-1是二分查找的前一次迭代的二分查找因子，Xi是当前迭代的二分查找因子，而n是数字控制位的数量。如同本文所讨论的，在参考电压与时钟电压之间的匹配能够包括基于参考电压发生器的粒度(granularity)而受到限制的匹配。例如，参考电压发生器能够被配置用于生成具有0.1V的粒度的电压。所产生的匹配能够是小于时钟电压的0.1V(即，在0.05V以内)的参考电压。
图5A是以上所讨论的第一相的二分查找的实例表，而图5B是根 据本公开内容的实施例的图5A的二分查找数据的实例图。x轴表示二分查找的迭代。y轴表示除以Vdd的端子电压。在第一相的该实例中，VCLK输入比较器的正端子(V+)，而Vref输入负端子(V-)。由“x”表示的V-电压在图4A中由于Vr而相对Xi的所计算的数字控制值偏移(Vref,1＝X1*Vdd+Vr)。V+同样由于电压偏移VOS而相对VCLK偏移(V+＝VCLK+VOS)。如同以上所讨论的，这些误差及偏移可以通过由反转电路例如比较器输入以及参考电压供应和泄漏来生成相等的但相反的误差及偏移来消除。
占空比调整电路
时钟电压可以被发送给占空比调整电路。占空比调整电路可以接收并且将时钟电压与调整目标值进行比较。如果时钟电压处于调整目标值的范围之内，则占空比调整电路可以不发送对输入时钟的调整。如果时钟电压在调整目标值之外，则占空比调整电路可以将时钟调整信号发送给占空比校正电路。时钟调整信号可以包括同用于输入时钟信号的占空比调整一起编码的信号。
占空比校正电路
占空比校正电路可以校正输入时钟信号的占空比。如果占空比校正电路接收含有来自占空比调整电路的代码的时钟调整信号，占空比校正电路可以根据代码来解码时钟调整，并且根据输入时钟和时钟调整来生成占空比已校正的时钟信号。
占空比校正过程
图6示出了根据本公开内容的实施例的用于校正时钟信号的占空比的方法的流程图。模拟时钟电压根据时钟占空比来生成，如在600中。时钟信号可以被采样，如在601中。时钟信号的占空比可以通过例如低通滤波器来转换为模拟时钟电压，如在602中。
时钟电压的值可以使用参考电压来确定，如在611中。例如，时钟电压可以通过使用二分查找来确定，以修改参考电压。参考电压针对第一数字控制值来生成，如在611中。参考电压和时钟电压被比较，如在612中，以产生比较器输出。比较器输出可以通过例如二分查找来评 价，如在613中，并且二分查找因子可以根据该评价来调整，如在614中。如果二分查找尚未运行其全部迭代，则二分查找通过生成参考电压而继续，如在611中。如果二分查找已经运行了其迭代，则最终的二分查找因子可以作为相时钟电压测量值传递下去。
相时钟电压测量值可以针对多个电路配置(相)来确定，以生成时钟电压测量值，如在620中。参考极性和比较器极性可以被调整，如在621中，以创建四个不同的电路配置。以上所讨论的611至614的二分查找可以针对每个电路配置来执行。当相时钟电压测量值已经被确定时，则可以对它们求均值以创建时钟电压测量值，如在622中。
占空比可以根据时钟电压测量值来校正，如在630中。时钟电压测量值可以相对于可编程的目标值比较，如在631中。如果时钟电压测量处于可编程的目标值的范围之内，则可以不校正时钟信号的占空比，并且可以采样另一个时钟信号，如在601中。如果时钟电压测量处于可编程的目标值之外，则可以生成时钟调整信号，如在632中。占空比可以根据时钟调整信号来校正，如在633中。
计算机可读介质
所属技术领域的技术人员知道，本发明的各个方面可以实现为系统、方法或计算机程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、驻留软件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。此外，在一些实施例中，本发明的各个方面还可以实现为在一个或多个计算机可读介质中的计算机程序产品的形式，该计算机可读介质中包含计算机可读的程序代码。
可以采用一个或多个计算机可读介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器 (ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括——但不限于——电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括——但不限于——无线、有线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++等，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
下面将参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机程序指令实现。这些计算机程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些计算 机程序指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。
也可以把这些计算机程序指令存储在计算机可读介质中，这些指令使得计算机、其它可编程数据处理装置、或其他设备以特定方式工作，从而，存储在计算机可读介质中的指令就产生出包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的指令的制造品(article of manufacture)。
计算机程序指令还可以加载到计算机、其他可编程的数据处理装置或者其他设备上，以促使一系列操作步骤在计算机、其他可编程的装置或其他设备上执行，以产生计算机实现的过程，使得在计算机或其他可编程的装置上执行的指令提供用于实现在流程图和/或框图一个或多个图块中指定的功能/动作的过程。
附图中的流程图和框图显示了根据本发明的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
尽管本公开内容已经根据特定的实施例进行了描述，但是应当预料到，它们的变更和修改对于本领域技术人员应当是明显的。因此，应当意指，随附的权利要求书应被解释为覆盖了术语本公开内容的真实精神和范围之内的全部此类变更和修改。

Claims (11)

1.一种用于调整占空比的方法，包括：
生成具有表示时钟信号的占空比的电压的占空比信号；
调整由可调整的参考电压发生器生成的参考电压以匹配所述占空比信号，从而产生第一匹配值；
将所述参考电压发生器的电压源反转；
在将所述电压源反转时调整所述参考电压以产生第二匹配值；以及
基于所述第一及第二匹配值来计算占空比值；以及
以比较器来比较所述参考电压和所述占空比信号；
将进入所述比较器的比较器输入反转；以及
在将所述比较器输入反转时：
调整由所述可调整的参考电压发生器生成的所述参考电压以匹配所述占空比信号，从而产生第三匹配值；
将所述参考电压发生器的所述电压源反转；
在将所述电压源反转时调整所述参考电压以产生第四匹配值；并且
其中计算所述占空比值是基于所述第一、第二、第三及第四匹配值的。
2.根据权利要求1所述的方法，其中生成占空比信号还包含：
由时钟分布电路对所述时钟信号采样；以及
生成所述占空比信号，作为模拟信号。
3.根据权利要求1所述的方法，其中调整由所述可调整的参考电压发生器生成的所述参考电压涉及使用二分查找来确定所述第一及第二匹配值。
4.根据权利要求1所述的方法，其中基于所述第一及第二匹配值来计算占空比值还包括对所述第一及第二匹配值求均值。
5.根据权利要求1所述的方法，其中：
所述第一匹配值具有第一误差值；
所述第二匹配值具有第二误差值；并且
所述第一误差值近似等于所述第二误差值的反转。
6.根据权利要求1所述的方法，还包括：
将所述占空比值与可编程的目标范围进行比较；
在所述占空比值处于所述可编程的目标范围之外时生成能够修改所述时钟信号的所述占空比的代码。
7.一种用于调整占空比的系统，包含：
时钟比较器电路，被配置用于：
生成具有表示时钟信号的占空比的电压的占空比信号；
参考电压发生器，被配置用于：
由应用于所述参考电压发生器的电压源响应于参考控制信号而生成参考电压；以及
响应于参考极性信号而将应用于所述参考电压发生器的所述电压源反转；以及
时钟评估控制电路，被配置用于：
调整所述参考控制信号以使所述参考电压与所述占空比信号匹配，从而产生第一匹配值；
在将所述电压源反转时调整所述参考控制信号以使所述参考电压与所述占空比信号匹配，从而产生第二匹配值；
基于所述第一及第二匹配值来计算占空比值；
以比较器对所述参考电压与所述占空比信号进行比较；以及
响应于比较器极性信号而将进入所述比较器的比较器输入反转；
所述时钟评估控制电路还被配置用于：
在将所述比较器输入反转时调整由所述参考电压发生器生成的所述参考电压以匹配所述占空比信号，从而产生第三匹配值；
在将所述电压源和所述比较器输入反转时调整所述参考电压以产生第四匹配值；以及
基于所述第一、第二、第三及第四匹配值来计算占空比值。
8.根据权利要求7所述的系统，其中所述时钟比较器电路具有用于生成所述占空比信号的低通滤波器。
9.根据权利要求8所述的系统，其中所述时钟评估控制电路还被配置用于执行二分查找，以调整所述参考电压来匹配所述占空比信号。
10.根据权利要求7所述的系统，其中所述参考电压发生器：
还包括具有第一电压源和漏以及第二电压源和漏的R-2R电阻梯；并且
还被配置用于响应于反转的参考极性信号而在所述第一电压源和漏以及所述第二电压源和漏之间切换。
11.根据权利要求7所述的系统，还包括：时钟调整电路，被配置用于：
将所述占空比信号与可编程的目标范围进行比较；以及
在所述占空比值处于所述可编程的目标范围之外时，生成能够修改所述时钟信号的所述占空比的代码。
CN201410681495.9A 2013-12-12 2014-11-24 用于具有抗误码扩散的占空比调整的系统和方法 Expired - Fee Related CN104716930B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/103,940 2013-12-12
US14/103,940 US9306547B2 (en) 2013-12-12 2013-12-12 Duty cycle adjustment with error resiliency

Publications (2)

Publication Number Publication Date
CN104716930A CN104716930A (zh) 2015-06-17
CN104716930B true CN104716930B (zh) 2018-02-02

Family

ID=53369719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410681495.9A Expired - Fee Related CN104716930B (zh) 2013-12-12 2014-11-24 用于具有抗误码扩散的占空比调整的系统和方法

Country Status (2)

Country Link
US (1) US9306547B2 (zh)
CN (1) CN104716930B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105281712B (zh) * 2015-11-04 2018-06-19 四川九洲电器集团有限责任公司 一种基带信号占空比保护方法及保护电路
US10630078B2 (en) * 2016-03-25 2020-04-21 Intel Corporation Energy harvester power indicator and power management circuitry
US10175297B2 (en) 2016-07-13 2019-01-08 International Business Machines Corporation Measuring a slew rate on-chip
KR102629180B1 (ko) * 2016-12-26 2024-01-24 에스케이하이닉스 주식회사 산술 코드 생성 회로 및 이를 포함하는 디지털 보정 회로
CN107203243A (zh) * 2017-05-24 2017-09-26 郑州云海信息技术有限公司 一种管理系统时钟的装置及方法
US10063222B1 (en) 2017-09-25 2018-08-28 International Business Machines Corporation Dynamic control of edge shift for duty cycle correction
US10892744B2 (en) * 2017-09-25 2021-01-12 International Business Machines Corporation Correcting duty cycle and compensating for active clock edge shift
US10622981B2 (en) 2017-09-25 2020-04-14 International Business Machines Corporation Static compensation of an active clock edge shift for a duty cycle correction circuit
US10158351B1 (en) 2017-11-20 2018-12-18 International Business Machines Corporation Skew control apparatus and algorithm using a low pass filter
US10270429B1 (en) * 2017-12-20 2019-04-23 Micron Technology, Inc. Internal clock distortion calibration using DC component offset of clock signal
US10833656B2 (en) 2018-04-30 2020-11-10 Micron Technology, Inc. Autonomous duty cycle calibration
CN112204664B (zh) 2018-05-29 2024-04-02 美光科技公司 用于设置用于改进时钟工作循环的工作循环调整器的设备及方法
JP7395581B2 (ja) * 2018-10-31 2023-12-11 ラム リサーチ コーポレーション ヒータアレイにおける故障の特定および補償
US10715127B2 (en) 2018-11-21 2020-07-14 Micron Technology, Inc. Apparatuses and methods for using look-ahead duty cycle correction to determine duty cycle adjustment values while a semiconductor device remains in operation
US11189334B2 (en) 2018-11-21 2021-11-30 Micron Technology, Inc. Apparatuses and methods for a multi-bit duty cycle monitor
KR20210031278A (ko) 2019-09-11 2021-03-19 삼성전자주식회사 파라미터의 에러를 검출하는 파라미터 모니터링 회로, 듀티 사이클 정정 회로 및 임피던스 정정 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229540A (zh) * 1996-05-07 1999-09-22 Arm有限公司 具有参考信号的数－模转换器
CN101068109A (zh) * 2006-05-01 2007-11-07 国际商业机器公司 校正数字信号的占空比的方法和系统
US7423467B1 (en) * 2006-05-30 2008-09-09 National Semiconductor Corporation Circuit for controlling duty cycle distortion
CN101291106A (zh) * 2007-04-20 2008-10-22 台达电子工业股份有限公司 调整占空比的取样方法
WO2012177101A2 (ko) * 2011-06-24 2012-12-27 엘에스산전 주식회사 듀티 사이클 보정장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560660B1 (ko) 2003-03-28 2006-03-16 삼성전자주식회사 듀티 사이클 보정을 위한 장치 및 방법
US7350095B2 (en) 2005-03-17 2008-03-25 International Business Machines Corporation Digital circuit to measure and/or correct duty cycles
US7308632B1 (en) 2005-08-11 2007-12-11 Xilinx, Inc. Method and apparatus for measuring duty cycle distortion on an integrated circuit
US7322001B2 (en) 2005-10-04 2008-01-22 International Business Machines Corporation Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance
US20070159224A1 (en) 2005-12-21 2007-07-12 Amar Dwarka Duty-cycle correction circuit for differential clocking
US7646177B2 (en) 2006-05-01 2010-01-12 International Business Machines Corporation Design structure for a duty cycle measurement apparatus that operates in a calibration mode and a test mode
US7333905B2 (en) 2006-05-01 2008-02-19 International Business Machines Corporation Method and apparatus for measuring the duty cycle of a digital signal
US7545190B2 (en) 2007-05-01 2009-06-09 Advanced Micro Devices, Inc. Parallel multiplexing duty cycle adjustment circuit with programmable range control
US7612620B2 (en) 2007-06-29 2009-11-03 Micron Technology, Inc. System and method for conditioning differential clock signals and integrated circuit load board using same
US7895005B2 (en) 2007-11-20 2011-02-22 International Business Machines Corporation Duty cycle measurement for various signals throughout an integrated circuit device
US7642863B2 (en) 2007-12-07 2010-01-05 Kabushiki Kaisha Toshiba Systems and methods for PLL linearity measurement, PLL output duty cycle measurement and duty cycle correction
US7612622B2 (en) 2008-03-27 2009-11-03 Intel Corporation Method and device for determining a duty cycle offset
US7839195B1 (en) 2009-06-03 2010-11-23 Honeywell International Inc. Automatic control of clock duty cycle
US8228105B2 (en) 2010-07-21 2012-07-24 Fujitsu Limited Clock signal correction
CN102130666B (zh) 2011-05-03 2014-04-16 四川和芯微电子股份有限公司 占空比调节电路及方法
US8542046B2 (en) 2011-05-04 2013-09-24 Intel Corporation Apparatus, system, and method for voltage swing and duty cycle adjustment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229540A (zh) * 1996-05-07 1999-09-22 Arm有限公司 具有参考信号的数－模转换器
CN101068109A (zh) * 2006-05-01 2007-11-07 国际商业机器公司 校正数字信号的占空比的方法和系统
US7423467B1 (en) * 2006-05-30 2008-09-09 National Semiconductor Corporation Circuit for controlling duty cycle distortion
CN101291106A (zh) * 2007-04-20 2008-10-22 台达电子工业股份有限公司 调整占空比的取样方法
WO2012177101A2 (ko) * 2011-06-24 2012-12-27 엘에스산전 주식회사 듀티 사이클 보정장치

Also Published As

Publication number Publication date
CN104716930A (zh) 2015-06-17
US9306547B2 (en) 2016-04-05
US20150171834A1 (en) 2015-06-18

Similar Documents

Publication Publication Date Title
CN104716930B (zh) 用于具有抗误码扩散的占空比调整的系统和方法
TWI545903B (zh) 類比轉數位轉換器（ａｄｃ）之校正
US10389375B1 (en) System and methods for mixed-signal computing
Ray et al. BFO optimized RLS algorithm for power system harmonics estimation
US9548752B1 (en) Calibration technique for current steering DAC
CN104298287B (zh) 电流校正方法与装置及电阻校正方法与装置
CN102684696B (zh) A/d转换器的测试装置以及测试方法
Xu et al. Aggregate harmonic fingerprint models of PV inverters. part 1: Operation at different powers
CN107132500B (zh) 一种同步相量测量单元在线校准方法与装置
US9871517B1 (en) Method for determining resistance calibration direction in ZQ calibration of memory device
JP2016092648A (ja) Ａ／ｄ変換装置
Yıldız et al. A flexible current‐mode classifier circuit and its applications
CN104639173A (zh) 一种基于递归思想的任意波形发生器直流校准方法
Liu et al. A comparative analysis of phase-domain ADC and amplitude-domain IQ ADC
Sivakumar et al. Error detection of data conversion in flash ADC using code width based technique
Tatsumi et al. A software level calibration based on Bayesian regression for a successive stochastic approximation analog-to-digital converter system
Zhengbing et al. Method of integral nonlinearity testing and correction of multi-range ADC by direct measurement of output voltages of multi-resistors divider
Sarhegyi et al. An efficient approximation for maximum likelihood estimation of ADC parameters
CN102104386A (zh) 电压加法器电路和d/a转换电路
CN115993567B (zh) 一种双向回馈电源数据的校准方法及系统
JP2017216488A (ja) Ｄａｃの直線歪改善回路
Carnì et al. Distortion measurement of exponential signal
Makino et al. Rigorous analysis of quantization error of an A/D converter based on β-map
Zhao et al. An 18‐bit 1‐GS/s time interleaved analog‐to‐digital converter with timing skew calibration based on an adaptive genetic algorithm
Jang et al. A low-cost DAC BIST structure using a resistor loop

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180202