CN101055863A - 线路板与电路结构 - Google Patents
线路板与电路结构 Download PDFInfo
- Publication number
- CN101055863A CN101055863A CN 200710103942 CN200710103942A CN101055863A CN 101055863 A CN101055863 A CN 101055863A CN 200710103942 CN200710103942 CN 200710103942 CN 200710103942 A CN200710103942 A CN 200710103942A CN 101055863 A CN101055863 A CN 101055863A
- Authority
- CN
- China
- Prior art keywords
- chip
- line
- opening
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种线路板,其适于承载芯片。线路板包括基板、线路层以及焊罩层。线路层配置于基板上。线路层包括切割线图样,该切割线图样定义出切割区域。焊罩层配置于基板与线路层上。焊罩层具有芯片区、第一开口以及第二开口。芯片区位于切割区域内。芯片适于配置于芯片区,其中芯片与芯片区重合。第一开口与第二开口分别位于芯片区的相邻两侧边的外侧,并且暴露出切割线图样的部分。被暴露出的切割线图样的部分用以测量芯片与基板之间的相对位置。
Description
技术领域
本发明是有关于一种线路板与电路结构,且特别是有关于一种具有定位标记的线路板与电路结构。
背景技术
在科技持续进步的现代生活中,电子产品在人们的生活扮演着不可或缺的角色。随着人们对电子产品的需求日渐增加,这些电子产品的制造者对于电子产品内的芯片封装体的需求亦随的增加。是以,如何增加芯片封装体的成品率以及生产效率便成为了目前亟需解决的问题之一。
就以引线接合(wire bonding)工艺来将芯片电性连接于线路板的芯片封装体工艺而言,制造者通常会在进行引线接合工艺之前先测量芯片相对于线路板的相对位置,以准确地将导线电性连接于芯片与线路板之间。
图1为已知技术的利用线路板上的定位标记来对芯片进行定位的示意图。请参照图1,首先提供线路板100。线路板100具有多个接点110以及定位标记120,其中这些接点110与定位标记120是位于线路板100的表面100a上,并且这些接点110与定位标记120电性绝缘。
之后提供芯片200。芯片200具有有源表面200a以及背面(未绘示),其中背面是与有源表面200a相对。此外芯片200还包括多个焊垫210,其中这些焊垫210位于有源表面200a上。接着将芯片200配置于线路板100上,其中芯片200的背面(未绘示)朝向线路板100的表面100a。
然后在这些焊垫210中选定基准焊垫210’。接着利用测量设备来测量基准焊垫210’相对于定位标记120的相对位置,其步骤如后所述。首先将测量设备对准基准焊垫210’。之后以基准焊垫210’为出发点,依序沿着X方向以及Y方向移动,以分别找出定位标记120与基准焊垫210’之间在X方向以及Y方向的距离。如此一来,已知技术便能够经由上述的步骤,测量出基准焊垫210’相对于定位标记120的相对位置。也就是说,已知技术能够经由上述的步骤,测量出芯片相对于线路板的相对位置。
值得注意的是,已知技术在设计线路板100时通常需要在表面100a上预留足够的面积以容纳定位标记120。然而这种定位标记120的设计,往往会缩减线路板100的位于其表面100a上的其他线路的布线空间。
另外,在上述利用测量设备来测量基准焊垫210’相对于定位标记120的相对位置的过程中,测量装置需要沿着X方向移动,之后再沿着Y方向移动才能完成一次的测量流程的。然而需注意的是,已知技术通常无法在单一次的测量流程,就准确地测量出基准焊垫210’相对于定位标记120的相对位置。也就是说,已知技术通常需要经过多次的测量流程后,才能测量出基准焊垫210’相对于定位标记120的相对位置,是以芯片封装体工艺的生产效率就不容易提升。
发明内容
本发明的目的就是在提供一种具有定位标记的线路板以及具有此线路板的电路结构,其中此定位标记不会影响到位于线路板表面的其他线路的布线空间。
本发明提出一种线路板,其适于承载芯片。线路板包括基板、线路层以及焊罩层。线路层配置于基板上。线路层包括切割线图样,该切割线图样定义出切割区域。焊罩层配置于基板与线路层上。焊罩层具有芯片区、第一开口以及第二开口。芯片区位于切割区域内。芯片适于配置于芯片区,其中芯片与芯片区重合。第一开口与第二开口分别位于芯片区的相邻两侧边的外侧,并且暴露出切割线图样的部分。被暴露出的切割线图样的部分用以确定芯片与基板之间的相对位置。
依照本发明的优选实施例所述的线路板,还包括保护层,其配置于被暴露出的切割线图样的部分上,其中此保护层例如是金。
本发明提出一种电路结构,其包括线路板以及芯片。线路板包括基板、线路层以及焊罩层。线路层配置于基板上。线路层包括切割线图样,并且切割线图样定义出切割区域。焊罩层配置于基板与线路层上,其中焊罩层具有第一开口以及第二开口。芯片配置于焊罩层上,且芯片的背面朝向基板。芯片位于切割区域内,其中第一开口与第二开口分别位于芯片的两相邻侧边的外侧,并且暴露出切割线图样的部分。被暴露出的切割线图样的部分用以确定芯片与基板之间的相对位置。
依照本发明的优选实施例所述的电路结构,还包括保护层,其配置于被暴露出的切割线图样的部分上,其中此保护层的材料例如是金。
依照本发明的优选实施例所述的电路结构,其中芯片具有彼此相邻的第一侧边与第两侧边。第一开口位于第一侧边的延伸方向上,并且第二开口位于第两侧边的延伸方向上。
由于本发明是利用既有的切割线图样的部分来作为定位标记,因此本发明的定位标记不会影响位于线路板表面的其他线路的布线空间。
为让本发明的上述和其他目的、特征和优点能更明显易懂,下文特举优选实施例,并配合所附图式,作详细说明如下。
附图说明
图1为已知技术的利用线路板上的定位标记来对芯片进行定位的示意图。
图2是本发明一实施例的线路板的俯视示意图。
图3是图2的沿剖面线AA’的剖面示意图。
图4是本发明另一实施例的线路板的俯视示意图。
图5是本发明一实施例的电路结构的示意图。
附图标记说明
100:线路板 100a:表面
110:接点 120:定位标记
200:芯片 200a:有源表面
210:焊垫 210’:基准焊垫
300:线路板 300’:线路板
310:基板 320:线路层
322:线路图样 322a:内接垫
322a’:保护层 322b:外接垫
322b’:保护层 322c:迹线
324’:保护层 324:切割线图样
330:焊罩层 332:第一开口
334:第二开 336:第三开口
338:第四开口 400:芯片
402:第一侧边 404:第两侧边
410:焊垫 410’:基准焊垫
500:电路结构 方向:X
方向:Y D:芯片区
C:切割区域
具体实施方式
图2是本发明一实施例的线路板的俯视示意图。图3是图2的沿剖面线AA’的剖面示意图。请共同参照图2与图3,线路板300包括基板310、线路层320以及焊罩层330。在本实施例中,基板310可以是单一层核心介电层。另外,基板310也可以是由多层线路层与多层介电层依序交错叠合而成,其中两相邻的介电层之间具有一层线路层。
线路层320配置于基板310上。线路层320包括线路图样322以及切割线图样324。在本实施例中,线路图样322例如包括多个内接垫322a、多个外接垫322b以及多条迹线322c,其中这些迹线322c电性连接于这些内接垫322a与这些外接垫322b之间。切割线图样324在基板310上定义出切割区域C,其中线路图样324是位于切割区域C内。举例而言,切割线图样324是由多条金属线所组成,其中这些金属线共同围绕出切割区域C。
焊罩层330配置于基板310与线路层320上。焊罩层330具有芯片区D、第一开口332以及第二开口334。芯片区D位于切割区域C内。第一开口332与第二开口334分别位于芯片区D的相邻两侧边的外侧,并且暴露出切割线图样324的部分。此外,在本实施例中,焊罩层330更具有多个第三开口336以及多个第四开口338,其中第三开口336以及第四开口338分别暴露出内接垫322a以及外接垫322b。
优选的是,内接垫322a、外接垫322b以及被第一开口332与第二开口334所暴露的切割线图样324的部分更可以分别包括保护层322a’、保护层322b’以及保护层324’,以避免内接垫322a、外接垫322b以及被第一开口332与第二开口334所暴露的切割线图样324的部分受到外界环境的侵蚀。保护层322a’、保护层322b’以及保护层324’的材料例如是金。
另外,本实施例的线路板300除了可以具有单一切割区C外,更可以具多个切割区C。图4是本发明另一实施例的线路板之上视示意图。线路板300’类似于线路板300,其中两者的差异在于线路板300’的切割线图案324定义出多个切割区C。优选的是,任一两相邻的切割区C之间皆具有开口,并且这些切割区C是呈矩阵式的排列方式。
基于上述的线路板300,本发明可以将芯片配置于线路板300上,以形成电路结构。之后以被第一开口332与第二开口334所暴露的切割线图样324的部分作为定位标记,来测量线路板300相对于芯片的相对位置。以下将对电路结构进行详细的描述。
图5是本发明一实施例的电路结构的示意图。电路结构500包括线路板300以及芯片400。芯片400配置于焊罩层330上,并且芯片400的背面朝向线路板300。芯片400被配置在芯片区D内,并且芯片400与芯片区D重合。如此一来,第一开口332与第二开口334就会分别位于芯片400的两相邻侧边的外侧。
基于上述的电路结构500,本实施例可以将被第一开口332与第二开口334所暴露的切割线图样324的部分作为定位标记,并且利用这些定位标记来测量线路板300相对于芯片400的相对位置。首先在芯片400的多个焊垫410中选定一焊垫410做为基准焊垫410’。接着经由测量设备,并且以基准焊垫410’为出发点,测量基准焊垫410至被第一开口332所暴露的切割线图样324的部分的距离。之后再以基准焊垫410’为出发点,测量基准焊垫410至被第二开口334所暴露的切割线图样324的部分的距离。如此一来,本实施例便能够测量出线路板300相对于芯片400的相对位置。一旦确定了线路板300相对于芯片400的相对位置后,本实施例便可以经由引线接合工艺将焊垫410电性连接于内接垫322a。
优选的是,本实施例更可以适当地调整芯片400与第一开口332之间的相对位置,以及调整芯片400与第二开口334之间的相对位置,以提升测量线路板300相对于芯片400的相对位置的效率。举例而言,本实施例可以调整第一开口332与第二开口334的位置,以使第一开口332与第二开口334分别位于芯片400的第一侧边402与第两侧边404的延伸方向上。如此一来,本实施例就能够以基准焊垫410’为原点,并且沿着第一侧边402的延伸方向移动测量设备,来测量基准焊垫410’与被第一开口332暴露出的切割线图样324的部分的距离。之后以基准焊垫410’为原点,并且沿着第两侧边404的延伸方向移动测量设备,来测量基准焊垫410’与被第二开口334暴露出的切割线图样324的部分的距离。
综上所述,由于本发明是利用既有的切割线图样的部分来作为定位标记,因此本发明的定位标记不会缩减位于线路板表面的线路图样的布线空间。
另外,由于本发明能够使第一开口与第二开口分别位于芯片的第一侧边与第两侧边的延伸方向上,因此相较于已知技术而言,本发明能够更快速地测量出线路板相对于芯片的相对位置。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定者为准。
Claims (7)
1.一种线路板,适于承载芯片,该线路板包括:
基板;
线路层,配置于该基板上,该线路层包括切割线图样,该切割线图样定义出切割区域;以及
焊罩层,配置于该基板与该线路层上,该焊罩层具有芯片区、第一开口以及第二开口,该芯片区位于该切割区域内,该芯片适于配置于该芯片区并且与该芯片区重合,该第一开口与该第二开口分别位于该芯片区的相邻两侧边的外侧,并且暴露出该切割线图样的部分,被暴露出的该切割线图样的部分用以确定该芯片与该基板之间的相对位置。
2.如权利要求1所述的线路板,还包括保护层,配置于被暴露出的该切割线图样的部分上。
3.如权利要求1所述的线路板,其中该保护层的材料是金。
4.一种电路结构,包括:
线路板,包括:
基板;
线路层,配置于该基板上,该线路层包括切割线图样,该切割线图样定义出切割区域;
焊罩层,配置于该基板与该线路层上,该焊罩层具有第一开口以及第二开口;以及
芯片,配置于该焊罩层上,且该芯片的背面朝向该基板,该芯片位于该切割区域内,该第一开口与该第二开口分别位于该芯片的两相邻侧边的外侧,且暴露出该切割线图样的部分,被暴露出的该切割线图样的部分用以确定该芯片与该基板之间的相对位置。
5.如权利要求4所述的电路结构,还包括保护层,配置于被暴露出的该切割线图样的部分上。
6.如权利要求5所述的电路结构,其中该保护层的材料是金。
7.如权利要求4所述的电路结构,其中该芯片具有彼此相邻的第一侧边与第两侧边,该第一开口实质上位于该第一侧边的延伸方向上,并且该第二开口实质上位于该第两侧边的延伸方向上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710103942 CN100472772C (zh) | 2007-05-15 | 2007-05-15 | 线路板与电路结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200710103942 CN100472772C (zh) | 2007-05-15 | 2007-05-15 | 线路板与电路结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101055863A true CN101055863A (zh) | 2007-10-17 |
CN100472772C CN100472772C (zh) | 2009-03-25 |
Family
ID=38795598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200710103942 Expired - Fee Related CN100472772C (zh) | 2007-05-15 | 2007-05-15 | 线路板与电路结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100472772C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102065643B (zh) * | 2009-11-17 | 2012-10-17 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
CN109390322A (zh) * | 2017-08-04 | 2019-02-26 | 爱思开海力士有限公司 | 具有指示图案的半导体封装 |
-
2007
- 2007-05-15 CN CN 200710103942 patent/CN100472772C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102065643B (zh) * | 2009-11-17 | 2012-10-17 | 富葵精密组件(深圳)有限公司 | 电路板制作方法 |
CN109390322A (zh) * | 2017-08-04 | 2019-02-26 | 爱思开海力士有限公司 | 具有指示图案的半导体封装 |
Also Published As
Publication number | Publication date |
---|---|
CN100472772C (zh) | 2009-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI532142B (zh) | Manufacturing method of semiconductor device | |
CN1822359A (zh) | Tab带子及tab带子的制造方法 | |
US20150380391A1 (en) | Packaging substrate, method for manufacturing same, and chip packaging structure having same | |
CN1937269B (zh) | 表面安装型led基板 | |
KR101590541B1 (ko) | 릴리프된 활성 영역을 가지는 다이를 포함하는 집적 회로 패키지 시스템 | |
CN101055863A (zh) | 线路板与电路结构 | |
CN1568543A (zh) | 半导体元件 | |
KR101831831B1 (ko) | 라운드형 상호연결부를 구비하는 집적 회로 패키지 시스템 및 그 제조 방법 | |
CN1574345A (zh) | 半导体封装件 | |
CN2872796Y (zh) | 电子组装体 | |
US8164200B2 (en) | Stack semiconductor package and method for manufacturing the same | |
KR101097670B1 (ko) | 인쇄회로기판 및 이의 제조방법 | |
JP2015015498A (ja) | 半導体装置 | |
US11432406B2 (en) | Package substrate | |
KR20080092928A (ko) | 가용 영역이 최대화된 집적 회로 패키지용 스트립 | |
CN2681524Y (zh) | 线路载板 | |
KR101996935B1 (ko) | 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법 | |
CN1747157A (zh) | 高密度布线的覆晶封装基板 | |
CN1234158C (zh) | 封装基板制造方法及其结构 | |
CN2904298Y (zh) | 芯片封装体 | |
CN2653841Y (zh) | 倒装芯片封装载板 | |
CN113394170B (zh) | 封装结构及其制造方法 | |
CN219718608U (zh) | 伸缩性安装基板 | |
CN1753174A (zh) | 无外引脚封装结构 | |
CN215496713U (zh) | 一种被动元件与芯片堆叠的封装结构及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090325 Termination date: 20170515 |
|
CF01 | Termination of patent right due to non-payment of annual fee |