CN101052266B - 布线电路基板及其制造方法 - Google Patents
布线电路基板及其制造方法 Download PDFInfo
- Publication number
- CN101052266B CN101052266B CN200710092257.4A CN200710092257A CN101052266B CN 101052266 B CN101052266 B CN 101052266B CN 200710092257 A CN200710092257 A CN 200710092257A CN 101052266 B CN101052266 B CN 101052266B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- wired circuit
- metallic film
- wiring
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0224—Patterned shielding planes, ground planes or power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
- H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
Abstract
本发明的目的是提供在确保弯曲性的同时防止特性电阻的离散并可以降低特性电阻的布线电路基板及其制造方法,该布线电路基板,在基底绝缘层的一面上,平行排列地形成有多个带状的布线图案。各布线图案具有导电层和布线层的叠层结构。另一方面,在基底绝缘层的另外一面上形成有金属薄膜,在金属薄膜上平行排列地形成有多个带状的接地图案。所述布线图案和接地图案被配置成夹着基底绝缘层并且不相对的格子状。即,接地图案被配置成与布线图案之间的区域相对。
Description
技术领域
本发明涉及布线基板及其制造方法。
背景技术
在电子设备的可动部件等之中使用了可弯曲的柔性布线电路基板。柔性布线电路基板具有例如在绝缘层的一面上形成有由导体构成的布线图案,而在另一面上形成有接地层的结构。布线图案与各种电子部件连接,在这些电子部件之间传送电信号。
在这样的柔性布线电路基板上,通过在接地层上实施各种技术,确保了弯曲性。
在图8中表示了现有技术的柔性部线电路基板的一个例子(参照日本专利特开2004-088020号公报)。以下,将柔性布线电路基板简称为布线电路基板。
图8(a)是布线电路基板的信号布线面的平面图,图8(b)是布线电路基板的接地布线面的平面图。图8(c)是图8(a)和图8(b)的布线电路基板的A-A线截面图,图8(d)是图8(a)和图8(b)的布线电路基板的B-B线截面图。
如图8所示,布线电路基板30具有基底33。在基底33的一面上形成配置有信号线31和接地线32的表层(参照图8(a)),在基底33的另外一面上形成配置有接地面37a、37b和接地线38的背面层(参照图8(b))。
另外,在布线电路基板30的规定区域中设置有弯曲部35,设置有在弯曲部35的两侧延伸的平面部36a、36b。
如图8(a)所示,在表层,沿着布线电路基板30的长边方向,以规定间隔配置有信号线31和接地线32。
如图8(b)所示,在背面层,在平面部36a、36b上设置有接地面37a、37b,在弯曲部35上设置有接地线38。接地线38与接地面37a、37b电连接。
这里,如图8(d)所示,背面层的接地线38被配置成夹着基底33并且不与表层的信号线31相对从而呈格子形状。
这样,利用不使表层的信号线31与背面层的接地线38重复而偏移的结构,即使是在布线电路基板30在弯曲部35上曲折弯曲的情况下,布线电路基板30也难以割断,另外,信号线31和接地线38不易断线。
在布线图案传送高频信号的情况下,有必要使布线图案的特性电阻与连接到布线图案上的电子部件的输入输出电阻匹配。在它们不匹配的情况下,布线图案与电子部件的连接部上的电信号的一部分被反射,电信号的传送效率降低。
一般来说,布线图案的特性电阻依赖于布线图案与接地层相对的区域的面积,布线图案的特性电阻随着布线图案与接地层相对的区域的面积的减小而变高。
在图8所示的现有技术的柔性布线电路基板30中,表层的信号线31与背面层的接地层(包含接地面37a、37b和接地线38)相对的区域的面积在平面部36a、36b变大,在弯曲部35变小。因此,信号线31的特性电阻在弯曲部35和平面部36a、36b大不一样。因此,电信号的传送效率降低。
另外,对于上述现有技术的柔性布线电路基板30,一方面确保弯曲部35的弯曲性,但不能确保平面部36a、36b的弯曲性。因此,不能使弯曲部35以外的区域弯曲来使用。
与此相对,在平面部36a、36b上,考虑相对于信号线31以格子状来形成接地线38。
然而,在这样的情况下,接地层(接地线38)与信号线31相对的区域的面积变小。因此,信号线31的特性电阻变高。因此,在电子部件的输入输出电阻低的情况下,不能使信号线31的特性电阻与电子部件的输入输出电阻匹配。
发明内容
本发明的目的是提供在确保弯曲性的同时防止特性电阻的离散并可以降低特性电阻的布线电路基板及其制造方法。
(1)本发明的一个方面的布线电路基板,具有:绝缘层;在绝缘层的一面上以规定间隔形成的多个布线图案;在绝缘层的另一面上形成的金属薄膜;和在金属薄膜上以规定间隔形成的,具有比金属薄膜的厚度大的厚度的多个接地图案,其中,多个接地图案被配置成夹着绝缘层和金属薄膜并与多个布线图案之间的区域相对。
在这样的布线电路基板上,在绝缘层的另一面上形成金属薄膜的同时,由于夹着绝缘层和金属薄膜并与多个布线图案之间的区域相对地形成接地图案,所以在确保布线电路基板的弯曲性的同时可以降低布线图案的特性电阻。
另外,由于在绝缘层的另一面上形成有金属薄膜并在该金属薄膜上形成有多个接地图案,所以在可以降低布线图案的特性电阻的离散的同时,可以在任意的区域使布线电路基板弯曲。
(2)多个接地图案也可以被配置成不与多个布线图案相对。在这样的情况下,进一步提高了布线电路基板的弯曲性。
(3)多个布线图案在绝缘层的一面上以带状延伸,多个接地图案也可以在绝缘层的另一面上以带状延伸。在此情况下,在绝缘层的另一面上形成金属薄膜的同时,由于夹着绝缘层和金属薄膜而与多个带状布线图案之间的带状区域相对,从而形成带状的接地图案,在确保布线电路基板的弯曲性的同时可以降低布线图案的特性电阻。
(4)金属薄膜的厚度可以在1μm以下。在此情况下,在良好地维持布线电路基板的弯曲性的同时降低了布线图案的特性电阻。
(5)根据本发明的另一方面的布线电路基板的制造方法,包括:在绝缘层的一面上以规定间隔形成多个布线图案的工序;在绝缘层的另一面上形成金属薄膜的工序;和在金属薄膜上形成具有比金属薄膜的厚度大的厚度的多个接地图案,将多个接地图案配置成夹着绝缘层和金属薄膜并与多个布线图案之间的区域相对的工序。
在这样的布线电路基板的制造方法中,在绝缘层的另一面上形成金属薄膜的同时,由于夹着绝缘层和金属薄膜并与多个布线图案之间的区域相对地来形成接地图案,所以在确保布线电路基板的弯曲性的同时可以降低布线图案的特性电阻。
另外,由于在绝缘层的另一面上形成有金属薄膜并在该金属薄膜上形成有多个接地图案,所以在可以降低布线图案的特性电阻的离散的同时,可以在任意的区域使布线电路基板弯曲。
(6)形成多个接地图案的工序也可以包括配置成不与多个布线图案相对。在这样的情况下,进一步提高了布线电路基板的弯曲性。
(7)形成多个布线图案的工序包括在绝缘层的一面上以带状延伸来形成多个布线图案,形成多个接地图案的工序也可以包括在绝缘层的另一面上以带状延伸来形成多个接地图案。
在这样的情况下,在绝缘层的另一面上形成金属薄膜的同时,由于夹着绝缘层和金属薄膜从而与多个带状的布线图案之间的带状的区域相对来形成带状的接地图案,在确保布线电路基板的弯曲性的同时可以降低布线图案的特性电阻。
(8)金属薄膜的厚度可以在1μm以下。在这样的情况下,在良好地维持布线电路基板的弯曲性的同时降低了布线图案的特性电阻。
附图说明
图1是表示本实施方式的布线电路基板的结构的示意图。
图2是表示本实施方式的布线电路基板的结构的示意图。
图3是用于说明布线电路基板的制造方法的示意图。
图4是用于说明布线电路基板的制造方法的示意图。
图5是用于说明布线电路基板的制造方法的示意图。
图6是用于说明布线电路基板的制造方法的示意图。
图7是用于说明布线电路基板的制造方法的示意图。
图8是表示现有技术的布线电路基板的结构的示意图。
具体实施方式
以下,参照附图说明本发明的一个实施方式的柔性布线电路基板。另外,在以下的说明中,将柔性布线电路基板简称为布线电路基板。
(1)布线电路基板的结构
图1和图2是表示本实施方式的布线电路基板的结构的示意图。图1(a)是表示布线电路基板10的一面的平面图,图1(b)是表示布线电路基板10的另一面的平面图。图2是图1(a)和图1(b)所示的布线电路基板10的X-X线截面图。
如图1和图2所示,在例如由聚酰亚胺构成的基底绝缘层1的一面上,多个带状的布线图案2平行地并排地形成。各个布线图案2具有例如由铬和铜构成的导电层2a以及例如由铜构成的布线层2b的叠层结构。另外,基底绝缘层1相当于专利申请的范围的绝缘层。
另一方面,在基底绝缘层1的另外一面上形成例如由铬和铜构成的金属薄膜3,在金属薄膜3上平行排列地形成有例如由铜构成的多个带状的接地图案4。
上述布线图案2和接地图案4被配置成夹着基底绝缘层1并且相互之间不相对的格子形状。即,将接地图案4配置成与布线图案2之间的区域相对。
在本实施例中,金属薄膜3和接地图案4构成接地层。
以下,将形成布线图案2的基底绝缘层1的面称为表面,将形成接地图案4的基底绝缘层1的面称为背面。
(2)布线电路基板的制造方法
图3和图4是用于说明布线电路基板10的制造方法的工序截面图。
首先,如图3(a)所示,在基底绝缘层1的表面上利用例如溅射法形成由铬和铜的叠层膜构成的导电层2a。
其次,如图3(b)所示,在导电层2a上形成具有规定的图案的槽部R1的电镀抗蚀剂21。电镀抗蚀剂21例如由干薄膜抗蚀剂等在导电层2a上形成抗蚀膜,按照规定的图案对该抗蚀剂进行曝光,其后,利用显像来形成。
然后,如图3(c)所示,在导电层2a上的槽部R1上利用电解电镀形成布线层2b。作为布线层2b,例如可以使用铜。
然后,如图3(d)所示,利用化学蚀刻(湿法蚀刻)或剥离除去电镀抗蚀剂21。然后,如图3(e)所示,利用蚀刻除去导电层2a的露出区域。这样,形成由导电层2a和布线层2b构成的多个布线图案2(参照图1和图2)。
然后,如图4(f)所示,在基底绝缘层1的背面中例如利用溅射法形成由铬和铜的叠层膜构成的金属薄膜3。
其次,如图4(g)所示,在金属薄膜3上形成具有规定图案的槽部R2的电镀抗蚀剂22。电镀抗蚀剂22例如由干薄膜抗蚀剂等在金属薄膜3上形成抗蚀膜,按照规定的图案对该抗蚀膜进行曝光,其后利用显像来形成。
另外,电镀抗蚀剂22的槽部R2在夹着绝缘层1并不与布线图案2相对的区域中形成。
然后,如图4(h)所示,在金属薄膜3上的槽部R2上利用电解电镀形成接地图案4。作为接地图案4,例如可以使用铜。
然后,如图4(i)所示,利用化学蚀刻(湿法蚀刻)或剥离除去电镀抗蚀剂22。这样,图1和图2所示的布线电路基板10就完成了。
(2-a)其它的制造方法
在图3和图4所示的布线电路基板10的制造方法中,虽然利用半添加法(Semi-additive Method)形成了布线图案2,但是也可以用消去法(Subtractive Process)形成布线图案2。
图5是用于说明布线电路基板10另外的制造方法的工序截面图。
首先,如图5(a)所示,在基底绝缘层1的表面上利用例如溅射法来形成由铬和铜的叠层膜构成的导电层2a。
其次,如图5(b)所示,在导电层2a上利用电解电镀形成例如由铜构成的布线层2b。
然后,如图5(c)所示,在布线层2b上形成具有规定图案的蚀刻抗蚀剂23。蚀刻抗蚀剂23例如由干薄膜抗蚀剂等在布线层2b上形成抗蚀膜,按照规定的图案对该抗蚀膜进行曝光,其后利用显像来形成。
然后,如图5(d)所示,利用蚀刻除去除蚀刻抗蚀剂23的下面的区域之外的导电层2a和布线层2b的区域。然后,如图5(e)所示,利用剥离液除去蚀刻抗蚀剂23。这样,形成由导电层2a和布线层2b构成的多个布线图案2。
最后,经过与图4(f)~图4(i)同样的工序,布线电路基板10完成。
(2-b)进一步的其它的制造方法
在图3~图5所示的布线电路基板10的制造方法中,虽然利用电解电镀来形成接地图案4,但是,也可以用溅射法来形成接地图案4。
图6是用于说明布线电路基板10其它的制造方法的工序截面图。
首先,利用图3(a)~图3(e)所示的工序或图5(a)~图5(e)所示的工序在基底绝缘层1的表面形成布线图案2。然后利用图4(f)所示的工序,在基底绝缘层1的背面形成金属薄膜3。
其次,如图6(a)所示,在金属薄膜3上形成具有规定的图案的槽部R3的溅射抗蚀剂24。溅射抗蚀剂24例如由干薄膜抗蚀剂等在金属薄膜3上形成抗蚀膜,按照规定的图案对该抗蚀膜进行曝光,其后利用显像来形成。另外,溅射抗蚀剂24的槽部R3在与图4(g)所示的电镀抗蚀剂22的槽部R2同样的区域中形成。
然后,如图6(b)所示,利用溅射法在槽部R3内形成接地图案4。这时,在溅射抗蚀剂24上形成由与接地图案4同样的材料构成的溅射层4a。
然后,如图6(c)所示,利用剥离液除去溅射抗蚀剂24和溅射抗蚀剂24上的溅射层4a。通过这样的方式,在金属薄膜3上形成了接地图案4,完成了布线电路基板10。
另外,优选金属薄膜3的厚度在0.05μm以上1μm以下。在这样的情况下,可以在良好地维持布线电路基板10的弯曲性的同时降低布线图案2的特性电阻。
优选布线图案2的厚度在5μm以上25μm以下。另外,优选金属薄膜3和接地图案4的厚度的合计在5μm以上25μm以下。
另外,如图3~图6所示,在布线电路基板10的制造方法中,在基底绝缘层1的表面上形成布线图案2之后,虽然优选在背面形成金属薄膜3和接地图案4,但是,也可以在基底绝缘层1的背面形成金属薄膜3和接地图案4之后,在表面形成布线图案2。
(3)本实施方式的效果
在本实施方式中,在基底绝缘层1的背面上形成金属薄膜3的同时,与布线图案2之间的区域相对地来形成接地图案4。通过这样的方式,在确保布线电路基板10的弯曲性的同时可以降低布线图案2的特性电阻。
另外,由于在基底绝缘层1的背面上,在金属薄膜3上形成有多个接地图案4,所以在可以降低布线图案2的特性电阻的离散的同时,可以在任意的区域使布线电路基板10弯曲。
(4)其它实施方式
在上述实施方式中,虽然接地图案4被配置成与布线图案2之间的区域相对并且不与布线图案2相对,但是,若充分地确保布线电路基板10的弯曲性,则接地图案4的一部分也可以与布线图案2相对。
在金属薄膜3上,可以形成例如格子状或缝状的开口。在这样的情况下,通过调整开口的数量和开口的大小,能够调整布线图案2和金属薄膜3相对的区域的面积。
这里,如上所述,布线图案2的特性电阻依赖于布线图案2与接地层(金属薄膜3和接地图案4)相对的区域的面积。
于是,通过调整开口的数量和开口的大小,能够调整布线图案2的特性电阻。通过这样的方式,针对电子部件的各种输入输出电阻,可以与部线图案2的特性电阻匹配。
但是,若在金属薄膜3上不规则地形成开口,则在布线图案2的特性电阻中产生离散。因此,优选开口在金属薄膜3上规则并均匀地形成。
也可以形成由上述绝缘材料构成的覆盖层来覆盖布线图案2。同样地,也可以形成由上述绝缘材料构成的覆盖层来覆盖接地图案4。在这样的情况下,能够防止布线2或接地图案4的损伤。
基底绝缘层1的材料不限于聚酰亚胺,也可以使用对苯二甲酸乙二醇酯薄膜、聚醚腈薄膜、聚醚砜薄膜(polyethersulfone film)等其它的绝缘材料。
布线2和接地图案4的材料不限于铜,也可以使用铜合金、金、铝等的其它金属材料。另外,布线图案2的材料和接地图案4的材料可以不同。
金属薄膜3不限于由铬和铜构成的双层结构,也可以是例如只有铜的单层结构。
导电层2a不限于由铬和铜构成的双层结构,也可以是例如只有铜的单层结构。
另外,可以取代利用电解电镀来形成布线层2b,在利用其它方法来形成布线层2b的情况下,可以不形成导电层2a。
这里,针对不形成导电层2a的情况的布线图案的形成方法进行了说明。图7是用于说明布线图案的其它形成方法的工序截面图。
首先,如图7(a)所示,准备薄膜状的布线层2b。然后,如图7(b)所示,在布线层2b的一面(背面)上形成例如利用层压或涂敷形成基底绝缘层1。
然后,如图7(c)所示,在布线层2b的另外一面(表面)上形成具有规定图案的蚀刻抗蚀层25。然后,如图7(d)所示,利用蚀刻,除去除蚀刻抗蚀层25的下面的领域之外的布线层2b的区域。
然后,如图7(e)所示,利用剥离液除去蚀刻抗蚀层25。通过这样的方式,形成了仅由布线层2b构成的多个布线图案2A。
这样,例如利用层压或涂敷形成布线层2b或基底绝缘层1的层压结构,也可以不形成导电层2a。
(5)实施例
(实施例)
在实施例中,制作具有图1和图2所示的结构的布线电路基板。
另外,基底绝缘层1的厚度取为25μm,布线图案2的厚度取为18μm。另外,金属薄膜3的厚度取为1μm,接地图案4的厚度取为17μm。
(比较例)
在比较例中,除了不形成金属薄膜3这一点之外,制作与实施例具有同样结构的布线电路基板。
(评价)
将输入输出电阻是50Ω的电子部件连接到实施例和比较例的布线电路基板上来使用,调查电信号的反射。
在将电子部件连接到实施例的布线电路基板上来使用时,没有产生电信号的反射。与此相对,在将电子部件连接到比较例的布线电路基板上来使用时,产生了电信号的反射。
另外,调查了在实施例和比较例的布线电路基板上各个布线图案2的特性电阻。其结果是,在实施例的布线电路基板上的布线图案2的特性电阻是大约50Ω。另一方面,在比较例的布线电路基板的布线图案2的特性电阻是大约80Ω。
这样可以看出,在基底绝缘层1的背面,通过与接地图案4同时形成金属薄膜3,可以充分地降低布线2的特性电阻。
Claims (8)
1.一种布线电路基板,其特征在于,具有:
绝缘层;
在所述绝缘层的一面上以规定间隔形成的多个布线图案;
在所述绝缘层的另一面上形成的金属薄膜;和
在所述金属薄膜上以规定间隔形成的,具有比所述金属薄膜的厚度大的厚度的多个接地图案,
其中,所述多个接地图案被配置成夹着所述绝缘层和所述金属薄膜并与所述多个布线图案之间的区域相对。
2.如权利要求1所述的布线电路基板,其特征在于:
所述多个接地图案被配置成不与所述多个布线图案相对。
3.如权利要求1所述的布线电路基板,其特征在于:
所述多个布线图案在所述绝缘层的一面上以带状延伸,所述多个接地图案在所述绝缘层的另一面上以带状延伸。
4.如权利要求1所述的布线电路基板,其特征在于:
所述金属薄膜的厚度在1μm以下。
5.一种布线电路基板的制造方法,其特征在于,包括:
在绝缘层的一面上以规定间隔形成多个布线图案的工序;
在所述绝缘层的另一面上形成金属薄膜的工序;和
在所述金属薄膜上形成具有比所述金属薄膜的厚度大的厚度的多个接地图案,将所述多个接地图案配置成夹着所述绝缘层和所述金属薄膜并与所述多个布线图案之间的区域相对的工序。
6.如权利要求5所述的布线电路基板的制造方法,其特征在于:
形成所述多个接地图案的工序包括以不与多个布线图案相对的方式配置所述多个接地图案。
7.如权利要求5所述的布线电路基板的制造方法,其特征在于:
形成所述多个布线图案的工序包括以在所述绝缘层的一面上带状延伸的方式形成所述多个布线图案,
形成所述多个接地图案的工序包括以在所述绝缘层的另一面上带状延伸的方式形成所述多个接地图案。
8.如权利要求5所述的布线电路基板的制造方法,其特征在于:
所述金属薄膜的厚度在1μm以下。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006101784 | 2006-04-03 | ||
JP2006-101784 | 2006-04-03 | ||
JP2006101784A JP4757079B2 (ja) | 2006-04-03 | 2006-04-03 | 配線回路基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101052266A CN101052266A (zh) | 2007-10-10 |
CN101052266B true CN101052266B (zh) | 2010-08-18 |
Family
ID=38557165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710092257.4A Expired - Fee Related CN101052266B (zh) | 2006-04-03 | 2007-04-03 | 布线电路基板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7375286B2 (zh) |
JP (1) | JP4757079B2 (zh) |
CN (1) | CN101052266B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5142951B2 (ja) * | 2008-11-10 | 2013-02-13 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
US8011950B2 (en) * | 2009-02-18 | 2011-09-06 | Cinch Connectors, Inc. | Electrical connector |
US9035190B2 (en) | 2009-10-16 | 2015-05-19 | Sharp Kabushiki Kaisha | Flexible circuit board and display device |
JP5513091B2 (ja) * | 2009-12-07 | 2014-06-04 | 日東電工株式会社 | 配線回路基板 |
JP5441814B2 (ja) * | 2010-05-14 | 2014-03-12 | キヤノン株式会社 | プリント配線板及びプリント配線板を備えたデバイス |
JP5951193B2 (ja) * | 2011-06-16 | 2016-07-13 | 日東電工株式会社 | 配線回路基板およびその製造方法 |
WO2013021597A1 (ja) * | 2011-08-05 | 2013-02-14 | パナソニック株式会社 | 超音波探触子及び超音波探触子に用いるフレキシブル基板 |
CN103596352B (zh) * | 2012-08-15 | 2018-02-06 | 江苏润阳物流器械科技有限公司 | 软性电路板装置及相机模组 |
JP6426067B2 (ja) * | 2015-08-06 | 2018-11-21 | 日本メクトロン株式会社 | 多層フレキシブルプリント配線板およびその製造方法 |
CN110798977B (zh) * | 2018-08-01 | 2021-03-23 | 鹏鼎控股(深圳)股份有限公司 | 薄型天线电路板及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004088020A (ja) * | 2002-08-29 | 2004-03-18 | Toshiba Corp | フレキシブルプリント基板及び該基板を備えた電子機器 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5665680A (en) * | 1979-11-02 | 1981-06-03 | Shigeru Kobayashi | Filter material for removing ammoniacal nitrogen, phosphorus, abs, colors or the like in sewage |
JPH0497599A (ja) * | 1990-08-16 | 1992-03-30 | Fujikura Ltd | フレキシブルプリント配線板 |
US5420553A (en) * | 1991-01-16 | 1995-05-30 | Murata Manufacturing Co., Ltd. | Noise filter |
JPH04277696A (ja) * | 1991-03-06 | 1992-10-02 | Hitachi Ltd | 多層配線基板及びその製造方法 |
US5322974A (en) * | 1992-08-31 | 1994-06-21 | International Business Machines Corporation | Interleaved fine line cables |
JP3230953B2 (ja) * | 1994-07-28 | 2001-11-19 | 富士通株式会社 | 多層薄膜配線基板 |
US6040936A (en) * | 1998-10-08 | 2000-03-21 | Nec Research Institute, Inc. | Optical transmission control apparatus utilizing metal films perforated with subwavelength-diameter holes |
JP2001339159A (ja) * | 2000-05-30 | 2001-12-07 | Sony Corp | 多層回路基板及びその作製方法 |
JP2002151807A (ja) * | 2000-11-08 | 2002-05-24 | Saginomiya Seisakusho Inc | 配線基板および圧力センサ |
JP3897582B2 (ja) * | 2000-12-12 | 2007-03-28 | キヤノン株式会社 | 真空処理方法、真空処理装置、半導体装置の製造方法および半導体装置 |
JP2003101192A (ja) * | 2001-09-21 | 2003-04-04 | Toray Ind Inc | 回路基板の製造方法 |
JP2004328717A (ja) * | 2003-04-11 | 2004-11-18 | Taiyo Yuden Co Ltd | ダイバーシティアンテナ装置 |
US7141884B2 (en) * | 2003-07-03 | 2006-11-28 | Matsushita Electric Industrial Co., Ltd. | Module with a built-in semiconductor and method for producing the same |
JP2006085903A (ja) * | 2004-08-19 | 2006-03-30 | Fujitsu Component Ltd | 平面状配線部材用コンタクト部材及びこれを有するコネクタ |
US20060068173A1 (en) * | 2004-09-30 | 2006-03-30 | Ebara Corporation | Methods for forming and patterning of metallic films |
JP4351148B2 (ja) * | 2004-12-28 | 2009-10-28 | 新光電気工業株式会社 | 配線基板の製造方法 |
-
2006
- 2006-04-03 JP JP2006101784A patent/JP4757079B2/ja active Active
-
2007
- 2007-03-21 US US11/688,899 patent/US7375286B2/en not_active Expired - Fee Related
- 2007-04-03 CN CN200710092257.4A patent/CN101052266B/zh not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004088020A (ja) * | 2002-08-29 | 2004-03-18 | Toshiba Corp | フレキシブルプリント基板及び該基板を備えた電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20070227764A1 (en) | 2007-10-04 |
US7375286B2 (en) | 2008-05-20 |
JP2007281000A (ja) | 2007-10-25 |
CN101052266A (zh) | 2007-10-10 |
JP4757079B2 (ja) | 2011-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101052266B (zh) | 布线电路基板及其制造方法 | |
US9173289B2 (en) | Multilayer substrate | |
CN102007822B (zh) | 移除了信号传输线周围的粘结片的印刷电路板 | |
JP6732723B2 (ja) | 高周波伝送用プリント配線板 | |
JP2007165707A (ja) | フレキシブル配線回路基板 | |
JP2006324406A (ja) | フレックスリジッド多層配線板 | |
CN102573278B (zh) | 多层布线基板 | |
JP4985894B2 (ja) | 信号線路 | |
CN106572587B (zh) | 柔性电路板及其制作方法 | |
JP2006302519A (ja) | 高速伝送用基板 | |
CN1976556B (zh) | 配线电路基板 | |
US20040150487A1 (en) | Semi-suspended coplanar waveguide on a printed circuit board | |
TW201141319A (en) | Double-sided flexible printed circuit board and method of manufacturing the same | |
JP4753749B2 (ja) | 配線回路基板集合体シートおよびその製造方法 | |
JP4660738B2 (ja) | プリント配線板及び電子機器 | |
JP2009182228A (ja) | 配線回路基板およびその製造方法 | |
US6248247B1 (en) | Method of fortifying an air bridge circuit | |
CN107666782A (zh) | 具厚铜线路的电路板及其制作方法 | |
KR100744082B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
CN100558220C (zh) | 设有电缆部的电路基板的制造方法 | |
CN114080089B (zh) | 传输线结构及其制作方法 | |
JP2008021676A (ja) | 配線回路基板 | |
JP4803406B2 (ja) | 電子部品、及びその製造方法、及び電子部品集合体 | |
JPH04306506A (ja) | フラットケーブル | |
WO2014065172A1 (ja) | フレキシブル基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100818 Termination date: 20200403 |