CN101000890A - 集成电路梳形电容器及其形成方法 - Google Patents

集成电路梳形电容器及其形成方法 Download PDF

Info

Publication number
CN101000890A
CN101000890A CN200710001597.1A CN200710001597A CN101000890A CN 101000890 A CN101000890 A CN 101000890A CN 200710001597 A CN200710001597 A CN 200710001597A CN 101000890 A CN101000890 A CN 101000890A
Authority
CN
China
Prior art keywords
capacitor
openings
capacitor openings
dielectric
medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200710001597.1A
Other languages
English (en)
Other versions
CN100479132C (zh
Inventor
D·C·埃德尔斯腾
T·J·多尔顿
E·E·叶舒
A·K·斯坦珀
J·P·甘比诺
S·L·兰
A·K·津达金迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN101000890A publication Critical patent/CN101000890A/zh
Application granted granted Critical
Publication of CN100479132C publication Critical patent/CN100479132C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明旨在提供具有电容器电极的集成电路梳形电容器，该电容器电极与在相同的金属布线级中并且以相同的间距形成的其它互连和过孔接触相比，在相邻电容器电极之间具有增加的电容。本发明通过使用至多一个附加非必需的光掩膜获得了电容器，其将电容公差最小化并保持寄生电极－衬底电容耦合的对称，而没有对在相同布线级中形成的其它互连和过孔接触产生不利影响。

Description

集成电路梳形电容器及其形成方法
技术领域
本发明一般涉及半导体器件，更具体地说，涉及改进的集成电路梳形电容器。
背景技术
当ULSI集成电路缩小为更小的尺寸而功能和电路密度增加时，许多原来与芯片无关的电子性能现在与芯片结合在一起。此外，其利用制造成本的优势以及减小电子信号的距离，以变的廉价并且提高系统的功能和性能。成为芯片上集成创新的焦点的一族器件是BEOL无源器件。虽然它们自己的互连严格地说也是无源器件，这些术语通常用于如电阻器，电容器，感应器和变抗器的其它无源电子器件。虽然电阻器和电容器一直集成在FEOL中用于晶体管逻辑电路，这些FEOL无源器件一直受困于电压的非线性和不必要的寄生阻抗，这使其不能用于如RF或无线设备的多个类型的模拟电路。通常仅当集成在BEOL布线级中时，感应器能获得有用参数。
对BEOL电容器，最普通的器件类型是平面金属绝缘体金属(MIM)平行板电容器。这要求一个或更多附加光掩模级以制造下或上电极板，电容器介质和与电极板的接触。通常其不同于在相同布线级中形成的其它互连和过孔接触。MIM电容器的缺点是附加的掩模和工艺步骤的数目，与上或下电极的衬底耦合时寄生电容不对称，在小厚度下用于足够的电容密度的介质可靠性有限，芯片占有面积经常要求从MIM电容器正下方的区域中排除布线。
另一种类型的BEOL电容器是交叉梳形-梳形类型；其包括多个并联连接的线到线电容器齿(因此，它们的电容相加)，在每一对线之间交替偏置。器件依赖于标准的布线侧壁深度和最小的线间间距以使它们的电容最大化。这样设置这些尺寸以使每单位布图面积的单级梳形-梳形电容密度远小于MIM电容器可能的电容密度，并且与互连厚度和间距相关联的典型地较大尺寸偏离使其在设计规范上遇到更大的挑战。另一方面，交叉集成电路梳形电容器要求没有附加的光掩模或工艺步骤(只要使用相同的线间介质)并且对于两个电极没有与衬底耦合的寄生不对称。
图1示出了根据现有技术形成的集成电路梳形电容器150。因此根据现有技术，与在相同的布线级中形成的互连160相比，电容器电极150a具有相同的深度和在相邻电容器电极150a之间的间距。优选电容器由嵌入如SiOH有机硅酸盐玻璃的低k介质(ε)材料102中的铜镶嵌制成。电容器电极150a由它们的长度(纸内/外)，宽度，深度，间距，和如果为梯形它们的侧壁倾角(α)表征。当在有源IC电路中给予电压时，连续的电极150a典型地以交替感应如Vdd(+)和接地(-)偏置或具有AC信号以执行电容器功能。
最近，描述了一种增强的集成电路梳形电容器150，其解决了上述问题的一部分。称为垂直平行板(VPP)电容器，其由交叉集成电路梳形电容器150的多级叠层构成。对VPP电容器，面积电容密度等于MIM器件的电容密度而没有增加光掩模或工艺步骤，并且对两个电极也没有寄生不对称。另外，当多级结合时，线宽和间距尺寸的统计变化倾向于达到平均以便获得从芯片到芯片和晶片到晶片的更一致的结果，更好的机械性能和更紧密的公差。缺点是要求获得给定的电容的级数和布图面积。
在现在的低k BEOL级中，其中电容密度的降低直接与线间和级间介电常数成比例，对VPP电容器的集成，此缺点更为显著。此缺点不适用于使用分离电容器介质的MIM情况。然而，MIM电容器的另外的缺点仍适用于在低k BEOL中集成。另外，随着CMOS缩小推动所有布线尺寸的缩小，级间BEOL垂直间距减小而MIM厚度没有减小，这样因为在MIM区域上的超出部分使制造困难或不可能。上述讨论给出，仍需要获得较大电容密度，特别是对低k BEOL集成电容器，而增加最少的掩模级，最小化电容公差，并且保持电容-衬底耦合寄生的对称。
技术中所需要的是改善低k BEOL集成电路梳形电容器，其最小化电容公差并且保持电容-衬底耦合寄生的对称并且其以最小数目的附加掩模级或工艺步骤制造。
发明内容
本发明旨在一种方法和结构。更具体地说，本发明的方法旨在一种用于形成电容器的方法，该方法包括形成和修改步骤。
形成步骤包括在介质中形成电容器开口和非电容器开口，而修改步骤包括沿电容器开口的表面修改介质，以便该修改增加电容器的电容。更具体地说，本发明的结构旨在包括非电容器和电容器开口的电容器。在介质中形成非电容器开口并且在相同金属布线级中的最近邻非电容器开口之间具有规定间距，而在相同金属布线级中在介质中形成的电容器开口在最近邻电容器开口之间具有的间距小于在最近邻非电容器开口之间的规定间距。
本发明的第一实施例旨在用于形成电容器的方法，该方法包括沉积，形成，保护，制造，扩展和填充步骤。沉积步骤包括沉积低k介质。形成步骤包括在低k介质中形成开口，其中至少一个开口是非电容器开口和至少一个开口是电容器开口。保护步骤包括保护任何非电容器开口不受介电常数修改。制造步骤包括沿电容器开口的表面制造多孔区域。扩展步骤包括通过选择性除去沿电容器开口的表面的修改介质扩展至少一个电容器开口。填充步骤包括用导体材料填充非电容器开口和扩展电容器开口。
本发明的第二实施例旨在用于形成电容器的方法。该方法包括沉积，除去，形成，保护和注入步骤。沉积步骤包括沉积包括介质基质和成孔剂的低k介质。除去步骤包括从低k介质除去成孔剂。形成步骤包括在多孔介质中形成开口，其中至少一个开口是非电容器开口和至少一个开口是电容器开口。保护步骤包括保护任何非电容器开口不受介电常数修改。注入步骤包括用一材料沿电容器开口的表面注入多孔介质，所述材料的介电常数高于在所述注入之前多孔介质的介电常数。
本发明的第三实施例旨在用于形成电容器的方法，包括沉积，形成，保护，注入，填充和除去步骤。沉积步骤包括沉积包括成孔剂的低k介质。形成步骤包括在低k介质中形成开口，其中至少一个开口是非电容器开口和至少一个开口是电容器开口。保护步骤包括保护任何非电容器开口不受介电常数波动。注入步骤包括用一材料沿至少一个电容器开口的表面注入多孔介质，所述材料的介电常数高于在所述注入之前多孔介质的介电常数。填充步骤包括用导体材料填充非电容器和电容器开口。除去步骤包括从低k介质除去成孔剂。
本发明旨在具有电容器电极的集成电路梳形电容器，该电容器电极与在相同的金属布线级中形成的其它互连和过孔接触相比，在相邻电容器电极之间具有减小的间距。本发明通过使用至多一个附加非必需的光掩膜形成了集成电路梳形电容器，其与现有技术的集成电路梳形电容器相比具有更高的电容密度。
因为至少前述原因，本发明改善了集成电路梳形电容器。
附图说明
利用所附权利要求中的特性阐述本发明的特征和要素特性。附图仅用于说明目的而没有按比例画出。另外，在附图中类似的标号表示类似的特征。然而，本发明本身的组织结构和操作方法可以通过参考后面结合附图的细节描述更好的理解，其中：
图1示出了现有技术集成电路梳形电容器150。
图2a-2e示出了根据本发明的第一实施例的集成电路梳形电容器250的形成。
图3示出了根据本发明的第一实施例的VPP电容器。
图4示出了图3中的VPP电容器的修改形式。
图5a-5e示出了根据本发明的第二实施例的集成电路梳形电容器550的形成。
图6a-6e示出了根据本发明的第三实施例的集成电路梳形电容器250的形成。
具体实施方式
现在通过参考附图描述本发明。在图中，以简单的方式描述并且示意性表示结构的各个方面以更清楚地描述和示出本发明。
经过综述和介绍，本发明旨在具有电容器电极的集成电路梳形电容器，该电容器电极与在相同的金属布线级中形成的其它互连和过孔接触相比在相邻电容器电极之间具有减小的间距。本发明的所有实施例包括电容器开口的形成并且修改沿电容器开口的表面的介质以便该修改导致电容器具有增加的电容密度。
参考图2a-2e描述本发明的第一实施例，该实施例描述了一个改进的电容器的形成，更具体地说是改进的集成电路梳形电容器250。一般将第一实施例描述为沿在低k介质102中形成的电容器开口220的表面形成修改介质204，除去沿电容器开口220的表面的修改介质，并且用导体材料112填充电容器开口220。下面将分别参考图2a-2e更具体地描述第一实施例。
图2a示出了单镶嵌非电容器开口210的形成，其在低k介质102中形成非电容器布线。优选，低k介质102包括SiCOH或多孔SiCOH中的一种。尽管没有示出，同样可以在低k介质102中形成双镶嵌非电容器开口210。双镶嵌非电容器开口210包括互连和过孔部分。
图2b示出了在低k介质102中单镶嵌电容器开口220的形成，同时阻挡掩模222保护非电容器开口210。与非电容器开口210相同，尽管在图2b中示出了单镶嵌电容器开口220，也可以在低k介质102中形成双镶嵌电容器开口220。双镶嵌电容器开口220包括互连和过孔部分。通过常规光掩模和蚀刻步骤形成非电容器开口210和电容器开口220。虽然图2a-2b示出了在两个步骤中形成非电容器开口210和电容器开口220，但是可以在一个步骤中用相同的光掩模形成非电容器开口210和电容器开口220。
图2c示出了沿电容器开口220的表面修改低k介质102。更具体地说，沿电容器开口220的表面形成化学和/或物理修改介质204。通过从电容器开口220的表面消耗碳并且可能地氧化剩余材料，形成修改介质204。通常，在室温下，在反应离子蚀刻工具中，利用如O2，N2O或H2O的氧化等离子体或如N2/H2或H2的还原等离子体的激活，消耗晶片的碳。通过氧化剩余材料，在氧化等离子体中发生进一步修改。通过修改，修改介质204导致多孔类SiO2材料。低k介质102可以具有小于或约等于3.0的介电常数，而修改介质204具有大于4.0的介电常数。虽然修改介质204具有较高介电常数的特性，这从增加电容密度的角度是有利于的，但是此材料还具有差的介质击穿，高的电泄漏，和高的水吸收，这从性能和可靠性的角度是不利于的。因此，如图2d中示出的，选择性除去修改介质204。
图2d示出了从电容器开口的表面选择性除去修改介质204。已经除去阻挡掩模222，因此将非电容器开口暴露于蚀刻工艺。在如稀氢氟酸(DHF)例如100∶1 H2O∶HF的典型溶液中对修改介质204的蚀刻比低k介质102的蚀刻更快。不同的蚀刻速率导致修改的电容器开口220更深并且更宽，以便与在相同金属布线级中的其它互连和过孔接触相比减小在相邻电容器开口220之间的间距并且减小在布线级的底部和衬底中的任何导体之间的垂直间距。如以上所讨论的，集成电路梳形电容器250的电容随着降低电容器电极250a之间的间距的电容器电极250a的修改深度和宽度而增加。在除去修改介质204后，集成电路梳形电容器250将被金属化，平整化和覆盖。在图2e中示出了最终的集成电路梳形电容器250。
图2e示出了本发明的第一实施例的电容器，即具有加深并且加宽的电容器电极250a的电容器，以便与在相同金属布线级中的其它互连160和过孔接触相比，减小了相邻电容器电极250a之间的间距。导体材料112，即铜，填充修改的电容器开口220和非电容器开口210。此后，平整化并覆盖242电容器电极250a和互连160。
图3示出了根据在图2a-2e中示出的本发明的第一实施例的VPP电容器。如上所述，VPP电容器包括集成电路梳形电容器250的多级叠层。在图3中，根据本发明的第一实施例形成多级叠层的每个集成电路梳形电容器350。图2a-2e示出了单镶嵌电容器，图3示出了双镶嵌电容器。在图3中示出的双镶嵌电容器包括根据本发明的第一实施例形成的互连和过孔部分。因此，加深并加宽电容器电极250a，以便与在相同金属布线级中的其它互连和过孔接触相比，减小了相邻电容器电极250a之间的间距。虽然图3中没有示出，但是VPP电容器还可以包括单镶嵌集成电路梳形电容器叠层。
图4示出了图3的VPP电容器的修改版本。图4的VPP电容器与图3的VPP电容器的不同之处在于在除去修改介质204后(未示出)，但在沉积导体材料112前，进行了另外的步骤。更具体地说，使用蚀刻或化学机械抛光(CMP)硬掩模424以形成具有凸出形状450的VPP电容器。如图4所示，凸出形状使VPP电容器在电容器电极250a的中点处在相邻电容器电极250a之间具有最大的最小间距，与在图2e和3中示出的电容器电极250a的顶部相对。最大的最小间距在相邻电容器电极250a的中点，与相邻电容器电极250a的顶部相对，从可靠性的角度是有利的，到达在与覆层242的界面处发生工艺引起的泄漏路径的程度。
图5a-5e示出了根据本发明的第二实施例的集成电路梳形电容器550的形成。与第一实施例不同的是，在第二实施例中，没有除去沿电容器开口220的表面的修改介质204，而是注入高k介质506。下面通过分别参考图5a-5e更具体地描述第二实施例。
图5a示出了在覆层242上沉积的低k介质102。在覆层242下预先存在电容器电极550a。
图5b示出了修改低k介质。该修改形成多孔材料204。类似于本发明的第一实施例，本发明的第二实施例形成多孔材料204，然而不同于本发明的第一实施例的是，在本发明的第二实施例中，多孔材料204不限于电容器开口220的表面。
图5c示出了在修改介质204中非电容器开口210和电容器开口220的形成。尽管在图5c中，用相同的光掩模在一个步骤中形成非电容器开口210和电容器开口220。还可以在两个步骤中形成非电容器开口210和电容器开口220，如在先前参考图2a-2b描述的。在图5c中示出了双镶嵌电容器开口220。因此，电容器开口220包括互连和过孔部分。
图5d示出了沿电容器开口220的表面修改修改介质204。再次，用阻挡掩模222保护非电容器开口222。如上所述，不同于本发明的第一实施例的是，在本发明的第二实施例中没有除去修改介质204，而是注入高k介质506。高k介质506具有比修改介质204更高的介电常数。
图5e示出了用导体材料112填充非电容器开口210和修改的电容器开口220。
图6a-6e示出了根据本发明的第三实施例的集成电路梳形电容器650的形成。类似于本发明的第二实施例，在本发明的第三实施例中没有除去沿电容器开口220的表面的修改介质204，而是注入高k介质506。不同于本发明的第二实施例的是，在本发明的第三实施例中，在用导体材料112填充非电容器开口210和电容器开口220之后形成修改介质204。下面分别参考图6a-6e更具体地描述第三实施例。
图6a示出了在覆层242上沉积的低k介质102。在覆层242下面预先存在根据本发明的第二实施例形成的电容器电极550a。
图6b示出了在低k介质102中形成非电容器开口210和电容器开口220。不同于本发明的第二实施例的是在形成非电容器开口210和电容器开口220之前没有修改低k介质102。
图6c示出了修改沿电容器开口220的表面的介质204。本发明的第三实施例的此步骤类似于本发明的第一实施例的图2c中示出的步骤。在本发明的第二和第三实施例中，都用阻挡掩模222保护在低k介质102中的非电容器开口，而沿电容器开口220的表面进行修改。该修改沿电容器开口220的表面形成多孔材料204。不同于第一实施例，但是类似于第二实施例，在第三实施例中没有除去修改介质204。
图6d示出了修改沿电容器开口220的表面的修改介质204。再次，用阻挡掩模222保护非电容器开口210。如上所述，不同于第一实施例的是没有除去修改介质204，但是类似于第二实施例，用高k介质506注入修改介质204。高k介质506具有比修改介质204更高的介电常数。
图6e示出了用导体材料112填充非电容器开口210和修改的电容器开口220，并从低k介质102除去成孔剂(porogen)。不同于本发明的第二实施例，在本发明的第三实施例中，在非电容器开口210和电容器开口220形成后从低k介质102除去成孔剂。
虽然结合详细的优选实施例和其它可替换实施例具体描述了本发明，应该明白，本领域的技术人员可以根据前面的叙述进行许多替换、修改和改变。因此旨在所附权利要求包括落入本发明的真实范围和精神的所有这样的替换、修改和改变。

Claims (44)

1.一种用于形成电容器的方法，包括如下步骤：
在介质中形成至少一个电容器开口和至少一个非电容器开口，所述电容器和非电容器开口在相同的金属布线级中形成；以及，
修改沿所述至少一个电容器开口的表面的所述介质，以使所述修改增加所述电容器的电容。
2.根据权利要求1的方法，其中所述修改步骤包括：
通过从所述至少一个电容器开口的所述表面消耗碳，沿所述至少一个电容器开口的所述表面形成修改介质。
3.根据权利要求2的方法，其中所述修改步骤还包括如下步骤：
通过选择性进行如下步骤扩展所述至少一个电容器开口：
修改沿所述至少一个电容器开口的所述表面的所述修改介质；
除去沿所述至少一个电容器开口的所述表面的所述修改介质；以及
用导体材料填充所述电容器开口。
4.根据权利要求1的方法，其中所述介质是多孔的，在所述修改介质中形成所述至少一个电容器开口和所述至少一个非电容器开口，并且所述修改步骤包括如下步骤：
在修改之前用介电常数高于所述修改介质的所述介电常数的材料沿所述电容器开口的所述表面注入所述修改介质。
5.根据权利要求2的方法，其中所述修改步骤还包括如下步骤：
在修改之前用介电常数高于所述修改介质的所述介电常数的材料沿所述电容器开口的所述表面注入所述修改介质。
6.根据权利要求1的方法，其中所述介质是SiCOH和多孔SiCOH中的一种。
7.根据权利要求2的方法，其中所述消耗步骤包括激活氧化等离子体，所述氧化等离子体是O2，N2O和H2O中的一种。
8.根据权利要求2的方法，其中所述消耗步骤包括激活还原等离子体，所述还原等离子体是N2/H2和H2中的一种。
9.根据权利要求2的方法，其中所述介质具有小于或约等于3.0的介电常数，所述修改介质具有大于4.0的介电常数。
10.根据权利要求3的方法，其中用稀氢氟酸沿所述至少一个电容器开口的所述表面除去所述修改介质。
11.根据权利要求3的方法，其中所述导体材料包括铜。
12.根据权利要求4的方法，其中用PVD，CVD，IPVD和ALD中的一种注入所述修改介质。
13.根据权利要求5的方法，其中用PVD，CVD，IPVD和ALD中的一种注入所述修改介质。
14.根据权利要求5的方法，其中所述材料包括金属材料和绝缘材料中的一种。
15.一种电容器，包括：
多个非电容器开口，在介质中形成，每个非电容器开口在相同金属布线级中的最近邻非电容器开口之间具有规定间距；
多个电容器开口，在与所述多个非电容器开口相同的所述相同金属布线级中的所述介质中形成，每个电容器开口在最近邻电容器开口之间的间距小于在最近邻非电容器开口之间的所述规定间距。
16.根据权利要求15的电容器，其中所述电容器开口的深度大于在所述相同金属布线级中形成的非电容器开口的深度。
17.根据权利要求15的电容器，其中所述电容器开口的宽度大于在所述相同金属布线级中形成的非电容器开口的宽度。
18.根据权利要求15的电容器，其中所述介质是SiCOH和多孔SiCOH中的一种。
19.根据权利要求15的电容器，其中所述电容器开口间距在最近邻电容器开口之间的最大的最小间距基本上出现在所述电容器开口的顶部。
20.根据权利要求15的电容器，其中所述电容器开口间距在最近邻电容器开口之间的最大的最小间距基本上出现在所述电容器开口的中点。
21.根据权利要求15的电容器，其中所述电容器开口包括互连部分和过孔部分。
22.根据权利要求21的电容器，其中所述电容器开口包括电容器开口的至少一个叠层，所述电容器开口具有互连部分和连接到电容器开口的另一个叠层的过孔部分。
23.一种用于形成电容器的方法，包括如下步骤：
沉积低k介质；
在所述低k介质中形成多个开口，至少一个开口是非电容器开口和至少一个开口是电容器开口；
保护任何非电容器开口不受介电常数修改；
沿所述至少一个电容器开口的表面形成多孔区域；
通过沿所述至少一个电容器开口的所述表面选择性除去所述修改介质，扩展所述至少一个电容器开口；以及，
用导体材料填充所述非电容器开口和所述扩展的电容器开口。
24.根据权利要求23的方法，其中所述低k介质是SiCOH。
25.根据权利要求23的方法，其中用稀氢氟酸沿所述至少一个电容器开口的所述表面除去所述修改介质。
26.根据权利要求23的方法，其中所述形成步骤包括从所述至少一个电容器开口的所述表面消耗碳。
27.根据权利要求26的方法，其中所述消耗步骤包括激活氧化等离子体，所述氧化等离子体是O2，N2O和H2O中的一种。
28.根据权利要求26的方法，其中所述消耗步骤包括激活还原等离子体，所述还原等离子体是N2/H2和H2中的一种。
29.一种用于形成电容器的方法，包括如下步骤：
沉积包括介质基质和成孔剂的低k介质；
从所述低k介质除去所述成孔剂；
在所述多孔介质中形成多个开口，至少一个开口是非电容器开口和至少一个开口是电容器开口；
保护任何非电容器开口不受介电常数修改；以及
用一材料沿所述电容器开口的表面注入所述多孔介质，所述材料的介电常数高于在所述注入之前所述多孔介质的介电常数。
30.根据权利要求29的方法，其中所述除去步骤包括：
从所述低k介质消耗碳。
31.根据权利要求29的方法，其中所述低k介质包括SiCOH。
32.根据权利要求29的方法，其中所述低k介质具有小于3.0的介电常数，所述多孔介质具有在4.0和5.0之间的介电常数。
33.根据权利要求29的方法，其中用PVD，CVD，IPVD和ALD中的一种注入所述多孔介质。
34.根据权利要求29的方法，其中所述材料包括金属材料和绝缘材料中的一种。
35.根据权利要求30的方法，其中所述消耗步骤包括激活氧化等离子体，所述氧化等离子体是O2，N2O和H2O中的一种。
36.根据权利要求30的方法，其中所述消耗步骤包括激活还原等离子体，所述还原等离子体是N2/H2和H2中的一种。
37.一种用于形成电容器的方法，包括如下步骤：
沉积包括成孔剂的低k介质；
在所述多孔介质中形成多个开口，至少一个开口是非电容器开口和至少一个开口是电容器开口；
保护任何非电容器开口不受介电常数波动；以及
用一材料沿所述电容器开口的表面注入所述多孔介质，所述材料的介电常数高于在所述注入之前所述多孔介质的介电常数；
用导体材料填充所述非电容器开口和电容器开口；以及，
从所述低k介质除去成孔剂。
38.根据权利要求37的方法，其中所述除去步骤包括：
从所述低k介质消耗碳。
39.根据权利要求37的方法，其中所述低k介质包括SiCOH。
40.根据权利要求37的方法，其中用PVD，CVD，IPVD和ALD中的一种注入所述多孔介质。
41.根据权利要求37的方法，其中所述低k介质具有小于3.0的介电常数，所述多孔介质具有在4.0和5.0之间的介电常数。
42.根据权利要求37的方法，其中所述材料包括金属材料和绝缘材料中的一种。
43.根据权利要求38的方法，其中所述消耗步骤包括激活氧化等离子体，所述氧化等离子体是O2，N2O和H2O中的一种。
44.根据权利要求38的方法，其中所述消耗步骤包括激活还原等离子体，所述还原等离子体是N2/H2和H2中的一种。
CN200710001597.1A 2006-01-10 2007-01-09 集成电路梳形电容器及其形成方法 Active CN100479132C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/306,746 2006-01-10
US11/306,746 US7585722B2 (en) 2006-01-10 2006-01-10 Integrated circuit comb capacitor

Publications (2)

Publication Number Publication Date
CN101000890A true CN101000890A (zh) 2007-07-18
CN100479132C CN100479132C (zh) 2009-04-15

Family

ID=38231973

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200710001597.1A Active CN100479132C (zh) 2006-01-10 2007-01-09 集成电路梳形电容器及其形成方法

Country Status (2)

Country Link
US (2) US7585722B2 (zh)
CN (1) CN100479132C (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759242B2 (en) 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
CN101958247A (zh) * 2009-06-26 2011-01-26 瑞萨电子株式会社 半导体器件处理方法
CN104319098A (zh) * 2014-09-17 2015-01-28 中国科学院物理研究所 叉指电容的制备方法及形成相邻的蒸镀图案的方法
CN110943165A (zh) * 2018-09-25 2020-03-31 恩智浦有限公司 具有低k和超低k介电层的指状电容器
CN113161285A (zh) * 2020-01-07 2021-07-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法及半导体器件

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5154744B2 (ja) * 2005-07-14 2013-02-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7402883B2 (en) * 2006-04-25 2008-07-22 International Business Machines Corporation, Inc. Back end of the line structures with liner and noble metal layer
US7456463B2 (en) * 2007-02-06 2008-11-25 International Business Machines Corporation Capacitor having electrodes at different depths to reduce parasitic capacitance
JP2009194072A (ja) * 2008-02-13 2009-08-27 Toshiba Corp 半導体装置の製造方法
US8716778B2 (en) * 2008-11-17 2014-05-06 Altera Corporation Metal-insulator-metal capacitors
US7745324B1 (en) 2009-01-09 2010-06-29 International Business Machines Corporation Interconnect with recessed dielectric adjacent a noble metal cap
US8298902B2 (en) * 2009-03-18 2012-10-30 International Business Machines Corporation Interconnect structures, methods for fabricating interconnect structures, and design structures for a radiofrequency integrated circuit
JP2011142724A (ja) * 2010-01-06 2011-07-21 Hitachi Ltd 非接触電力伝送装置及びそのための近接場アンテナ
US9070686B2 (en) * 2011-05-31 2015-06-30 International Business Machines Corporation Wiring switch designs based on a field effect device for reconfigurable interconnect paths
FR2994019B1 (fr) * 2012-07-25 2016-05-06 Commissariat Energie Atomique Procede pour la realisation d'une capacite
US8916461B2 (en) * 2012-09-20 2014-12-23 International Business Machines Corporation Electronic fuse vias in interconnect structures
US8809155B2 (en) 2012-10-04 2014-08-19 International Business Machines Corporation Back-end-of-line metal-oxide-semiconductor varactors
US8901710B2 (en) * 2013-02-27 2014-12-02 International Business Machines Corporation Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance
US9059305B2 (en) 2013-03-04 2015-06-16 International Business Machines Corporation Planar qubits having increased coherence times
JP6197381B2 (ja) * 2013-06-05 2017-09-20 富士通セミコンダクター株式会社 半導体装置とその製造方法
WO2016182782A1 (en) * 2015-05-08 2016-11-17 Cirrus Logic International Semiconductor Ltd. High denstiy capacitors formed from thin vertical semiconductor structures such as finfets

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333202B1 (en) * 1999-08-26 2001-12-25 International Business Machines Corporation Flip FERAM cell and method to form same
US6426304B1 (en) * 2000-06-30 2002-07-30 Lam Research Corporation Post etch photoresist strip with hydrogen for organosilicate glass low-κ etch applications
US6690570B2 (en) * 2000-09-14 2004-02-10 California Institute Of Technology Highly efficient capacitor structures with enhanced matching properties
JP3983996B2 (ja) * 2001-04-23 2007-09-26 株式会社ルネサステクノロジ 半導体集積回路装置
US6338999B1 (en) * 2001-06-15 2002-01-15 Silicon Integrated Systems Corp. Method for forming metal capacitors with a damascene process
US6656785B2 (en) * 2001-10-15 2003-12-02 Taiwan Semiconductor Manufacturing Co. Ltd MIM process for logic-based embedded RAM
US6645810B2 (en) * 2001-11-13 2003-11-11 Chartered Semiconductors Manufacturing Limited Method to fabricate MIM capacitor using damascene process
US6819540B2 (en) * 2001-11-26 2004-11-16 Shipley Company, L.L.C. Dielectric structure
DE10240176A1 (de) * 2002-08-30 2004-04-29 Advanced Micro Devices, Inc., Sunnyvale Ein dielektrischer Schichtstapel mit kleiner Dielektrizitätskonstante einschliesslich einer Ätzindikatorschicht zur Anwendung in der dualen Damaszenertechnik
US6852605B2 (en) * 2003-05-01 2005-02-08 Chartered Semiconductor Manufacturing Ltd. Method of forming an inductor with continuous metal deposition
JP4897201B2 (ja) * 2004-05-31 2012-03-14 ルネサスエレクトロニクス株式会社 半導体装置
KR100648247B1 (ko) * 2004-06-07 2006-11-24 삼성전자주식회사 캐패시터의 금속 하부전극 형성 방법 및 이를 위한선택적인 금속막 식각 방법
US7202127B2 (en) * 2004-08-27 2007-04-10 Micron Technology, Inc. Methods of forming a plurality of capacitors
US7345343B2 (en) * 2005-08-02 2008-03-18 Texas Instruments Incorporated Integrated circuit having a top side wafer contact and a method of manufacture therefor
JP2007201101A (ja) * 2006-01-25 2007-08-09 Nec Electronics Corp 集積回路装置および回路製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759242B2 (en) 2007-08-22 2010-07-20 Qimonda Ag Method of fabricating an integrated circuit
CN101958247A (zh) * 2009-06-26 2011-01-26 瑞萨电子株式会社 半导体器件处理方法
CN104319098A (zh) * 2014-09-17 2015-01-28 中国科学院物理研究所 叉指电容的制备方法及形成相邻的蒸镀图案的方法
CN104319098B (zh) * 2014-09-17 2017-04-05 中国科学院物理研究所 叉指电容的制备方法及形成相邻的蒸镀图案的方法
CN110943165A (zh) * 2018-09-25 2020-03-31 恩智浦有限公司 具有低k和超低k介电层的指状电容器
CN113161285A (zh) * 2020-01-07 2021-07-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件的形成方法及半导体器件

Also Published As

Publication number Publication date
CN100479132C (zh) 2009-04-15
US20070158717A1 (en) 2007-07-12
US8120143B2 (en) 2012-02-21
US20080130200A1 (en) 2008-06-05
US7585722B2 (en) 2009-09-08

Similar Documents

Publication Publication Date Title
CN100479132C (zh) 集成电路梳形电容器及其形成方法
US6646323B2 (en) Zero mask high density metal/insulator/metal capacitor
US7009832B1 (en) High density metal-to-metal maze capacitor with optimized capacitance matching
KR100308437B1 (ko) 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법
KR100840282B1 (ko) 반도체 집적회로장치의 제조방법
CN109801896B (zh) 高密度金属-绝缘体-金属的电容器
US6593185B1 (en) Method of forming embedded capacitor structure applied to logic integrated circuit
US7615440B2 (en) Capacitor and method of manufacturing a capacitor
US6391707B1 (en) Method of manufacturing a zero mask high density metal/insulator/metal capacitor
US6436787B1 (en) Method of forming crown-type MIM capacitor integrated with the CU damascene process
US6624040B1 (en) Self-integrated vertical MIM capacitor in the dual damascene process
JP5744790B2 (ja) 集積回路とその方法
KR101252973B1 (ko) 크로스들의 어레이를 구비하는 집적 커패시터
KR100815655B1 (ko) 전자 소자 및 집적 회로
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
CN104037176A (zh) 接触结构以及采用所述接触结构的半导体存储元件
CN100485931C (zh) 半导体元件及其制造方法
CN103346148A (zh) 一种直立式电容结构及其制作方法
US6825080B1 (en) Method for forming a MIM capacitor
US7483258B2 (en) MIM capacitor in a copper damascene interconnect
KR100881488B1 (ko) Ｍｉｍ 캐패시터를 갖는 반도체 소자 및 그의 제조방법
CN100397617C (zh) 制作一高密度电容的方法
KR20100079205A (ko) Ｍｉｍ 커패시터를 가지는 반도체 소자 및 방법
CN102024788A (zh) 用于互连工艺中的半导体器件及其制造方法
KR100727257B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171106

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171106

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right