CN100593284C - 高速差分电阻电压的数模转换器 - Google Patents

高速差分电阻电压的数模转换器 Download PDF

Info

Publication number
CN100593284C
CN100593284C CN200580043961A CN200580043961A CN100593284C CN 100593284 C CN100593284 C CN 100593284C CN 200580043961 A CN200580043961 A CN 200580043961A CN 200580043961 A CN200580043961 A CN 200580043961A CN 100593284 C CN100593284 C CN 100593284C
Authority
CN
China
Prior art keywords
voltage
decoder
node
sent
decode stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200580043961A
Other languages
English (en)
Other versions
CN101084628A (zh
Inventor
巴尔曼·福托希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Exar Corp
Original Assignee
Exar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Exar Corp filed Critical Exar Corp
Publication of CN101084628A publication Critical patent/CN101084628A/zh
Application granted granted Critical
Publication of CN100593284C publication Critical patent/CN100593284C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/76—Simultaneous conversion using switching tree
    • H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals

Abstract

一种差分数模电压转换器(VDAC)，包括电阻和至少两个译码级作为其一部分。所述电阻被分为N个等分段，每一段分别位于形成第一译码级的N个译码器的不同的一个中。每个译码器的电阻段进一步划分为M个等分段以提供M个抽头节点。第一译码级中的每个译码器将M个抽头电压中的两个传送到一对相关联的输出节点上，并且所述两个电压关于译码器中电阻段的中心处的电压互补。第二译码级接收由N个译码器中的每一个传送的第一和第二电压，并将关于电阻中心处的电压互补的两个电压传送至一对第三和第四输出节点。

Description

高速差分电阻电压的数模转换器
背景技术
数模转换电路，又称DAC，是接收数字编码信号并提供相应的模拟输出电流或电压信号的译码装置。因此，DAC常作为数字系统和模拟系统之间的接口使用。
图1是传统DAC 10的简化的高级框图。DAC 10的输入是包括二进制比特流的数字字D。可为电流或电压的输出模拟信号与输入信号有如下关联：
A＝KVrefD
其中K是比例因子，Vref是参考电压。D可由下式表示：
D＝bl/2l+b2/22+...+bN/2N
其中N是总的位数，b1，b2，...是量化为1或0的比特系数。
电压调节DAC，也在下文中也称为VDAC，通过对串联在参考电压和地之间的分压电阻进行选择性地抽头来产生模拟输出电压信号。采用大量的开关，例如CMOS开关，和/或译码逻辑来选择一个抽头电压作为模拟输出电压信号，并对其进行传送。存在两种用于选择和传送抽头电压的传统译码方法，即树译码和二进制译码。
图2是传统3比特树译码VDAC 20的示意图，其包括总数为(23 +1-2＝14)14个的CMOS晶体管开关41-48、61-64、81-82，以及数量为其一半的CMOS反相器51-54、71-72和81作为其一部分。电阻22被分为8个相等的电阻段22a、22b、...22h。使用了三个译码级40、60和80。译码级40接收分别存在于节点a，b，c，d，...，h上的八个抽头电压，并将其中4个传送到所示为i、j、k、l的4个节点，对应于三比特字b2b1b0的b0位。级60接收节点i、j、k、l的电压并将其中两个传送到节点m、n上，对应于三比特字b2b1b0的b1位。级80接收节点m、n上的两个电压，并将其中一个作为输出电压传送到输出端子Vout，对应于三比特字b2b1b0中的b2位。因此，根据字b2b1b0的三个比特的值，可将节点a、b、c、...h上一个的抽头电压传送到输出端子Vout。
例如VDAC 20的树译码VDAC的缺陷之一在于，从任意一个抽头电压到输出端子的信号路径包括沿着该路径设置的闭合的三极管开关的结电容和串联导通电阻，以及某些与该路径耦合的打开的三极管开关的结电容。例如，从节点a到端子Vout的路径包括三极管开关41、61、81的结电容和串联导通电阻，以及42和62的结电容。因此，树译码VDAC常用于运算速度相对不重要的应用中。
图3是传统3比特二进制译码VDAC 100的示意图，其包括总数为(23＝8)8个的CMOS晶体管开关91-98作为其一部分。VDAC 100包括设置有8个开关的一个译码级90。译码器(未示出)接收三比特字b2b1b0并产生分别提供给开关91-98的8路信号z0、z1、...z8。根据字b2b1b0的三位，所示8路信号z0-z8中的一路将被选定，以将节点a、b、c、...h上的一个抽头电压传送到输出端子Vout。因为在这种VDAC中每个抽头节点使用一个开关，所以从每个抽头节点到输出端子的信号路径上具有相对较小的阻抗。然而，这种VDAC需要相对大量的译码，尤其是当字b2b1b0的位数增加时。此外，VDAC 20和VDAC100都不适合实现差分数模电压转换。
发明内容
根据本发明，差分数模转换器包括电阻和至少两个译码级作为其一部分。所述电阻被分为N个等分段，每一段分别位于形成第一译码级的N个译码器的不同的一个中。每个译码器的电阻段进一步划分为M个等分段以提供M个抽头节点。第一译码级中的每个译码器将M个抽头电压中的两个传送到一对相关联的输出节点上。在每个译码器中传送的所述两个电压关于译码器中电阻段的中心处的电压是互补的。第二译码级接收由第一译码级中N个译码器中的每一个传送的第一和第二电压，并将所述电压中的两个电压传送至一对第三和第四输出节点。传送到第三和第四输出节点的电压关于差分数模转换器中的电阻中心处的电压互补。第三译码级将第三节点的电压传送至差分数模转换器的一个输出端子上，并将第四节点的电压传送至差分数模转换器的另一输出端子上。在N＝1的实施方案中，第一译码级的输出信号作为输入信号直接传输至第三译码级。
在某些实施方案中，第一译码级的译码器适合进行二进制译码运算。在另一些实施方案中，第一译码级的译码器适合进行树译码运算。在又一些实施方案中，第一译码级的译码器适合进行二进制译码和树译码相结合的运算。
附图说明
图1是现有技术中公知的、传统数模转换器的简化高级框图；
图2是现有技术中公知的、传统3比特树译码数模电压转换器的示意图；
图3是现有技术中公知的、传统3比特二进制译码数模电压转换器的示意图；
图4是根据本发明一个实施方案的、3比特差分数模电压转换器的示意图；
图5是根据本发明另一实施方案的、7比特差分数模电压转换器的高级框图；
图6是根据一个实施方案的，设置在图5所示差分数模电压转换器的第一译码级中每个译码器的示意图；
图7是根据一个实施方案的，图5所示差分数模电压转换器的第三译码级的示意图；
图8是根据本发明另一实施方案的、3比特差分数模电压转换器的示意图；以及
图9是根据本发明再一个实施方案的、3比特差分数模电压转换器的示意图。
具体实施方式
图4是根据本发明一个实施方案的、3比特差分数模电压转换器(VDAC)150的示意图。VDAC 150适于包括电阻160、第一译码级180以及第二译码级190作为其一部分。电阻160被划分为相等的8段并在节点A、B、C、D、E、F和G抽头。电阻160的节点T与正电压电源Vref +相连，电阻160的节点B与负电压电源Vref -相连。
译码级180接收以上7个节点的抽头电压，并传送相对于电阻160的中心抽头节点D互补的、节点U、V处的一对电压。译码级180适于包括接收译码信号Z0、Z1、Z2和Z3之一的8个三极管开关。2-4译码器(未示出)接收数字字b2b1b0中最不重要的两位b0和b1，并产生四位译码信号Z0-Z3。信号Z0被提供至开关184和185，信号Z1被提供至开关183和186，信号Z2被提供至开关182和187，信号Z3被提供至开关181和188。
如上所述，根据本发明，译码级传送至节点U、V的电压是相对于电阻160中心抽头节点D互补的。例如，如果选定信号Z3，那么关于中心抽头节点D的电压互补的节点A和G上的电压被分别传送至节点U和V。同样，如果例如信号Z2被选定，那么关于中心抽头节点D的电压互补的节点B和F上的电压被分别传送至节点U和V。也就是说，根据本发明，VDAC的第一译码级产生关于VDAC中分段电阻中心处的电压互补的一对信号。
例如，假设电阻160的节点T和B的电压分别为2V和0V。那么，节点D的电压是1V。如果信号Z3被选定，则分别为1.75V和0.25V的节点A和G的电压分别被传送至节点U和V。同样，如果例如选定信号Z2，则分别为1.5V和0.5V的节点B和F的电压分别被传送至节点U和V。也就是说，分别传送至节点U和V的电压总是关于电阻160中心节点电压互补的。
如图4所示，第二译码级190将接收节点U和V的电压，并根据b2位的值，将所述电压分别传送至输出端子Outp和Outn，或分别传送至输出端子Outn和Outp。如果，b2位例如为1，则将节点U的电压提供给输出端子Outn，节点V的电压提供给输出端子Outp。如果，与之相反，b2位为0，则将节点U的电压提供给输出端子Outp，将节点V的电压提供给输出端子Outn。
图5是根据本发明另一实施方案的、7比特差分数模电压转换器(VDAC)200的高级框图。VDAC 200包括电阻、第一译码级250、第二译码级255以及第三译码级260作为其一部分。电阻位于第一译码级250中，并连接在正参考电压Vref1和负参考电压Vref2之间。
所示第一译码级包括8个译码器2051、2052、2053、2054、2055、2056、2057和2058。每个译码器205中都设置有电阻的1/8等分段。每个译码器中的电阻段被进一步划分为16等份，从而提供由译码器抽头的16个节点。每个译码器进一步用于接收7比特字的b2b1b0三位，并提供关于其中的电阻段中心处的电压互补的两个电压信号。因此，8对这样的差分信号由译码级250提供，并由第二译码级255接收。
译码级255接收7比特字的b5b4b3三位，并作为响应，将4对Ui，Vi中的一路的作为第一信号传送至输出节点，且将8对中另4对U9-i，V9-i中的一路作为第二信号传送至另一输出节点，本实施方案中i为1到4的整数。由译码级255传送的第一和第二信号关于第一译码级250中电阻R中心处的电压互补。因此，由于信号Ui和V9-i关于电阻R中心处的电压互补，所以译码级255适于响应于b5b4b3位的某些值将所述两路信号传送至节点W和X。同样，由于信号Vi和U9-i关于电阻R中心处的电压互补，所以译码级255适于响应于b5b4b3位的某些其它值将所述两路信号传送至节点W和X。该第一和第二电压信号包括例如信号(U1，V8)、(V1，U8)、(U3，V5)、(V4，U5)等。
图6提供了每个译码器205更详细的视图。位于每个译码器205中的、阻值为R/8的电阻段220被划分为16等份(即R/128)，以提供16个抽头节点Nj，其中j为1到16的整数。所述16个抽头节点提供了关于译码器205中R/8电阻中心处的电压互补的8对电压信号。也就是说，节点Nj的电压与节点N17-j的电压是互补的。例如，节点N1的电压与节点N16的电压互补。同样，节点N3的电压与节点N14的电压互补。每个译码器205都适用于将一对互补的节点Nj和N17-j的抽头电压作为输出电压传送至节点U和V。
在图6所示实施方案中，到输出节点的抽头电阻电压的选择和传送通过包括16个CMOS开关210j的二进制译码器实现。逻辑译码器(未示出)接收b2b1b0位，并作为响应产生8路译码信号Zk，其中当j为1到8时k等于j，当k为9到16时k等于(j-8)。译码信号Zk被提供至开关210j。因此，当抽头节点N1的电压传送至输出节点U时，抽头节点N1+8的电压被传送至输出节点V，其中1为1到8的整数。如图6所示并如上所述，传送至节点U和V的电压关于每一译码器205中的电阻220中心处的电压互补。可理解，每个译码器205可适合执行树译码或树译码与二进制译码的结合以产生传送至节点U、V的电压。
由译码器205提供的、节点Ui、Vi上的8对互补电压信号被传送至译码级255。如上所述，响应于b5b4b3位，译码级255将节点Ui、Vi上的4对信号中的一路以及节点U9-i、V9-i上的4对信号中的另一路传送至输出节点W和X。由译码级255传送至输出节点的两路电压信号关于VDAC 200中的电阻R中心处的电压互补。因此，由于信号Ui和V9-i关于电阻R中心处的电压互补，所以译码级255适用于响应于b5b4b3位的某些值将所述两路信号传送至节点W和X。同样，由于信号Vi和U9-i关于电阻R中心处的电压互补，所以译码级255适用于响应b5b4b3位的另外某些值将所述两路信号传送至节点W和X。可以理解，译码级255可使用二进制译码器、树译码器、或二进制译码器与树译码器相结合，以响应于b5b4b3位将电压传送至输出节点W和X。
译码级260接收节点W、X上的互补电压，并响应于b6位将两电压之一传送至输出端子Outp，将两电压中的另一个传送至输出端子Outn。图7提供了根据一个实施方案的，每个译码器260的更详细的视图。如果b6为1，则开关274和278是闭合的，因此接收自端子W的电压被传送至端子Outn，而接收自端子X的电压被传送至端子Outp。如果b6为0，则开关272和276是闭合的，因此接收自端子X的电压被传送至端子Outn，而接收自端子W的电压被传送至端子Outp。
图8是根据本发明另一实施方案的、3比特差分VDAC 300的示意图。VDAC 300适于包括电阻310以及一对二进制译码级340和370作为其一部分。电阻310被等分为8段以提供8个抽头节点310i，本实施方案中i为从1到8的整数。译码逻辑(未示出)接收b2b1b0位，并产生传送至译码级340和370的译码信号Zi。
所述每个译码级包括8个开关，每个开关适用于接收不同的一路译码信号Zi，这样传送至端子Outp和Outn的电压关于电阻310的中心节点3104处的电压是互补的。所示译码级340中具有8个开关345i，开关345i适用于接收译码信号Zi。同样，所示译码级370中具有8个开关375i，开关375i适用于接收译码信号Zi。因此，对于每路译码信号Zi，节点310(9-i)的电压通过开关345i传送至端子Outp，并通过开关375i传送至端子Outn。
图9是根据本发明再一个实施方案的、3比特差分VDAC 400的示意图。VDAC 400适于包括电阻410以及一对树译码级440和470作为其一部分。电阻410被等分为8段以提供8个抽头节点410i，本实施方案中i为1到8的整数。
树译码级440包括14个开关，并适用于将电阻410的一路抽头电压传送至端子Outp。同样，树译码级470包括14个开关，并适用于将电阻410的另一路抽头电压传送至端子Outn。传送至输出端子Outp和Outn的电压关于电阻410中心节点4104处的电压互补。因此，如果将例如电阻410的节点4101的电压传送至输出端子Outp，则将电阻410的节点4107的电压传送至输出端子Outn。同样，如果将例如电阻410的节点4104的电压传送至输出端子Outp，则将电阻410的节点4105的电压传送至输出端子Outn。
本发明的上述实施方案是说明性的而非限制性的。各种替代方案和等价方案都是可能的。本发明不受开关类型的限制，例如CMOS或可用于本发明的差分数模电压转换电路的其它开关。本发明不受接收数字字并产生译码信号的译码逻辑的类型限制。本发明不受本发明所处集成电路类型的限制。本发明也不受用于制造本发明的处理工艺的任何特殊类型的限制，例如CMOS、双极型或BICMOS。此外，本发明显然存在其他的添加、删减或变形，其一并落入所附权利要求的保护范围中。

Claims (4)

1.一种差分数模转换器，包括：
第一译码级，包括N个译码器，其中每个译码器分别设置有电阻的N个不同等分段之一，每个译码器适用于接收M个电压，所述M个电压分别对应于该译码器内所述等分段的M个抽头节点处的电压；每个译码器进一步适用于将所述接收的M个电压中的第一和第二电压传送至该译码器的第一和第二输出节点，其中所述N个译码器每一个中的被传送的所述第一和第二电压关于所述译码器中所述电阻等分段的中心点处的电压互补；
第二译码级，适用于接收N个第一电压和N个第二电压，并将所述N个第一电压中的一个作为第三电压传送至一对第三和第四输出节点中的一个、将所述N个第二电压中的一个作为第四电压传送至所述第三和第四输出节点中的另一个，其中所述第三和第四电压关于所述电阻中心点处的电压互补；以及
第三译码级，适用于将所述第三和第四电压中的一个传送至所述数模转换器的第一输出端子，并将所述第三和第四电压中的另一个传送至所述数模转换器的第二输出端子。
2.如权利要求1所述的差分数模转换器，其中，所述第一译码级中的每个译码器适用于执行二进制译码运算。
3.如权利要求1所述的差分数模转换器，其中，所述第一译码级中的每个译码器适用于执行树译码运算。
4.如权利要求1所述的差分数模转换器，其中，所述第一译码级中的每个译码器执行二进制和树译码运算。
CN200580043961A 2004-12-21 2005-12-16 高速差分电阻电压的数模转换器 Expired - Fee Related CN100593284C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/021,230 US7109904B2 (en) 2004-12-21 2004-12-21 High speed differential resistive voltage digital-to-analog converter
US11/021,230 2004-12-21

Publications (2)

Publication Number Publication Date
CN101084628A CN101084628A (zh) 2007-12-05
CN100593284C true CN100593284C (zh) 2010-03-03

Family

ID=36594990

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200580043961A Expired - Fee Related CN100593284C (zh) 2004-12-21 2005-12-16 高速差分电阻电压的数模转换器

Country Status (5)

Country Link
US (1) US7109904B2 (zh)
EP (1) EP1829220A4 (zh)
JP (1) JP4287893B2 (zh)
CN (1) CN100593284C (zh)
WO (1) WO2006068984A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752847A (zh) * 2018-07-24 2020-02-04 圣邦微电子（北京）股份有限公司 数模转换器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8165436B2 (en) 2007-11-05 2012-04-24 Lightsmyth Technologies Inc. Highly efficient optical gratings with reduced thickness requirements and impedance-matching layers
SE533293C2 (sv) * 2008-10-10 2010-08-17 Zoran Corp Analog/digital-omvandlare
GB0912745D0 (en) * 2009-07-22 2009-08-26 Wolfson Microelectronics Plc Improvements relating to DC-DC converters
CN102118172B (zh) * 2009-12-31 2014-07-30 意法半导体研发（上海）有限公司 利用格雷码简化数模转换器电路的装置和方法
JP5711013B2 (ja) * 2011-03-17 2015-04-30 リコー電子デバイス株式会社 抵抗ストリング型ｄ／ａコンバータ
WO2015168182A1 (en) 2014-04-28 2015-11-05 Finisar Corporation Reflective diffraction gratings employing efficiency enhancement or etch barrier layers
JP2017195530A (ja) * 2016-04-21 2017-10-26 株式会社デンソー 電子制御装置
US9941894B1 (en) 2017-05-04 2018-04-10 Analog Devices Global Multiple string, multiple output digital to analog converter
US10782263B2 (en) 2017-05-04 2020-09-22 Analog Devices Global Systems and methods for determining the condition of a gas sensor
US10075179B1 (en) * 2017-08-03 2018-09-11 Analog Devices Global Multiple string, multiple output digital to analog converter
US10014873B1 (en) * 2017-09-25 2018-07-03 Nxp B.V. Resistor ladder digital-to-analog converter with mismatch correction and method therefor
CN109523964B (zh) * 2018-12-17 2021-04-20 合肥奕斯伟集成电路有限公司 一种选择电路、数位类比转换器以及显示设备
JPWO2021131909A1 (zh) * 2019-12-27 2021-07-01

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5689259A (en) * 1995-07-21 1997-11-18 Exar Corporation Differental D/A converter with N-bits plus sign
GB0108656D0 (en) * 2001-04-06 2001-05-30 Koninkl Philips Electronics Nv Digital to analogue converter
US6778122B2 (en) * 2002-12-23 2004-08-17 Institute Of Microelectronics Resistor string digital to analog converter with differential outputs and reduced switch count
DE102004002013B4 (de) * 2004-01-14 2009-08-27 Infineon Technologies Ag Hochauflösender Digital-Analog-Umsetzer mit geringem Flächenbedarf
US6914547B1 (en) * 2004-05-04 2005-07-05 Analog Devices, Inc. Triple resistor string DAC architecture

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
一种用于数模转换器的电流-电压转换电路. 崔福良等.固体电子学研究与进展，第24卷第4期. 2004
一种用于数模转换器的电流-电压转换电路. 崔福良等.固体电子学研究与进展，第24卷第4期. 2004 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110752847A (zh) * 2018-07-24 2020-02-04 圣邦微电子（北京）股份有限公司 数模转换器

Also Published As

Publication number Publication date
EP1829220A1 (en) 2007-09-05
WO2006068984A1 (en) 2006-06-29
CN101084628A (zh) 2007-12-05
JP2008524963A (ja) 2008-07-10
US7109904B2 (en) 2006-09-19
US20060132343A1 (en) 2006-06-22
EP1829220A4 (en) 2011-04-20
WO2006068984A9 (en) 2007-08-02
JP4287893B2 (ja) 2009-07-01

Similar Documents

Publication Publication Date Title
CN100593284C (zh) 高速差分电阻电压的数模转换器
US6914547B1 (en) Triple resistor string DAC architecture
US6489905B1 (en) Segmented DAC calibration circuitry and methodology
KR100186679B1 (ko) 디지탈-아날로그 변환회로
US8963757B2 (en) D/A converter including higher-order resistor string
US6977602B1 (en) Wide band digital to analog converters and methods, including converters with selectable impulse response
EP3442123B1 (en) Digital to analog converter (dac) having sub-dacs with arrays of resistors
EP3043476B1 (en) Driver circuit with feed-forward equalizer
CN105210298A (zh) 多串数模转换器
JPH0884077A (ja) アナログ／デジタル変換装置
EP1813020B1 (en) Balanced dual resistor string digital to analog converter system and method
CN101753144A (zh) 用于数模转换器的具有子温度计码的解码器结构
CN103095303A (zh) 一种电流型与电压型组合数模转换器
CN110557123A (zh) 分段式电阻型数模转换器
CN112583410A (zh) 分段式数模转换器
CN104716962A (zh) 数模转换器单元和电流舵型数模转换器
CN108540135B (zh) 一种数模转换器及转换电路
US7369076B1 (en) High precision DAC with thermometer coding
CN106688185B (zh) 单调分段数字-模拟转换器
Yenuchenko Alternative structures of a segmented current-steering DAC
CN108702158B (zh) 数模转换器和数模转换方法
CN109586726B (zh) 分段式数模转换器
EP0952672A2 (en) Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit
JP5106757B2 (ja) 電圧レベルコーディングシステム及び方法
Salem et al. A modified folded multi-LSB decided resistor string digital to analog converter

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100303

Termination date: 20131216