JP2008524963A - 高速差分抵抗電圧デジタルアナログ変換器 - Google Patents
高速差分抵抗電圧デジタルアナログ変換器 Download PDFInfo
- Publication number
- JP2008524963A JP2008524963A JP2007548350A JP2007548350A JP2008524963A JP 2008524963 A JP2008524963 A JP 2008524963A JP 2007548350 A JP2007548350 A JP 2007548350A JP 2007548350 A JP2007548350 A JP 2007548350A JP 2008524963 A JP2008524963 A JP 2008524963A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- voltages
- register
- decoding
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
【選択図】なし
Description
Claims (10)
- 各デコーダが、それぞれ異なるN個の均等レジスタ区分におけるM個のタップノードに伴うM個の電圧を受け取り、受け取ったM個の電圧のうちの第1の電圧及び第2の電圧を、前記N個の均等レジスタ区分のうちのレジスタ区分の中心における電圧に対する補助電圧として、対応する一組の第1のノード及び第2のノードへと供給するためのN個のデコーダを有する第1の復号段と、
N個の前記第1の電圧及び第2の電圧を受け取り、N個の前記第1の電圧のうちの1つを第3の電圧として、N個の前記第2の電圧のうちの1つを第4の電圧として、また、前記第3の電圧及び第4の電圧を、レジスタの中心における電圧に対する補助電圧として、1組の第3の出力ノード及び第4の出力ノードへと供給する第2の段と、
前記第3の電圧と第4の電圧のうちの1つを、デジタル/アナログ変換器の第1の出力端子へと供給し、また、前記第3の電圧と第4の電圧のうちの他の1つを、デジタル/アナログ変換器の第2の出力端子へと供給する第3の復号段と
を有する差動デジタル/アナログ変換器。 - 前記第1の復号段における各デコーダは、2進復号操作を行う請求項1に記載の差動デジタル/アナログ変換器。
- 前記第1段における各デコーダは、ツリー復号操作を行う請求項1に記載の差動デジタル/アナログ変換器。
- 前記第1の復号段における各デコーダは、2進復号操作及びツリー復号操作の両方を行う請求項1に記載の差動デジタル/アナログ変換器。
- N個の均等区分に分割されたレジスタのN個のタップノードに伴うN個の電圧を受け取り、受け取った前記N個の電圧のうちの第1の電圧及び第2の電圧を、レジスタの中心における電圧に対する補助電圧として、第1のノード及び第2のノードへと供給する第1の復号段と、
第1のノード及び第2のノードへと供給する電圧を受け取り、デジタルワードにおけるビットの受け取りに応じて、受け取った前記電圧を、一組の出力端子へと供給する第2の段復号と
を備える差動デジタル/アナログ変換器。 - 前記第1の復号段は、2進復号操作を行う請求項5に記載の差動デジタル/アナログ変換器。
- 前記第1の復号段は、ツリー復号操作を行う請求項5に記載の差動デジタル/アナログ変換器。
- 前記第1の復号段は、2進復号操作とツリー復号操作の両方を行う請求項5に記載の差動デジタル/アナログ変換器。
- N個の均等レジスタ区分の各々に、M個のタップされた電圧を生成するために、N個の均等レジスタ区分の各々におけるM個のノードをタップする工程と、
デジタルワードにおける第1部分のビットに応じて、N個の均等レジスタ区分の各々におけるM個のタップされた電圧から、レジスタの中心における電圧に対する補助電圧である第1の電圧及び第2の電圧を選択する工程と、
デジタルワードにおける第1部分のビットに応じて、選択された前記N個の第1の電圧及び第2の電圧から、レジスタの中心における電圧に対する補助電圧である一組の電圧を選択する工程と、
デジタルワードにおける第3部分のビットに応じて、前記選択された一組の電圧を、一組の出力端子へと供給する工程と
を有する電圧を表すデジタルワードをアナログ電圧に変換する方法。 - M個のタップされた電圧を生成するために、レジスタにおけるM個のノードをタッピングする工程と、
デジタルワードにおける第1部分のビットに応じて、M個のタップされた電圧から、レジスタの中心における電圧に対する補助電圧である第1の電圧及び第2の電圧を選択する工程と、
デジタルワードにおける第2部分のビットに応じて、選択された前記一組の第1電圧及び第2電圧を、一組の出力端子へと供給する工程と
を有する電圧を表すデジタルワードをアナログ電圧に変換する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/021,230 US7109904B2 (en) | 2004-12-21 | 2004-12-21 | High speed differential resistive voltage digital-to-analog converter |
PCT/US2005/045832 WO2006068984A1 (en) | 2004-12-21 | 2005-12-16 | High speed differential resistive voltage digital-to-analog converter |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008524963A true JP2008524963A (ja) | 2008-07-10 |
JP2008524963A5 JP2008524963A5 (ja) | 2009-01-08 |
JP4287893B2 JP4287893B2 (ja) | 2009-07-01 |
Family
ID=36594990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007548350A Expired - Fee Related JP4287893B2 (ja) | 2004-12-21 | 2005-12-16 | 高速差動抵抗電圧デジタルアナログ変換器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7109904B2 (ja) |
EP (1) | EP1829220A4 (ja) |
JP (1) | JP4287893B2 (ja) |
CN (1) | CN100593284C (ja) |
WO (1) | WO2006068984A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195825A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 抵抗ストリング型d/aコンバータ |
JP2019030001A (ja) * | 2017-08-03 | 2019-02-21 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 多重ストリングの多重出力デジタル−アナログ変換器 |
WO2021131909A1 (ja) * | 2019-12-27 | 2021-07-01 | ローム株式会社 | D/aコンバータ、オーディオアンプ回路、それを用いた電子機器および車載オーディオシステム |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009061861A2 (en) * | 2007-11-05 | 2009-05-14 | Lightsmyth Technologies Inc. | Highly efficient optical gratings with reduced thickness requirements and impedance-matching layers |
SE533293C2 (sv) * | 2008-10-10 | 2010-08-17 | Zoran Corp | Analog/digital-omvandlare |
GB0912745D0 (en) * | 2009-07-22 | 2009-08-26 | Wolfson Microelectronics Plc | Improvements relating to DC-DC converters |
CN102118172B (zh) * | 2009-12-31 | 2014-07-30 | 意法半导体研发(上海)有限公司 | 利用格雷码简化数模转换器电路的装置和方法 |
US10802184B2 (en) | 2014-04-28 | 2020-10-13 | Ii-Vi Delaware Inc. | Reflective diffraction gratings employing efficiency enhancement or etch barrier layers |
JP2017195530A (ja) * | 2016-04-21 | 2017-10-26 | 株式会社デンソー | 電子制御装置 |
US10782263B2 (en) | 2017-05-04 | 2020-09-22 | Analog Devices Global | Systems and methods for determining the condition of a gas sensor |
US9941894B1 (en) | 2017-05-04 | 2018-04-10 | Analog Devices Global | Multiple string, multiple output digital to analog converter |
US10014873B1 (en) * | 2017-09-25 | 2018-07-03 | Nxp B.V. | Resistor ladder digital-to-analog converter with mismatch correction and method therefor |
CN110752847A (zh) * | 2018-07-24 | 2020-02-04 | 圣邦微电子(北京)股份有限公司 | 数模转换器 |
CN109523964B (zh) * | 2018-12-17 | 2021-04-20 | 合肥奕斯伟集成电路有限公司 | 一种选择电路、数位类比转换器以及显示设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5689259A (en) * | 1995-07-21 | 1997-11-18 | Exar Corporation | Differental D/A converter with N-bits plus sign |
GB0108656D0 (en) * | 2001-04-06 | 2001-05-30 | Koninkl Philips Electronics Nv | Digital to analogue converter |
US6778122B2 (en) * | 2002-12-23 | 2004-08-17 | Institute Of Microelectronics | Resistor string digital to analog converter with differential outputs and reduced switch count |
DE102004002013B4 (de) * | 2004-01-14 | 2009-08-27 | Infineon Technologies Ag | Hochauflösender Digital-Analog-Umsetzer mit geringem Flächenbedarf |
US6914547B1 (en) * | 2004-05-04 | 2005-07-05 | Analog Devices, Inc. | Triple resistor string DAC architecture |
-
2004
- 2004-12-21 US US11/021,230 patent/US7109904B2/en not_active Expired - Fee Related
-
2005
- 2005-12-16 CN CN200580043961A patent/CN100593284C/zh not_active Expired - Fee Related
- 2005-12-16 EP EP05854528A patent/EP1829220A4/en not_active Withdrawn
- 2005-12-16 WO PCT/US2005/045832 patent/WO2006068984A1/en active Application Filing
- 2005-12-16 JP JP2007548350A patent/JP4287893B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012195825A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 抵抗ストリング型d/aコンバータ |
JP2019030001A (ja) * | 2017-08-03 | 2019-02-21 | アナログ・ディヴァイシス・グローバル・アンリミテッド・カンパニー | 多重ストリングの多重出力デジタル−アナログ変換器 |
WO2021131909A1 (ja) * | 2019-12-27 | 2021-07-01 | ローム株式会社 | D/aコンバータ、オーディオアンプ回路、それを用いた電子機器および車載オーディオシステム |
Also Published As
Publication number | Publication date |
---|---|
US20060132343A1 (en) | 2006-06-22 |
WO2006068984A1 (en) | 2006-06-29 |
CN100593284C (zh) | 2010-03-03 |
EP1829220A4 (en) | 2011-04-20 |
US7109904B2 (en) | 2006-09-19 |
WO2006068984A9 (en) | 2007-08-02 |
EP1829220A1 (en) | 2007-09-05 |
CN101084628A (zh) | 2007-12-05 |
JP4287893B2 (ja) | 2009-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4287893B2 (ja) | 高速差動抵抗電圧デジタルアナログ変換器 | |
US6914547B1 (en) | Triple resistor string DAC architecture | |
JP5835005B2 (ja) | D/a変換器 | |
KR100735493B1 (ko) | 디지털/아날로그 변환기 | |
JPH0884077A (ja) | アナログ/デジタル変換装置 | |
JP2007124611A (ja) | 浮遊抵抗体ラダーを用いたインバータベースのフラッシュa/d変換器 | |
EP1813020B1 (en) | Balanced dual resistor string digital to analog converter system and method | |
US6778122B2 (en) | Resistor string digital to analog converter with differential outputs and reduced switch count | |
EP1465347A1 (en) | Monotonic precise current DAC | |
EP0378840A2 (en) | Digital to analog converter having single resistive string with shiftable voltage thereacross | |
JP3814275B2 (ja) | 小さいスキュー及びグリッチを有するデジタル/アナログ変換装置 | |
US7924196B2 (en) | Digital-analog converter | |
Boylston et al. | Enhancing performance in interpolating resistor string DACs | |
JP2007074138A (ja) | 抵抗分圧型ディジタル/アナログ変換回路 | |
US20050116852A1 (en) | Digital-to-analog converting circuit | |
WO2017144605A1 (en) | Digital-to-analog converter and method for digital-to-analog conversion | |
JP2005252663A (ja) | 電流セルマトリクス型ディジタル・アナログ変換器 | |
US7256722B2 (en) | D/A converter | |
JP4158731B2 (ja) | ラダー抵抗型d/a変換回路 | |
JP2008072189A (ja) | 電流加算型高分解能d/aコンバータ | |
JP2007088677A (ja) | D/a変換器及びそれを用いたシステム、並びに、d/a変換方法 | |
WO2008093899A1 (ja) | アナログ-デジタル変換器 | |
JPS6244728B2 (ja) | ||
JP4630488B2 (ja) | デジタル・アナログ変換回路 | |
JP4330232B2 (ja) | 電流モードd/a変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081111 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20081111 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20081202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090327 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130403 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |