CN100593184C - 显示设备和显示设备的驱动方法 - Google Patents

Abstract

一种显示设备包括像素阵列部件和依赖性消除部件。在像素阵列部件中，多个像素电路以矩阵形式布置，该多个像素电路中每一个包括电光元件、被配置为驱动所述电光元件的驱动晶体管、被配置为采样并写入输入信号电压的采样晶体管、以及被配置为在显示期中保持所述驱动晶体管的栅极-源极电压的电容器。依赖性消除部件用于在所述电光元件在输入信号电压已由所述采样晶体管写入的状态下发光之前的校正期中，将所述驱动晶体管的漏极-源极电流负反馈至所述驱动晶体管的栅极输入侧，以消除所述驱动晶体管的漏极-源极电流对迁移率的依赖性。

Description

显示设备和显示设备的驱动方法

相关申请的交叉引用

本发明包括与2006年8月2日在日本专利局提出的日本专利申请JP2006-210620有关的主题，其全部内容在此结合作为参考。

技术领域

本发明涉及显示设备和显示设备的驱动方法，特别涉及其中各自包括电光元件的多个像素电路以矩阵形式布置的显示设备，以及用于该显示设备的驱动方法。

背景技术

近年来，在图像显示设备领域，有机EL(电致发光)显示设备得到发展并实现商业化，其中，各自包括作为像素的发光元件的电流驱动型电光元件的大量像素电路以矩阵形式布置，例如为有机EL元件的该电流驱动型电光元件的发光亮度响应流过其中的电流值而变化。由于有机EL元件是自发光元件，所以与其中光源(背光)的光强度受包括液晶单元的像素电路控制的液晶显示设备相比，有机EL显示设备的优点在于所显示图像的可观性高、无需背光、以及元件响应速度高。

类似于液晶显示设备，有机EL显示设备可采用简单(无源)矩阵型或者有源矩阵型作为其驱动方法。但是，虽然简单矩阵型的显示设备在结构上简单，但其具有这样的问题：难以实现具有高清晰度的大尺寸显示设备。因此，近年来，在发展有源矩阵型的显示设备上作了大量的努力，其中流过发光元件的电流受在像素电路中提供的有源元件来控制，像素电路中的发光元件提供为例如绝缘栅型场效应晶体管(通常是薄膜晶体管(TFT))。

如果在将薄膜晶体管(此后称为“TFT”)用作有源元件的像素电路中可能使用该TFT的N沟道类型晶体管，则在基板上形成TFT时可能使用现有技术中的用非晶硅(a-Si)工艺。使用a-Si工艺可能降低在其上形成TFT的基板的成本。

顺便地，有机EL元件的电流-电压(I-V)特性通常随时间流逝而恶化(老化恶化)。由于在使用N沟道TFT的像素电路中，有机EL元件连接到用电流驱动有机EL元件的晶体管(此后称为“驱动晶体管”)的源极侧，所以如果有机EL元件的I-V特性经历老化恶化，则驱动晶体管的栅极-源极电压Vgs将改变。结果，有机EL元件的发光亮度也改变。

这在下面更为详细地描述。驱动晶体管的源极电位取决于驱动晶体管和有机EL元件的工作点。如果有机EL元件的I-V特性恶化，则驱动晶体管和有机EL元件的工作点变化，因此，即使将相同的电压施加到驱动晶体管的栅极上，驱动晶体管的源极电位也会改变。因此，驱动晶体管的源极-栅栅电压Vgs改变，且流过驱动晶体管的电流值改变。结果，流过有机EL元件的电流值也改变，并导致有机EL元件的发光亮度改变。

此外，在使用多晶TFT的像素电路中，除有机EL元件的I-V特性老化恶化之外，驱动晶体管的阈值电压Vth展现出老化恶化或在不同像素中的差异(个别晶体管在特性上分散)。由于如果在不同的驱动晶体管之中阈值电压Vth不同，则流过驱动晶体管的电流值展现出分散，所以即使将相同的电压施加至驱动晶体管的栅极，有机EL元件会以不同的亮度发光，这导致屏幕均匀性的损失。

在过去，为了保持有机EL元件的发光亮度固定而不受有机EL元件的I-V特性的老化恶化、或驱动晶体管的阈值电压Vth的老化恶化的影响，即使这样的老化恶化或改变出现，也为每一像素电路提供抵制有机EL元件的特性变化的补偿功能和抵制驱动晶体管的阈值电压Vth变化的补偿功能。以上描述的配置已在例如日本专利公开No.2004-361640中公开。

发明内容

但是，在像素电路中使用多晶硅TFT的情况下，除有机EL元件的I-V特性老化恶化、驱动晶体管的阈值电压Vth老化恶化、以及像素之中的分散之外，驱动晶体管的载流子的迁移率μ在不同的像素之中而不同。

由于驱动晶体管设计为工作在饱和区，所以其作为恒流源。结果，将由下面的表达式(1)给出的固定的漏极-源极电流Ids从驱动晶体管提供给有机EL元件：

Ids＝(1/2)·μ(W/L)Cox(Vgs-Vth)²               (1)其中Vth是驱动TFT的阈值电压，μ是载流子迁移率，W是沟道宽度，L是沟道长度，Cox是每单元面积的栅电容，且Vgs是栅极-源极电压。

如从上述表达式(1)中明显可见的，如果迁移率μ在不同像素中不同，则由于流过驱动晶体管的漏极-源极电流Ids的分散呈现在像素之中，像素中有机EL元件的发光亮度不同。因此，结果生成的显示屏展现出不均匀的画面质量，包括斑纹、或者不规则或不均匀的亮度。

因此，需要提供这样的显示设备和显示设备的驱动方法：其中，以低功耗实现抵制像素之中的驱动晶体管的迁移率分散的校正功能，以获得均匀画面质量的显示图像，避免斑纹、或亮度的不均匀。

根据本发明的实施例，提供了包括像素阵列部和依赖性消除部件的显示设备。在像素阵列部件中，多个像素电路以矩阵形式布置，该多个像素电路中每一个包括电光元件、驱动晶体管、采样晶体管、以及电容器。所述驱动晶体管被配置为驱动所述电光元件。所述采样晶体管被配置为采样并写入输入信号电压。所述电容器被配置为在显示期中保持所述驱动晶体管的栅极-源极电压。依赖性消除部件被配置为在输入信号电压已由所述采样晶体管写入的状态下在所述电光元件发光之前的校正期中，将所述驱动晶体管的漏极-源极电流负反馈至所述驱动晶体管的栅极输入侧，以消除所述驱动晶体管的漏极-源极电流对迁移率的依赖性。在校正期之前，将校正期的时间设置为与驱动晶体管的栅极-源极电压减去阈值电压成反比例。

在显示设备中，由于将驱动晶体管的漏极-源极电流负反馈至驱动晶体管的栅极输入，所以漏极-源极电流的电流值在迁移率不同的像素中是一样的。结果，实现了对迁移率的校正以抵制分散。可通过调整迁移率的校正时间优化负反馈的反馈量。最佳的迁移率校正时间随输入信号电压增加而减少。换言之，最佳迁移率校正时间和输入信号电压彼此具有反比例关系。因此，通过设置与输入信号电压成反比例地的迁移率校正时间，在从黑电平至白电平的输入信号电压的全体电平范围内，可以确定地消除驱动晶体管的漏极-源极电流对迁移率的依赖性。

利用该显示设备，由于驱动晶体管的漏极-源极电流对迁移率的依赖性可以在从黑电平至白电平的全体电平范围或输入信号电压全体灰度上消除，所以可获得均匀画面质量的显示图像，避免由于在不同像素中驱动晶体管迁移率的不同而造成的斑纹或不均衡亮度。

本发明还提供一种用于显示设备的驱动方法，在显示设备中，多个像素电路以矩阵形式布置，所述多个像素电路中每一个包括电光元件、被配置为驱动所述电光元件的驱动晶体管、被配置为采样和写入输入信号电压的采样晶体管、以及被配置为在显示期中保持所述驱动晶体管栅极-源极电压的电容器，所述方法包括如下步骤：

在所述采样晶体管写入输入信号电压的状态下、在所述电光元件发光之前的校正期中，使所述驱动晶体管的漏极-源极电流负反馈至所述驱动晶体管的栅极输入侧，以消除所述驱动晶体管的漏极-源极电流对迁移率的依赖性，在校正期之前，设置校正期的时间，以便校正期的时间与所述驱动晶体管的栅极-源极电压减去其阈值电压成反比例。

附图说明

图1是示出应用了本发明实施例的有源矩阵显示设备的配置、以及使用在该显示设备中的像素电路的电路图；

图2是图示了驱动晶体管的写入信号、驱动信号、第一和第二校正扫描信号、以及栅极电势和源极电位的变化之间的定时关系的定时波形图；

图3是图示像素电路的工作的特性图；

图4是图示像素电路在迁移率校正期中的状态的电路图；

图5是图示在输入信号电压与具有相对高迁移率的像素和另一具有相对低迁移率的像素的漏极-源极电流之间关系的图；

图6是图示当时间宽度为0μs和2.5μs时输入信号电压和漏极-源极电流的图；

图7是示出写入信号的下降沿波形的波形图；

图8是示出写入扫描电路的电路配置的例子的电路图；

图9是示出用于产生电源电位的电路系统的框图；

图10是图示在电源电位、扫描脉冲和写入脉冲之间的定时关系的时序图；

图11是示出电源电位生成电路的电路配置的例子的电路图；

图12是图示图11所示开关的开/关驱动的时序关系的时序图；

图13是示出当使用具有折线(polygonal line)下降沿波形的电源电位时写入信号的下降沿波形的波形图；

图14是示出像素电路的另一电路配置的电路图；

图15是图示了在图14的像素电路中使用的写入信号、驱动信号、第一校正扫描信号、以及驱动晶体管的栅极电势和源极电位的变化之间的定时关系的定时波形图；

图16是示出像素电路的又一电路配置的电路图；

图17是图示了在图16的像素电路中使用的写入信号、驱动信号、第一和第二校正扫描信号、以及驱动晶体管的栅极电势和源极电位的变化之间的定时关系的定时波形图；

图18是示出了在图16的像素电路中使用的第一校正扫描信号的上升沿波形的波形图；

图19是图示在图16的像素电路中的电源电位、扫描脉冲和第一校正扫描信号之间的定时关系的时序图；

图20是示出当在图16的像素电路中使用具有折线上升沿波形的电源电位时第一校正扫描信号的上升沿波形的波形图；

图21是示出又一像素电路的电路配置的电路图；以及

图22是图示了在图21的像素电路中使用的写入信号、驱动信号和第一、第二和第三校正扫描信号、以及节点电位、和驱动晶体管的栅极电位的变化之间的定时关系的定时波形图。

具体实施方式

下面将参考图来详细描述本发明的实施例。

图1示出应用了本发明实施例的有源矩阵显示设备的配置以及在该显示设备中使用的像素电路。

(像素阵列部件)

参考图1，根据本发明实施例的有源矩阵型有机EL显示设备包括：像素阵列部件12，其中各自包括作为像素的发光元件的电流驱动型电光元件的多个像素电路11以二维矩阵形式布置，例如为有机EL元件31的该电流驱动型电光元件的发光亮度响应流过其中的电流值而变化。图1中，为简化说明，示出了像素电路11之一的具体电路配置。

在像素阵列部件12中，对像素电路11中的每一个，针对每一像素行布线扫描线13、驱动线14、以及第一校正扫描线15和第二校正扫描线16布线为，并针对每一像素列布线数据线或信号线17布线。围绕像素阵列部件12，布置有：用于驱动并扫描扫描线13的写入扫描电路18，用于驱动并扫描驱动线14的驱动扫描电路19，用于分别驱动和扫描第一校正扫描线15和第二校正扫描线16的第一校正扫描电路20和第二校正扫描电路21，以及用于根据亮度信息将数据信号或图像信号提供至数据线17的数据线驱动电路22。

在如图1所示的有源矩阵型有机EL显示设备中，相对于像素阵列部件12而将写入扫描电路18和驱动扫描电路19布置在一侧，图1中的右侧，并且将第一校正扫描电路20和第二校正扫描电路21布置在相对侧。然而，所提到的元件不是严格地按照描述的排列关系布置的，而是可以以不同的方案布置。写入扫描电路18、驱动扫描电路19、以及第一校正扫描电路20和第二校正扫描电路21合适地输出写入信号WS、驱动信号DS、以及第一校正扫描信号AZ1和第二校正扫描信号AZ2，以分别驱动并扫描上述扫描线13、驱动线14、以及第一校正扫描线15和第二校正扫描线16。

像素阵列部件12通常形成在诸如玻璃基板的透明绝缘基板上，并具有平面或平坦型面板结构。像素阵列部件12的每一像素电路11可利用非晶硅TFT(薄膜晶体管)或低温多晶硅TFT来形成。在下面描述的本实施例中，像素电路11是利用低温多晶硅TFT而形成的。在利用低温多晶硅TFT的情形下，写入扫描电路18、驱动扫描电路19、第一校正扫描电路20和第二校正扫描电路21、以及数据线驱动电路22也可以整体地形成在形成像素电路11的面板上。

(像素电路)

除了有机EL元件31之外，像素电路11还具有包括如下器件作为其器件的电路配置：驱动晶体管32、采样晶体管33、开关晶体管34至36、和电容器(像素电容/保持电容)37。

在像素电路11中，N沟道TFT用于驱动晶体管32、采样晶体管33、和开关晶体管35和36，而P沟道TFT用于开关晶体管34。然而，驱动晶体管32、采样晶体管33和开关晶体管34至36的传导类型的组合仅是一例子，且该选择不是用于限定性的。

有机EL元件31在其阴极电极处连接至在图1所示的排列中是地电位GND的第一电源电位VSS。提供驱动晶体管32来利用电流驱动有机EL元件31，并在其源极处连接至有机EL元件31的阳极电极以形成源极跟随电路。采样晶体管33的源极连接至数据线17，其漏极连接至驱动晶体管32的栅极，并且其栅极连接至扫描线13。

开关晶体管34的源极连接至在图1所示的排列中为正电源电位的第二电源电位VDD，其漏极连接至驱动晶体管32的漏极，并且其栅极连接至驱动线14。开关晶体管35的漏极连接至第三电源电位Vofs，其源极连接至采样晶体管33的漏极和驱动晶体管32的栅极，并且其栅极连接至第一校正扫描线15。

开关晶体管36的漏极连接至位于驱动晶体管32的源极和有机EL元件31的阳极电极之间的节点N11，其源极连接至在图1所示的排列中为负电源电位的第四电源电位Vini，并且其栅极连接至第二校正扫描线16。电容器37的一端连接至位于驱动晶体管32的栅极和采样晶体管33的漏极之间的节点N12，并且其另一端连接至位于驱动晶体管32的源极和有机EL元件31的阳极电极之间的节点N11。

在上述元件以上述连接方案连接的像素电路11中，这些元件以下述方式工作。具体地，当采样晶体管33置于传导状态时，其对通过数据线17供应到其中的输入信号电压Vsig(＝Vofs+Vdata；Vdata＞0)进行采样。采样得到的输入信号电压Vsig保持在电容器37中。当开关晶体管34处于传导状态时，其将电流从第二电源电位VDD供应给驱动晶体管32。

当开关晶体管34处于传导状态时，驱动晶体管32将基于保持在电容器37中的输入信号电压Vsig的值的电流供应给有机EL元件31以驱动有机EL元件31(电流驱动)。当开关晶体管35和36适当地置于传导状态时，它们在有机EL元件31的电流驱动之前检测驱动晶体管32的阈值电压Vth32，并将检测到的阈值电压Vth32保持在电容器37中以消除阈值电压Vth32的影响。电容器37在显示期中保持驱动晶体管32的栅极-源极电位。

在像素电路11中，第四电源电位Vini被设置为低于从第三电源电位Vofs减去驱动晶体管32的阈值电压Vth32的电位差，作为确保正常工作的条件。具体地，第四电源电位Vini、第三电源电位Vofs和阈值电压Vth32具有这样的电平关系：Vini＜Vofs-Vth32。此外，有机EL元件31的阴极电位Vcat(其在图1所示的排列中为地电位GND)与有机EL元件31的阈值电压Vthel之和的电平被设置为高于从第三电源电位Vofs减去驱动晶体管32的阈值电压Vth32的差的电平。换言之，阴极电压Vcat、阈值电压Vthel、第三电源电位Vofs、以及阈值电压Vth32之间具有如下的电平关系：Vcat+Vthel＞Vofs-Vth32(＞Vini)。

应当注意，由于上述像素电路11不具有写入信号WS和第一校正扫描信号AZ1同时展现“H”电平的时间段，所以可能通常使用开关晶体管35作为采样晶体管33，并通常使用第三电源电位Vofs的电源线作为数据线17(信号线)。在这种情况下，可在第一校正扫描信号AZ1具有“H”电平的时间段中从数据线17提供第三电源电位Vofs，而在写入信号WS具有“H”电平的另一时间段中从数据线17提供输入信号电压Vsig。

[电路工作]

现在，参考图2描述有源矩阵型有机EL显示设备的电路工作，在该显示设备中具有上述配置的多个像素电路11两维地布置。在图2的定时波形图中，从时间t1至时间t9的时间段被定义为一个场时间段。在这一个场时间段中对像素阵列部件12的像素行连续扫描一次。

图2图示了通过扫描线13而从写入扫描电路18提供给某第i行的像素电路11的写入信号WS、与通过驱动线14而从驱动扫描电路19提供给像素电路11的驱动信号DS之间的定时关系。图2还图示了通过第一校正扫描线15和第二校正扫描线16而从第一校正扫描电路20和第二校正扫描电路21提供给像素电路11的第一校正扫描信号AZ1和第二校正扫描信号AZ2、与驱动晶体管32的栅极电位Vg和源极电位Vs的变化之间的定时关系。

由于采样晶体管33和开关晶体管35和36都是N沟道类型，则写入信号WS以及第一校正扫描信号AZ1和第二校正扫描信号AZ2展现高电平(在本实施例中，电源电位VDD；此后称为“H”电平)的状态称为活动状态。另一方面，写入信号WS以及第一校正扫描信号AZ1和第二校正扫描信号AZ2展现为低电平(在本发明中，电源电位VSS(地电位)；此后称为“L”电平)的状态称为待用状态。而且，由于开关晶体管34是P沟道类型，所以驱动信号DS展现“L”电平的状态称为活动状态，而驱动信号DS展现“H”电平的状态称为待用状态。

(发光期)

首先，在普通的发光期内(t7到t8)，从写入扫描电路18输出的所有的写入信号WS、从驱动扫描电路19输出的驱动信号DS、以及分别从第一校正扫描电路20和第二校正扫描电路21输出的第一校正扫描信号AZ1和第二校正扫描信号AZ2展现为“L”电平。因此，采样晶体管33和开关晶体管35和36处于非传导(截止)状态，而开关晶体管34处于传导(导通)状态。

这时，由于其驱动晶体管32被设计为在饱和区工作，所起其作为恒流源。结果，通过开关晶体管34而将如此前由表达式(1)定义的固定漏极-源极电流Ids从驱动晶体管32提供给有机EL元件31。然后，当驱动信号DS的电平在时间t8从“L”电平变为“H”电平时，开关晶体管34置于非传导状态，并中断从第二电源电位VDD到驱动晶体管32的电流供应。因此，有机EL元件31停止发光，并进入非发光期。

(阈值校正准备期)

当从第一校正扫描电路20和第二校正扫描电路21中分别输出的第一校正扫描信号AZ1和第二校正扫描信号AZ2的状态在时间t1(t9)从“L”状态改变为“H”电平，同时开关晶体管34处于非传导状态时，开关晶体管35和36置于非传导状态。因此，进入用于校正驱动晶体管32的阈值电压Vth32(在下文中描述为消除阈值电压Vth32的分散)的阈值校正准备期。

开关晶体管35和36中的任意一个可以首先进入传导状态。在开关晶体管35和36置于传导状态之后，通过开关晶体管35将第三电源电位Vofs施加至驱动晶体管32的栅极，同时通过开关晶体管36将第四电源电位Vini施加至驱动晶体管32的源极和有机EL元件31的阳极电极。

此时，由于满足如前所述的电平关系Vini＜Vcat+Vthel，所以有机EL元件31置于反向偏置状态。因此，没有电流流过有机EL元件31，且有机EL元件31处于不发光状态。而且，驱动晶体管32的栅极-源极电压Vgs具有大小为Vofs-Vini的值。这里，如前所述，满足电平关系Vofs-Vini＞Vth32。

当从第二校正扫描电路21中输出的第二校正扫描信号AZ2的电平在时间t2从“H”电平改变为“L”电平时，开关晶体管36置于非传导状态，且阈值校正准备期随之结束。

(阈值校正期)

其后，从驱动扫描电路19输出的驱动信号DS的电平在时间t3从“H”电平改变为“L”电平，以将开关晶体管34置于传导状态。当开关晶体管34处于传导状态时，电流沿如下路径流动：电源电位VDD→开关晶体管34→节点N11→电容器37→节点N12→开关晶体管35→电源电位Vofs。

此时，驱动晶体管32的栅极电位Vg保持在电源电位Vofs，且电流继续沿上述的路径流动直到驱动晶体管32截止(从传导状态进入非传导状态)之后。此时，节点N11的电位，即驱动晶体管32的源极电位Vs，如图3所示随时间流逝而从第四电源电位Vini逐渐上升。

然后，当经过固定间隔的时间过去、且节点N11和节点N12之间的电位差(即驱动晶体管32的栅极-源极电压Vgs)变得等于阈值电压Vth32时，驱动晶体管32截止。通过电容器37将节点N11和节点N12之间的阈值电压Vth32保持为用于阈值校正的电位。此时，满足条件Vel＝Vofs-Vth32＜Vcat+Vthel。

其后，在时间t4，从驱动扫描电路19输出的驱动信号DS的电平从“L”电平变为“H”电平，且从第一校正扫描电路20输出的第一校正扫描信号AZ1的电平从“H”电平变为“L”电平。结果，开关晶体管34和35置于非传导状态。从时间t3至时间t4的时间段是其中检测驱动晶体管32的阈值电压值Vth32的时间段。此后将从时间t3至时间t4的检测期称为阈值校正期。

当开关晶体管34和35在时间t4置于非传导状态时，阈值校正期结束。此时，开关晶体管34比开关晶体管35更早置于非传导状态。因此，可以抑制驱动晶体管32的栅极电位Vg的变化。

(写入期)

其后，从写入扫描电路18输出的写入信号WS的电平在时间t5从“L”电平改变为“H”电平。因此，采样晶体管33置于传导状态，且启动输入信号电压Vsig的写入期。在写入期中，输入信号电压Vsig由采样晶体管33采样并写入电容器37中。

有机EL元件31具有电容分量。这里，驱动晶体管32的电容分量用Coled表示，电容器37的电容分量用Cs表示，且驱动晶体管32的寄生电容用Cp表示，驱动晶体管32的栅极-源极电压Vgs由下面的表达式(2)确定：

Vgs＝{Coled/(Coled+Cs+Cp))·(Vsig-Vofs)+Vth32      (2)

通常，与电容器37的电容值Cs和驱动晶体管32的寄生电容值Cp比较，有机EL元件31的电容分量的电容值Coled很大。因此，驱动晶体管32的栅极-源极电压Vgs实质上等于(Vsig-Vofs)+Vth。而且，由于与有机EL元件31的电容分量的电容值Coled比较电容器37的电容值Cs足够低，所以大部分输入信号电压Vsig被写入到电容器37。更准确地，输入信号电压Vsig和驱动晶体管32的源极电位Vs之间的差值Vsig-Vofs(即，电源电位Vofs)作为有效的输入信号电压Vdata写入。

有效的输入信号电压Vdata(＝Vsig-Vofs)由电容器37以这样的形式保持，即其与电容器37所保持的阈值电压Vth32相加。换言之，电容器37的保持电压，即驱动晶体管32的栅极-源极电压Vgs，是Vsig-Vofs+Vth32。如果为简化下面的描述而假设第三电源电位Vofs是Vofs＝0V，那么栅极-源极电压Vgs是Vsig+Vth32。在这种情况下，通过预先在电容器37中保持阈值电压Vth32，对阈值电压Vth32的分散或老化恶化的校正可以如下文所述那样得到执行。

具体地，在电容器37中预先保持阈值电压Vth32的情况下，当利用输入信号电压Vsig对驱动晶体管32进行驱动时，驱动晶体管32的阈值电压Vth32通过保持在电容器37中的阈值电压Vth32而得以消除。换言之，由于执行了阈值电压Vth32的校正，所以即使阈值电压Vth32遭受分散或老化恶化，有机EL元件31的发光亮度也可以保持固定而不受到这样的分散或老化恶化的影响。

(迁移率校正期)

当从驱动扫描电路19输出的驱动信号DS的电平从“H”电平改变为“L”电平以将开关晶体管34置于传导状态，同时写入信号WS处于“H”电平状态时，数据写入期结束，并进入迁移率校正期，在该迁移率校正期中将执行对驱动晶体管32的迁移率μ的分散的校正。在迁移率校正期中，写入信号WS的活动期(“H”电平时间段)和驱动信号DS的活动期(“L”电平时间段)彼此叠加。

由于开关晶体管34置于传导状态以启动从电源电位VDD到驱动晶体管32的电流供应，从而像素电路11从不发光期进入发光期。在采样晶体管33以这个方式仍保持传导状态的时间段中，即，在采样期的拖尾部分和发光期的前导部分彼此重叠的、从时间t6至时间t7的时间段内，执行用于消除驱动晶体管32的漏极-源极电流Ids对迁移率的依赖性的迁移率校正。

应该注意，在其中执行迁移率校正的发光期的时间t6至t7的顶部，在驱动晶体管32栅极电位Vg固定到输入信号电压Vsig的状态下，漏极-源极电流Ids流过驱动晶体管32。这里，由于利用了Vofs-Vth32＜Vthel的设置，有机EL元件31置于反向偏置状态，因此，即使像素电路11进入发光期，有机EL元件31也不发光。

在迁移率校正期t6至t7中，由于有机EL元件31处于反向偏置状态，有机EL元件31不展现二极管特性而展现为简单的电容性特性。因此，流过驱动晶体管32的漏极-源极电流Ids被写入由电容器37的电容值Cs和有机EL元件31的电容分量的电容值Coled构成的组合电容C(＝Cs+Coled)中。作为写入的结果，驱动晶体管32的源极电位Vs上升。在图2的时序图中，源极电位Vs的增量用ΔV表示。

之后，源极电位Vs的增量ΔV起作用以便从保持在电容器37中的驱动晶体管32的栅极-源极电压Vgs中减去，即，用以对电容器37的积累电荷进行放电，并因此，这等同于应用负反馈。换言之，源极电位Vs的增量ΔV是负反馈的反馈量。在这种情况下，栅极-源极电压Vgs给出为Vsig-ΔV+Vth32。在将流过驱动晶体管32的漏极-源极电流Ids作为栅极输入施加到驱动晶体管32的情况下，即，将负反馈施加到栅极-源极电压Vgs的情况下，可校正驱动晶体管32的迁移率μ的分散。

(发光期)

其后，当在时间t7从写入扫描电路18输出的写入信号WS的电平变为“L”电平、且采样晶体管33置于非传导状态时，迁移率校正期结束，而发光期开始。结果，驱动晶体管32的栅极与数据线17断开，用以消除对输入信号电压Vsig的应用，并因此，允许驱动晶体管32的栅极电位Vg上升，并此后与源极电位Vs一起上升。同时，保持在电容器37中的栅极-源极电压Vgs持续值Vsig-ΔV+Vth32。

然后，当驱动晶体管32的源极电位Vs上升时，有机EL元件31的反向偏置状态迅速消除，并因而，来自驱动晶体管32的漏极-源极电流Ids流入有机EL元件31，以使有机EL元件31实际上开始发光。

通过将Vsig-ΔV+Vth32代入之前给出的表达式(1)中的Vgs，给出漏极-源极电流Ids和栅极-源极电压Vgs之间在此情况下的关系，得到如下的表达式(3)：

Ids＝kμ(Vgs-Vth32)²＝kμ(Vsig-ΔV)²       (3)

其中，k＝(1/2)(W/L)Cox。

从上述表达式(3)明显可见，其中消除了驱动晶体管32的阈值电压Vth32的项，且从驱动晶体管32向有机EL元件31供应的漏极-源极电流Ids不取决于驱动晶体管32的阈值电压Vth32。基本上，漏极-源极电流Ids取决于输入信号电压Vsig。换言之，有机EL元件31发光的亮度取决于输入信号电压Vsig，而不受驱动晶体管32的阈值电压Vth32的分散或老化恶化的影响。

此外，从上面给出的表达式(3)明显可见，利用漏极-源极电流Ids到驱动晶体管32的栅极输入的负反馈而将输入信号电压Vsig校正反馈量ΔV。反馈量ΔV起到消除位于表达式(3)的系数部分的迁移率μ的影响的作用。因此，漏极-源极电流Ids实质上仅取决于输入信号电压Vsig。换言之，有机EL元件31发光的亮度取决于输入信号电压Vsig，而不仅不受驱动晶体管32的阈值电压Vth32的影响，而且不受驱动晶体管32的迁移率μ的分散或老化恶化的影响。因此，获得没有斑纹或不均衡亮度的均匀画面质量。

最后，从驱动扫描电路19输出的驱动信号DS的电平从“L”电平变为“H”电平以将开关晶体管34置于非传导状态。因此，从第二电源电位VDD到驱动晶体管32的电流供应中断，从而结束发光期。其后，在时间t9(t1)启动对下一个场的处理，以重复进行阈值校正、迁移率校正和发光操作的系列操作。

这里，在一些其它有源矩阵型的显示设备中，其中各自包括作为电流驱动型电光元件的有机EL元件31的像素电路11以矩阵形式布置，如果有机EL元件31的发光期变长，则有机EL元件31的I-V特性会变化。因此，位于有机EL元件31的阳极电极和驱动晶体管32的源极之间的节点N11的电位也变化。

另一方面，在根据该实施例的有源矩阵型显示设备中，由于驱动晶体管32的栅极-源极电压Vgs持续在固定值，所以流过有机EL元件31的电流不变。因此，即使有机EL元件31的I-V特性变恶化，固定的漏极-源极电流Ids继续流过有机EL元件31，并因而，有机EL元件31的发光亮度不变化(对有机EL元件31的特性变化的补偿功能)。

此外，由于在写入输入信号电压Vsig之前，驱动晶体管32的阈值电压Vth32预先保持在电容器37中，所以消除(校正)驱动晶体管32的阈值电压Vth32，以便可以将不受阈值电压Vth的分散或老化恶化影响的固定漏极-源极电流Ids供应给有机EL元件31。因此，可以获得高画面质量的显示图像(对驱动晶体管32的阈值电压值变化的补偿功能)。

此外，在迁移率校正期t6至t7中，将漏极-源极电流Ids负反馈至驱动晶体管32的栅极输入，以用反馈量ΔV校正输入信号电压Vsig。因此，可消除驱动晶体管32的漏极-源极电流Ids对迁移率μ的依赖性，并将仅取决于输入信号电压Vsig的漏极-源极电流Ids供应给有机EL元件31。因此，可获得不受斑纹或不均衡亮度影响的均匀画面质量的显示图像，其中这些斑纹或不均衡亮度由驱动晶体管32的迁移率μ的分散或老化恶化引起(对驱动晶体管32的迁移率μ的补偿功能)。

[迁移率校正]

这里，对驱动晶体管32的迁移率μ的补偿功能进行研究。可通过调整迁移率校正期t6至t7的时间宽度t，来使漏极-源极电流Ids向驱动晶体管32的栅极输入的负反馈中的反馈量ΔV最佳化。

图4图示像素电路11在迁移率校正期t6至t7中的状态。在图4中，为简化说明，使用开关符号示出采样晶体管33和开关晶体管34至36。

参考图4，在迁移率校正期t6至t7中，采样晶体管33和开关晶体管34处于传导状态(写入信号WS和驱动信号DS处于活动状态)。其间，开关晶体管35和36处于非传导状态(第一校正扫描信号AZ1和第二校正扫描信号AZ2处于待用状态)，且驱动晶体管32的栅极电位Vg固定为输入信号电压Vsig。在此状态下，漏极-源极电流Ids流过驱动晶体管32。

这里，在如上所述施加Vofs-Vth32＜Vthel的设置的情况下，有机EL元件31置于反向偏置状态并因此不表现出二极管特性而表现为简单的电容性特性。因此，流过驱动晶体管32的漏极-源极电流Ids流入电容器37和有机EL元件31的等价电容所构成的组合电容C(＝Cs+Coled)中。换言之，部分漏极-源极电流Ids负反馈至电容器37中，并因而执行对驱动晶体管32的迁移率μ的校正。

图5图示了表达式(3)的图，表达式(3)是漏极-源极电流Ids和栅极-源极电压Vgs之间的关系表达式。纵坐标轴代表漏极-源极电流Ids，而横坐标轴代表输入信号电压Vsig。

图5所示的图代表其驱动晶体管32具有相对高迁移率μ的像素1和其驱动晶体管32具有相对低迁移率μ的另一像素2之间比较的特性曲线。在每一驱动晶体管32由多晶硅薄膜晶体管等形成的情况下，难以避免在不同像素如像素1和像素2之间的迁移率μ分散。

例如，如果在迁移率μ在像素1和像素2之间分散的状态中将相等电平的图像信号Vsig单独写入像素1和像素2中，如果不执行迁移率校正，则在流入具有高迁移率μ的像素1中的漏极-源极电流Ids1和流入具有低迁移率μ的像素2中的漏极-源极电流Ids2之间产生很大差别。如果以这个方式由于迁移率μ的分散而在不同像素的漏极-源极电流Ids中产生很大的差别，则其将损害屏幕的均匀性。

因此，根据本发明的实施例，可通过将驱动晶体管32的漏极-源极电流Ids负反馈至输入信号电压Vsig侧，而实现消除(相反地补偿)像素中驱动晶体管32的迁移率μ的分散的补偿功能。如从前述的表达式(1)给出的晶体管特性表达式明显可见的一样，随着迁移率μ增加，漏极-源极电流Ids增加。因此，负反馈中的反馈量ΔV随着迁移率μ增加而增加。

如图5中所见，在具有高迁移率μ的像素1中的反馈量ΔV1大于在具有低迁移率μ的像素2中的反馈量ΔV2。因此，由于负反馈量ΔV随着迁移率μ增加而增加，可抑制迁移率μ的分散。更具体地，如果将反馈量ΔV1的校正施加至具有高迁移率μ的像素1中，则漏极-源极电流Ids大幅度地从Ids1′减小到Ids1。

另一方面，由于作为在具有低迁移率μ的像素2中的反馈量ΔV2的校正量小，所以漏极-源极电流Ids从Ids2′减小到Ids2，且不会大幅度降低。结果，像素1中的漏极-源极电流Ids1和像素2中的漏极-源极电流Ids2变得彼此实质上相等，并因此消除了迁移率的分散。由于抵制迁移率μ分散的校正是在输入信号电压Vsig从黑电平至白电平的整个电平范围内执行的，所以显示屏的均匀性明显得以增强。

总而言之，在像素1和另一像素2彼此具有不同的迁移率μ的情况下，在具有高迁移率的像素1中的反馈量ΔV1比在具有低迁移率μ的像素2中的反馈量ΔV2小。换言之，具有较高迁移率μ的像素包含更大的反馈量ΔV，并展现出更大的漏极-源极电流Ids减少量。这样，通过将驱动晶体管32的漏极-源极电流Ids负反馈至输入信号电压Vsig侧，漏极-源极电流Ids的电流值在迁移率μ不同的像素中得到统一，结果，可校正迁移率μ以抵制其分散。

这里，执行上述对迁移率校正的数值分析。如果在采样晶体管33和开关晶体管34处于如图4的传导状态的情况下假设使用驱动晶体管32的源极电位Vs作为变量V执行分析，则由下面的表达式(4)给出的漏极-源极电流Ids流过驱动晶体管32：

Ids＝kμ(Vgs-Vth32)²＝kμ(Vsig-V-Vth32)²        (4)

同时，根据漏极-源极电流Ids和电容C(＝Cs+Coled)之间的关系，如从表达式(5)中认识到的满足Ids＝dQ/dt＝CdV/dt。应当注意，在表达式(5)中，Vth32表示为Vth。

根据

$\mathrm{Ids}=\frac{\mathrm{dQ}}{\mathrm{dt}}=C\frac{\mathrm{dV}}{\mathrm{dt}},$ $\∫\frac{1}{C}\mathrm{dt}=\∫\frac{1}{\mathrm{Ids}}\mathrm{dV}......\left(5\right)$

$\⇔{\∫}_0^t\frac{1}{C}\mathrm{dt}={\∫}_{-\mathrm{Vth}}^V\frac{1}{\mathrm{k\μ}{(\mathrm{Vsig}-\mathrm{Vth}-V)}^2}\mathrm{dV}$

$\⇔\frac{\mathrm{k\μ}}{C}t={\left[\frac{1}{\mathrm{Vsig}-\mathrm{Vth}-V}\right]}_{-\mathrm{Vth}}^V=\frac{1}{\mathrm{Vsig}-\mathrm{Vth}-V}-\frac{1}{\mathrm{Vsig}}$

$\⇔\mathrm{Vsig}-\mathrm{Vth}-V=\frac{1}{\frac{1}{\mathrm{Vsig}}+\frac{\mathrm{k\μ}}{C}t}=\frac{\mathrm{Vsig}}{1+\mathrm{Vsig}\frac{\mathrm{k\μ}}{C}t}$

将表达式(4)替换到表达式(5)中，并对两边积分。这里，假设源极电压V(Vs)的初始状态是-Vth32，且迁移率校正期t6至t7的时间宽度由t代表(下文中称为·迁移率校正时间t”)。通过求解微分方程，关于迁移率校正时间t的漏极-源极电流Ids由下面的表达式(6)给出。在表达式(6)中也将Vth32表示为Vth。

$\mathrm{Ids}=\mathrm{k\μ}{\left(\frac{\mathrm{Vsig}}{1+\mathrm{Vsig}\frac{\mathrm{k\μ}}{C}t}\right)}^2......\left(6\right)$

在上面的表达式(5)中，当t＝0μs和t＝2.5μs时，输入信号电压Vsig和迁移率μ不同的像素的漏极-源极电流Ids之间的关系在图6中给出说明。从图6中明显可见，当与没有将校正施加至迁移率的t＝0μs时的迁移率μ相比，t＝2.5μs时迁移率μ得到了充分抵制分散的校正。在没有将校正施加至迁移率时，包括的迁移率μ的分散达到40％，通过施加迁移率校正，迁移率μ的分散被抑制到10％或更少。

在迁移率校正操作中，通常需要满足V(Vs)＜Vthel的关系。在根据本实施例的像素电路11中，电容值Cs(电容器37)和有机EL元件31的电容值Coled对迁移率校正起作用。由于有机EL元件31的电容值Coled高于电容值Cs，而且组合电容C具有高的值，因而，可以提供迁移率校正时间t的余量(margin)。

这里，对最佳迁移率校正时间t进行研究。首先，通过使用包括迁移率μ的系数β(＝μ·(W/L)·Cox)代替系数k来变形使用系数k(＝(1/2)·(W/L)·Cox)的表达式(6)，而获得下面的表达式(7)：

Ids＝(β/2)·{(1/Vsig)·(β/2)·(t/C)}^-2     (7)

其中C是执行迁移率校正时被放电的节点的电容。在本电路中，组合电容C为C＝Cs+Coled。然而，取决于电路的设置，组合电容C不局限于C＝Cs+Coled。

最佳条件是漏极-源极电流Ids相对于迁移率μ的分散变化最小的点，即，位于dIds/dμ＝0的点。如果根据该条件求解表达式(7)，则在β的平均值由β₀代替的情况下，最佳校正时间t0由下式给出：

t0(β＝0)＝C/(β·Vsig)        (8)

从表达式(8)，可认识到，随着输入信号电压Vsig(＝Vdata)增加，最佳迁移率校正时间t减少。具体地，可认识到，最佳迁移率校正时间t和输入信号电压Vsig相互具有反比关系。换言之，如果迁移率校正时间t被设置为与输入信号电压Vsig成反比例增加，则驱动晶体管32的漏极-源极电流Ids对迁移率μ的依赖性将消除。

通过把表达式(8)代入表达式(7)，得到：

Ids(t＝t0，β＝β0)＝β0·/(Vsig/2)²         (9)

换言之，可认识到，使驱动晶体管32的栅极和源极之间的电压，即跨越电容器37的电压Vgs-Vth32从输入信号电压Vsig放电到Vsig/2是最佳的。

此外，如果任意系数β(对于任意迁移率μ的系数β)相对于平均值β0的误差值r(＝(β-β0)/β0)用于定义系数β为：

β＝β0·(1+r)          (10)

则在迁移率校正时间t内，对任意系数β的漏极-源极电流Ids通过下式给出：

Ids(t＝t0，β＝β0)＝β0·{(1+r)/2}·{Vsig/(2+r)}      (11)

现在，对β和β0时的分散进行评价。具体地，

Ids(t＝t，β＝β0)/Ids(t＝t0，β＝β0)＝(1+r)/{1+(r/2)}²＝(1+r)/{1+r+(r²/4)}            (12)

这样，如果r²足够小，则迁移率μ(∝β)可得以完全校正。

从上述对迁移率校正的数值分析明显可见，通过设置迁移率校正时间t以便与输入信号电压Vsig成反比增加，可以消除驱动晶体管32的漏极-源极电流Ids对迁移率μ的依赖性。换言之，可以校正不同像素中迁移率μ的分散。

应该注意，在由表达式(8)表示的最佳迁移率校正时间t是t0的情形下，当β＝β0时，迁移率校正时间t分散的影响通过下面的表达式表示：

Ids(t，β＝β0)/Ids(t0，β＝β0)＝(2/(1+t/t0))²       (13)

这里，如果假设允许有大约10％的分散，作为不会在视觉观察中产生不适之感的分散，例如作为漏极-源极电流Ids的分散，则通过近似地处理上述的表达式(13)，得到

Ids∝t/t0             (14)

换言之，为了使漏极-源极电流Ids的分散和迁移率校正时间t彼此具有比例关系，允许迁移率校正时间t的分散上至近似为10％。

从图2的时序图中明显可见，由于在迁移率校正时间t(t6至t7)中采样晶体管33和开关晶体管34二者处于传导状态，则迁移率校正时间t取决于采样晶体管33的状态从传导状态改变至非传导状态变化的定时。然后，当采样晶体管33的栅极和数据线17间的电位差，即采样晶体管33的栅极-源极电压变为等于其阈值电压Vth33时，采样晶体管33截止，即从传导状态进入非传导状态。

因此，在本实施例中，如图7所示，产生了从写入扫描电路18通过扫描线13而施加至采样晶体管33的栅极的写入信号WS，从而当其电平从“H”电平改变至“L”电平时，写入信号WS的下降沿波形(在采样晶体管33是P沟道类型时为上升沿波形)可与有效输入信号电压Vdata(＝Vsig-Vofs)展现出反比例关系。

通过设置写入信号WS的下降沿波形使得与输入信号电压Vsig成反比例关系增加，当采样晶体管33的栅极-源极电压变为等于阈值电压Vth33时，采样晶体管33截止。因此，可设置迁移率校正时间t以使其与输入信号电压Vsig成反比例增加。

更具体地，从图7的波形图中明显可见，当将与白电平对应的输入信号电压Vsig(白)输入到采样晶体管33时，将迁移率校正时间t(白)设为最短，使得当采样晶体管33的栅极-源极电压变得等于Vsig(白)+Vth33时，采样晶体管33可截止。然而，当将与灰电平对应的输入信号电压Vsig(灰)输入到采样晶体管33时，将迁移率校正时间t(灰)设为比迁移率校正时间t(白)更长，使得所述栅极-源极电压变得等于Vsig(灰)+Vth33时，采样晶体管33截止。

通过以这个方式设置迁移率校正时间t以使其与输入信号电压Vsig成反比例增加，可设置输入信号电压Vsig的最佳迁移率校正时间t。因此，在输入信号电压Vsig的从黑电平至白电平的全体电平范围(所有灰度等级)内，可以以更高确定度消除驱动晶体管32的漏极-源极电流Ids对迁移率μ的依赖性。换言之，可以以更高确定度校正迁移率μ以抵制其在不同像素中的分散。

[写入扫描电路]

现在，描述写入扫描电路18的具体示例，该写入扫描电路18用于产生具有在其下降沿与输入信号电压Vsig成反比例增加的波形的写入信号WS。

图8示出了写入扫描电路18的电路配置的示例。具体地，图8示出了与像素阵列部件12的第i行对应的移位级(i)的电路配置。然而，其他的移位级也具有相同的电路配置。

参考图8，写入扫描电路18的移位级(i)包括：具有逻辑电路的移位寄存器181(i)；以及例如两级缓冲器182(i)和183(i)。182(i)和183(i)中的每一个包括连接在正侧电源电位VDDVx和负侧电源电位VSSVx之间的CMOS反相器。

负侧电源电位VSSVx是第一电源电位VSS。如图9所示，VDDVx产生电路40基于第二电源电位VDD产生正侧电源电位VDDVx。参考图10，在从第i移位寄存器181(i)输出的脉冲波形的扫描脉冲A(i)的端部，VDDVx产生电路40基于第二电源电位VDD产生模拟波形(参考图7)的电源电位VDDVx，该波形与输入信号电压Vsig成反比例下降。

由于将这样的在扫描脉冲A(i)的端部与输入信号电压Vsig成反比例下降的模拟波形的电源电位VDDVx作为正侧电源电位提供给缓冲器182(i)和183(i)，且从移位寄存器181(i)输出的扫描脉冲A(i)以这个方式作为写入信号WS(i)通过缓冲器182(i)和183(i)输出。如图10所示，其能够产生波形与输入信号电压Vsig成反比例下降的写入信号WS(i)。

(VDDVx产生电路)

图11示出了VDDVx产生电路40的电路配置的示例。参考图11，例如，VDDVx产生电路40包括：三个开关SW11、SW12和SW13；两个电流源I11和I12；以及电容器C。开关SW11选择性地取得第二电源电位VDD。电容器C连接在开关SW11的输出端和电源电位VSS之间，其中在图11所示的排列中VSS为地电位GND，并且电容器C通过经由开关SW11输入的电源电位VDD充电。

在开关SW11的输出端和第一电源电位VSS之间，开关SW12和电流源I11串联连接，且开关SW13和电流源I12串联连接。电流源I11例如从低电阻值的电阻元件形成，并供应具有高电流值的电流。电流源I12从具有比电流源I11更高电阻值的电阻元件形成，并供应比电流源I11的电流值低的电流。

图12图示了开关SW11、SW12和SW13的接通(闭合)/断开(打开)驱动的定时关系。开关SW11在进入迁移率校正时间t的调整期之前保留在接通状态，在该调整期中响应于输入信号电压Vsig而调整迁移率校正时间t。从而，电容器C处于由第二电源电位VDD充电的状态，因此，作为电容C的端电位(输出电位)的电源电位VDDVx等于电源电位VDD。

当在时间t11进入迁移率校正时间t的调整期时，开关SW11断开，且开关SW12和SW13二者接通。因而，电容器C的电荷沿着开关SW12和电流源I11构成的路径、以及开关SW13和电流源I12构成的另一路径放电。此时，由于电容器C的电荷以电流源I11和I12的电流值组成的电流值迅速放电，所以电源电位VDDVx从第二电源电位VDD迅速下降。

在时间t12，开关SW13断开，而开关SW12保持接通状态。因而，电容器C的电荷通过开关SW12和电流源I11构成的路径以电流源I11的电流值放电，该电流值低于开关SW12和SW13二者都接通的情形下的电流值。此时，正侧电源电位VDDVx以比开关SW12和SW13二者都接通情形下的下降坡度更缓和的坡度下降。

在时间t13，开关SW12断开，而开关SW13保持接通。因而，电容器C的电荷沿着开关SW13和电流源I12构成的路径流动，并且以电流源I12的、比开关SW12接通情形下的电流值更低的电流值放电。此时，电源电位VDDVx以比开关SW12接通情形下的下降坡度更缓和的坡度下降。

开关SW13在时间t14断开，且开关SW11在时间t15接通。因而，由第二电源电位VDD对于电容器C的充电开始。最后，电源电位VDDVx会聚到第二电源电位VDD。

以这个方式，在具有彼此不同的电流值的多个电流源，如上述参考图11描述的示例中的两个电流源I11和I12，以彼此并联的合适组合而连接到处于由第二电源电位VDD充电状态中的电容器C。在参考图12描述的上述示例中，能够产生具有在如图12的点1和点2上弯曲的折线的下降沿波形的电源电位VDDVx。

图13图示了写入信号WS的下降沿波形，其中在具有折线下降沿波形的电源电位VDDVx被用作在写入扫描电路18的缓冲器182(i)和183(i)的正侧的电源电位。在这种情况下，写入信号WS的下降沿波形也变为在点1和2弯曲的折线的下降沿波形。

这里，由于通过将电流源I11和I12的电流值选择为期望值而可以产生具有折线的下降沿波形的写入信号WS，其中该折线下降沿波形基本与输入信号电压Vsig成反比增加，所以可将迁移率校正时间t设置为与输入信号电压Vsig实质上成反比例增加。因此，由于可设置与输入信号电压Vsig对应的迁移率校正时间t，所以在输入信号电压Vsig的从黑电平至白电平的全体电平范围内，可以更高确定度校正迁移率μ在像素之中的分散。

在图11的电路配置中，可以通过增加电流源数量而增加折点(bent point)数量，并可以产生具有与图7的下降特性近似的折线下降沿波形的写入信号WS。

应当注意，在上述的实施例中，将该实施例应用到使用像素电路11的显示设备中，该像素电路11包括驱动晶体管32、采样晶体管33、开关晶体管34至36以及电容器37，此外还有例如作为电光元件的有机EL元件31。然而，本发明不限于此应用。在下面，结合像素电路的几个不同示例来描述本发明。

[不同的像素电路1]

图14示出了不同像素电路1(11A)的电路配置。参考图14，所示的不同像素电路11A具有这样的配置，作为其不成器件其包括驱动晶体管32、采样晶体管33、开关晶体管35以及电容器37，此外还有有机EL元件31。

N沟道TFT用于驱动晶体管32、采样晶体管33和开关晶体管35。然而，驱动晶体管32、采样晶体管33和开关晶体管35的传导类型的组合仅是示例，且对其使用不是严格限定的。

有机EL元件31的阴极电极连接至第一电源电位VSS，VSS在图14的排列中是地电位GND。驱动晶体管32利用电流来驱动有机EL元件31，并连接其源极至有机EL元件31的阳极电极，从而形成源极跟随电路。此外，驱动晶体管32在其漏极处接收驱动信号DS。采样晶体管33的源极连接至数据线17，其漏极连接至驱动晶体管32的栅极，并在其栅极接收写入信号WS。

开关晶体管35的漏极连接至第三电源电位Vofs，其源极连接至采样晶体管33的漏极和驱动晶体管32的栅极，并在其栅极接收校正扫描信号AZ。电容器37将其一端连接至驱动晶体管32的栅极和采样晶体管33的漏极，并且其另一端连接至驱动晶体管32的源极和有机EL元件31的阳极电极。

在以上述的连接方案连接上述器件的所述不同像素电路11A中，所述器件以下述方式工作。具体地，当采样晶体管33置于传导状态时，其对从数据线17提供到其中的输入信号电压Vsig(＝Vofs+Vdata；Vdata＞0)进行采样。通过电容器37保持输入信号电压Vsig。

当将电源电位VDD施加至驱动晶体管32的漏极时，驱动晶体管32将基于保持在电容器37中的输入信号电压Vsig的电流值的电流供应给有机EL元件31以驱动有机EL元件31(电流驱动)。开关晶体管35合适地进入传导状态，其间，其将在有机EL元件31的电流驱动之前检测驱动晶体管32的阈值电压Vth32，并将检测到的阈值电压Vth32预先保持在电容器37中，以消除阈值电压Vth32的影响。

在所述不同像素电路11A中，第二电源电位VDD不是固定的，而是在适当的定时变为“L”电平，其在本实施例中是第一电源电位VSS，以执行如图1所示的开关晶体管34至36的功能。具体地，电源电位VDD与驱动信号DS相对应，以驱动图1的像素电路11中的开关晶体管34。根据不同的像素电路11A的电路配置，当与图1中的像素电路11的配置比较时，可从像素电路11中减少两个晶体管，且可减少图1中驱动线14和第二校正扫描线16的布线。

应当注意，由于上述像素电路11A不具有写入信号WS和校正扫描信号AZ二者同时展现为“H”电平的时间段，所以其通常可以利用采样晶体管33形成开关晶体管35，并通常利用数据线(信号线)17形成第三电源电位Vofs的电源线。在这种情况下，应该在校正扫描信号AZ具有“H”电平的时间段中供应电源电位Vofs，并且应该在写入信号WS具有“H”电平的另一时间段中供应输入信号电压Vsig，该两者都是从数据线17供应的。

图15图示了用于驱动不同像素电路11A的写入信号WS、驱动信号DS和校正扫描信号AZ1、以及驱动晶体管32的栅极电位Vg和源极电位Vs的变化之间的定时关系。

在图15的定时波形图中，从时间t21至时间t27的时间段形成一个场周期。在一个场周期中，时间段t21至t22是阈值校正准备期，时间段t22至t23是阈值校正期，时间段t24至t25是数据写入+迁移率校正期，时间段t25至t26是有机EL元件31的发光期。

具体地，在不同的像素电路11A中，当校正扫描信号AZ展现出“H”电平而第二电源电位VDD具有VSS电平(t21至t22)时，执行为校正驱动晶体管32的阈值电压Vth32分散作准备的阈值校正准备。然后，当写入信号WS展现出“H”电平而第二电源电位VDD具有VDD电平(t24至t25)时，同时执行数据Vdata的写入操作、和驱动晶体管32的迁移率μ的分散校正。

以这个方式，在具有除有机EL元件31外还包括驱动晶体管32、采样晶体管33、开关晶体管35以及电容器37作为其器件的配置的不同像素电路11A中，可执行抵制不同像素中驱动晶体管32的阈值电压Vth32分散(消除分散)的阈值校正、和抵制不同像素中驱动晶体管32的迁移率μ分散的迁移率校正。作为执行校正功能的结果，显示设备可显示具有高画面质量的图像、而不受由于驱动晶体管32的特性分散引起的亮度分散影响。

在迁移率μ校正中，通过设置写入信号WS的脉冲宽度，或更具体地，通过设置取决于写入信号WS的下降沿波形的迁移率校正时间t，可以对输入信号电压Vsig设置最佳迁移率校正时间t，以与输入信号电压Vsig成反比例增加。因此，在输入信号电压Vsig的从黑电平至白电平的全体电平范围内，可以以更高确定度消除驱动晶体管32的漏极-源极电流Ids对迁移率μ的依赖性。换言之，可以以更高确定度校正迁移率μ以抵制其在不同像素中的分散。

可产生具有如下的下降沿波形的写入信号WS，该下降沿波形与施加至驱动晶体管32的栅极的有效输入信号电压成反比例增加。通过供应由如图9所示的VDDVx产生电路40产生的模拟波形的正侧电源电位VDDVx而产生写入信号WS，并且该写入信号WS与输入信号电压Vsig成反比例下降，其中该输入信号电压Vsig如同到图8所示的写入扫描电路18的缓冲器182(i)和183(i)的正侧电源电位。

应该注意，可修改像素电路11，使得通过数据线17时分地供应输入信号电压Vsig和电源电位Vofs，以使其通过采样晶体管33时分地写入。在采用刚才所述配置的情形下，使采样晶体管33具有开关晶体管35的功能是可能的。因而，可进一步减少晶体管的数量，并且也可减少图1中第一校正扫描线15的布线。

[不同的像素电路2]

图16示出了不同像素电路2(11B)的电路配置。参考图16，所示的不同的像素电路11B除了包括有机EL元件51之外，还包括驱动晶体管52、采样晶体管53、开关晶体管54至56、以及电容器57和58。

P沟道TFT用于驱动晶体管52和开关晶体管55，而N沟道晶体管用于采样晶体管53和开关晶体管54和56。然而，驱动晶体管52、采样晶体管53和开关晶体管54至56的传导类型的组合仅是一示例，且对其使用不是严格限定的。

有机EL元件51的阴极电极连接至电源电位VSS，该电源电位VSS在图16的排列中是地电位GND。驱动晶体管52利用电流驱动有机EL元件51，并连接其源极至第二电源电位VDD，其在图16的排列中是正电源电位。采样晶体管53的源极连接至数据线17，而其漏极连接至节点N21，并在其栅极接收写入信号WS。

开关晶体管54将其漏极连接至驱动晶体管52的漏极，而其源极连接至有机EL元件51的阳极电极，并且在其栅极处接收驱动信号DS。开关晶体管55连接在驱动晶体管52的栅极和源极之间，并在其栅极合适地接收第一校正扫描信号AZ1。

开关晶体管56连接其漏极至第三电源电位Vofs，而其源极连接至节点N21，并在其栅极合适地接收第二校正扫描信号AZ2。电容器57连接在第二电源电位VDD和节点N21之间。电容器58连接在节点N21和驱动晶体管52的栅极之间。

图17图示了用于驱动该不同像素电路11B的写入信号WS、驱动信号DS、以及第一和第二校正扫描信号AZ1和AZ2、还有节点N21的电压Vin和驱动晶体管52的栅电压Vg的变化之间的定时关系。

在图17的定时波形图中，从时间t31至时间t39的时间段形成一个场周期。在该一个场周期中，时间段t31至t32是阈值校正准备期，时间段t32至t33是阈值校正期，时间段t34至t35是数据写入期，时间段t35至t36是迁移率校正期，以及时间段t37至t38是有机EL元件51的发光期。

具体地，在像素电路11B中，当写入信号WS和第一校正扫描信号AZ1二者展现出“L”电平而驱动信号DS和第二校正扫描信号AZ2二者具有“H”电平(t31至t32)时，执行为校正驱动晶体管52的阈值电压Vth52分散作准备的阈值校正准备。然后，当写入信号WS、驱动信号DS和第一校正扫描信号AZ1都展现出“L”电平(t32至t33)时，执行驱动晶体管52的阈值电压Vth52的分散校正。

此外，当写入信号WS和第一校正扫描信号AZ1二者展现为“H”电平而驱动信号DS和第二校正扫描信号AZ2二者展现为“L”电平(t34至t36)时，执行数据Vdata的写入操作。然后，当在写入信号WS具有“H”电平的状态下第一校正扫描信号AZ1改变为“L”电平时，即执行输入信号电压Vdata的写入操作(t35至t36)的情形下，执行驱动晶体管52的迁移率μ的分散校正。

在正常的发光期(t37至t38)中，写入信号WS和第一校正扫描信号AZ1两者具有“L”电平，而驱动信号DS和第二校正扫描信号AZ2两者具有“H”电平。因此，采样晶体管53和开关晶体管55和56展现为非传导状态，而开关晶体管54展现为传导状态。在这种情况下，由于驱动晶体管52被设计为在饱和区工作，所以其作为固定的电流源工作。

因而，通过开关晶体管54将由前述表达式(1)定义的固定漏极-源极电流Ids从驱动晶体管52供应给有机EL元件51，因此，有机EL元件51发光。其后，当驱动信号DS的电平在时间t38从“L”电平变为“H”电平时，使得开关晶体管54为非传导，且中断到驱动晶体管52的电流供应路径。因而，有机EL元件51的发光停止，并进入不发光期。

以这个方式，在除包括有机EL元件51之外还包括驱动晶体管52、采样晶体管53、开关晶体管54至55、以及电容器57和58作为其器件的像素电路11B中，可进行校正驱动晶体管52的阈值电压Vth52以抵制分散的阈值校正、和进行校正驱动晶体管52的迁移率μ以抵制分散的迁移率校正。作为执行校正功能的结果，显示设备可显示具有高画面质量的图像，而不受由于驱动晶体管52的特性分散引起的亮度分散的影响。

在迁移率μ校正中，可以通过设置第一校正扫描信号AZ1的脉冲宽度，或更具体地，可以通过设置取决于第一校正扫描信号AZ1的上升沿波形的迁移率校正时间t，来设置输入信号电压Vsig的最佳迁移率校正时间t，以与输入信号电压Vsig成反比例增加。因此，在输入信号电压Vsig的从黑电平至白电平的全体电平范围内，可以以较高确定度消除驱动晶体管52的漏极-源极电流Ids对迁移率μ的依赖性。换言之，可以以较高确定度校正迁移率μ以抵制其在不同像素中的分散。

利用类似于图9所示的VDDVx产生电路40的原理(但极性相反)，通过产生具有与输入信号电压Vsig成反比例增加的上升沿波形的模拟波形电源电位VSSVx，可以产生具有与输入信号电压Vsig成反比例增加的上升沿波形的第一校正扫描信号AZ1。通过将负侧电源电位VSSVx作为电源电位供应给具有与图8所示的写入扫描电路18相同配置的第一校正扫描电路的缓冲器182(i)和183(i)，可以产生第一校正扫描信号AZ1。

图19图示了负侧电源电位VSSVx、扫描脉冲A(i)和A(i+1)、和第一校正扫描信号AZ1(i)和AZ1(i+1)的定时关系。

应该对施加至连接在驱动晶体管52的栅极和源极之间的P沟道开关晶体管55的栅极上的第一校正扫描信号AZ1进行设置，以使当第一校正扫描信号AZ1的电平从“L”电平变为“H”电平时，其具有如图18所示的上升沿波形(其中在开关晶体管55是N沟道类型情形下，则为下降沿波形)。在此，如果假设驱动晶体管52的栅极-源极电压Vgs在迁移率校正之前满足Vgs-Vth＝Vdata，则如由前述的表达式(9)给出的、最佳校正时的Vgs-Vth为Vgs-Vth＝Vdata/2。因此，应该对第一校正扫描信号AZ1的上升沿波形进行设置，以使校正时间可与施加至驱动晶体管52的栅极上的有效输入信号电压Vdata成反比例增加。即，应该对第一校正扫描信号AZ1的上升沿波形进行设置，以使校正时间可以与Vdata/2成反比例增加，其中Vdata/2是施加至驱动晶体管52的有效输入信号电压Vdata的一半，从而当开关晶体管55的栅极-源极电压变为等于阈值电压Vth53时开关晶体管55可截止。

更具体地，可以从图18的波形图明显可见，当输入信号电压Vsig是对应于白电平的输入信号电压Vsig(白)时，将迁移率校正时间t(白)设为最短，以使得当开关晶体管55的栅极-源极电压变得等于(Vdata(白)/2)+Vofs+Vth53时，开关晶体管55截止。另一方面，当输入信号电压Vsig是相应于灰电平的输入信号电压Vsig(灰)时，将迁移率校正时间t(灰)设置为比迁移率校正时间t(白)更长，以使得当开关晶体管55的栅极-源极电压变得等于(Vdata(灰)/2)+Vofs+Vth53时，开关晶体管55截止。

作为具体的用于产生模拟波形的电源电位VSSVx的VSSVx产生电路，其中该模拟波形具有与施加至驱动晶体管52的栅极上的有效输入信号电压Vdata成反比例增加的上升沿波形，可利用根据与如图11所示的VDDVx产生电路40基本相同的原理(极性相反)配置的电路。在利用刚才所述的VSSVx产生电路的情形下，可产生具有折线上升沿波形的电源电位VSSVx。则在基于电源电位VSSVx产生第一校正扫描信号AZ1的情形下，第一校正扫描信号AZ1也具有如图20所示的折线上升沿波形。

应当注意，上面的描述涉及这样的情形：将数据线17的、与数据写入操作相关的电压变化Vdata完全施加至驱动晶体管52的栅极-源极电压Vgs。这是基于电容器58具有足够高电容的假设。如果(写入增益：Gw)＝(Vgs的电压变化)/(信号线的电压变化)不是100％，则输入信号电压Vdata应当重写入Gw·Vdata。

[不同的像素电路3]

图21示出不同像素电路3(11C)的电路配置。参考图21，像素电路11C具有这样的电路配置，其组成元件除了包括有机EL元件51之外还包括驱动晶体管52、采样晶体管53、开关晶体管54至56和59、以及电容器57和58。

这样，像素电路11C具有这样的配置：其除了包括图16的像素电路11B的器件之外，还包括开关晶体管59。开关晶体管59连接在数据线17与驱动晶体管52的漏极和开关晶体管54的漏极之间，并在其栅极合适地接收第三校正扫描信号AZ3。

这里，P沟道TFT用于驱动晶体管52和开关晶体管59，而N沟道TFT用于采样晶体管53和开关晶体管54至56。然而，驱动晶体管52、采样晶体管53、以及开关晶体管54至56和59的传导类型的组合仅是一示例，且对其使用不是严格限定的。

图22图示了用于驱动不同像素电路11C的写入信号WS、驱动信号DS和第一、第二和第三校正扫描信号AZ1、AZ2和AZ3、以及节点N21的电位Vin以及驱动晶体管52的栅极电位Vg的变化之间的定时关系。

从图22的波形图中明显可见，在本像素电路11C中，像素电路11B中的开关晶体管55的功能由两个开关晶体管55和59承担。具体地，开关晶体管59承担迁移率校正操作。然后，迁移率校正期t35至t36根据第三校正扫描信号AZ3的脉冲宽度来确定，或更具体地，根据第三校正扫描信号AZ3的上升沿波形来确定。

此时，由于驱动晶体管52的栅极电位响应于输入信号电压Vsig而变化，对取决于第三校正扫描信号AZ3的上升沿波形的迁移率校正时间t进行设置，以使其与输入信号电压Vsig成反比例增加，从而可类似于不同的像素电路2那样确定迁移率校正时间t。因此，在输入信号电压Vsig的从黑电平至白电平的全体电平范围内，可以以更高确定度消除驱动晶体管52的漏极-源极电流Ids对迁移率μ的依赖性。换言之，可以以更高确定度校正迁移率μ，以抵制其在不同像素中的分散。

类似于第一校正扫描信号AZ1，利用与图9所示的VDDVx产生电路40相同的原理(极性相反)，可以产生第三校正扫描信号AZ3，其具有与施加至驱动晶体管52的栅极上的有效输入信号电压Vdata成反比例增加的上升沿波形。具体地，通过产生模拟波形的电源电位VSSVx，其中该模拟波形具有与施加至驱动晶体管52的栅极上的有效输入信号电压Vdata成反比例增加的上升沿波形，并将电源电位VSSVx作为负侧电源电位提供给具有与图8所示的写入扫描电路18相同配置的第三校正扫描电路的缓冲器182(i)和183(i)，可产生第三校正扫描信号AZ3。

应当注意，像素电路11的不同的电路示例不限于上述的像素电路11A至11C。具体地，可以将本发明施加到其中多个像素电路以行和列布置的各种显示设备，其中，多个像素电路中的每一个除了包括电光元件外，至少还包括用于驱动电光元件的驱动晶体管、用于采样和写入输入信号电压的采样晶体管、以及连接至驱动晶体管的栅极并被配置为用于保持由采样晶体管写入的输入信号电压的电容器。也就是说，多个像素电路被布置为矩阵。

此外，在上述的实施例，将本实施例应用到有机EL显示设备，该有机EL显示设备使用有机EL元件作为像素电路11、11A、11B、和11C的电光元件。然而，本发明不限于应用于所提及的应用上，而且还可以应用到使用电流驱动型电光元件(发光装置)的各种显示设备上，上述电流驱动型电光元件的发光亮度响应流过其中的电流值而变化。

本领域技术人员应当理解，根据设计要求和其它因素，可能出现各种修改、组合、子组合以及更替，只要这些都在附加权利要求或其等同物的保护范围内即可。

Claims (9)

1.一种显示设备，包括：

像素阵列部件，其中多个像素电路以矩阵形式布置，该多个像素电路中的每一个包括电光元件、被配置为驱动所述电光元件的驱动晶体管、被配置为采样并写入输入信号电压的采样晶体管、以及被配置为在显示期中保持所述驱动晶体管的栅极-源极电压的电容器；和

依赖性消除装置，用于在在所述采样晶体管写入输入信号电压的状态下在所述电光元件发光之前的校正期中，将所述驱动晶体管的漏极-源极电流负反馈至所述驱动晶体管的栅极输入侧，以消除所述驱动晶体管的漏极-源极电流对迁移率的依赖性，其中，

在校正期之前，设置校正期的时间，使得校正期的时间与所述驱动晶体管的栅极-源极电压减去其阈值电压成反比例。

2.如权利要求1所述显示设备，其中，在校正期之前，设置用于驱动所述采样晶体管的信号的下降沿波形或上升沿波形、和/或用于驱动除所述采样晶体管之外的任何其他晶体管的信号的下降沿波形或上升沿波形，使得校正期的时间与所述驱动晶体管的栅极-源极电压减去其阈值电压成反比例。

3.如权利要求2所述显示设备，其中，所述像素电路的每一个还包括被配置为选择性地对所述驱动晶体管供应电流的第一开关晶体管，并且

将所述第一开关晶体管进入传导状态之后直到所述采样晶体管进入非传导状态的时间设置为校正期的时间。

4.如权利要求2所述显示设备，其中，将所述采样晶体管进入传导状态之后直到所述采样晶体管进入非传导状态的时间设置为校正期的时间。

5.如权利要求1所述显示设备，其中，

所述像素电路的每一个还包括连接在所述驱动晶体管的栅极和漏极之间的第二开关晶体管，并且

在校正期之前，设置用于驱动所述第二开关晶体管的信号的上升沿波形或下降沿波形，以使得校正期的时间与所述驱动晶体管的栅极-源极电压减去其阈值电压成反比例。

6.如权利要求5所述显示设备，其中，将所述第二开关晶体管进入传导状态之后直到所述第二开关晶体管进入非传导状态的时间设置为校正期的时间。

7.如权利要求1所述显示设备，其中，

所述像素电路的每一个还包括连接在所述驱动晶体管的栅极和漏极之间的第二开关晶体管、以及连接在用于提供输入信号电压的数据线和所述驱动晶体管的漏极之间的第三开关晶体管，并且

在校正期之前，设置用于驱动所述第三开关晶体管的信号的上升沿波形或下降沿波形，以使得校正期的时间与所述驱动晶体管的栅极-源极电压减去其阈值电压成反比例。

8.如权利要求1所述显示设备，其中，将在所述第三开关晶体管进入传导状态之后直到所述第三开关晶体管进入非传导状态的时间设置为校正期的时间。

9.一种用于显示设备的驱动方法，在显示设备中，多个像素电路以矩阵形式布置，所述多个像素电路中每一个包括电光元件、被配置为驱动所述电光元件的驱动晶体管、被配置为采样和写入输入信号电压的采样晶体管、以及被配置为在显示期中保持所述驱动晶体管栅极-源极电压的电容器，所述方法包括如下步骤：

在所述采样晶体管写入输入信号电压的状态下、在所述电光元件发光之前的校正期中，使所述驱动晶体管的漏极-源极电流负反馈至所述驱动晶体管的栅极输入侧，以消除所述驱动晶体管的漏极-源极电流对迁移率的依赖性，在校正期之前，设置校正期的时间，以便校正期的时间与所述驱动晶体管的栅极-源极电压减去其阈值电压成反比例。

Images