CN100587948C - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN100587948C
CN100587948C CN200610171482A CN200610171482A CN100587948C CN 100587948 C CN100587948 C CN 100587948C CN 200610171482 A CN200610171482 A CN 200610171482A CN 200610171482 A CN200610171482 A CN 200610171482A CN 100587948 C CN100587948 C CN 100587948C
Authority
CN
China
Prior art keywords
capacitor
electrode pad
semiconductor device
substrate
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200610171482A
Other languages
English (en)
Other versions
CN1992251A (zh
Inventor
山日竜二
矢野浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Publication of CN1992251A publication Critical patent/CN1992251A/zh
Application granted granted Critical
Publication of CN100587948C publication Critical patent/CN100587948C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/105—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PIN type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明提供了一种半导体器件。该半导体器件具有电极焊盘、电容器和基板。所述基板具有在其上布置所述电极焊盘和所述电容器的给定区域。所述电极焊盘和所述电容器的电极布置在所述基板上，从而所述电容器的所述电极的至少两个边中的各边与所述电极焊盘的至少两个边中的各边以给定间隔彼此相邻。所述电容器具有另一个连接边，该连接边连接所述电容器的所述电极的所述两个边并面向所述电极焊盘。所述电容器的所述电极具有外角，该外角由所述另一个连接边和该电容器的所述电极的所述两个边形成且大于90度。

Description

半导体器件
技术领域
本发明大体涉及一种具有电极焊盘(electrode pad)和电容器的半导体器件。
背景技术
日本专利申请公报No.2005-129689(以下称为文献1)公开了一种半导体光接收元件，该半导体光接收元件具有其中光电二极管、电阻器、旁路二极管以及电容器集成在InP基板上的结构。在文献1所公开的结构中，可将用作光接收元件所必须的元件集成在InP基板上。而不需要诸如电阻器和电容器的外部部件。
这里，所述电容器用于滤除在电源中产生的高频波成分，并用于抑制器件故障。当电流变化时，在供电线路中传播高频波成分的高频波信号，从而引发器件故障。因此，需要足以滤除高频波成分的大电容的电容器。
然而，在文献1所公开的结构中，如果充分增加电容器的电容，则必须增大半导体光接收器件。
发明内容
本发明提供了一种半导体器件，其中，可增大电容器的电容，而无需增大半导体器件。
根据本发明的一个方面，优选的是，提供一种包括电极焊盘、电容器和基板的半导体器件。所述基板具有在其上布置所述电极焊盘和所述电容器的给定区域。所述电极焊盘和所述电容器的电极布置在所述基板上，从而所述电容器的所述电极的至少两个边中的各边与所述电极焊盘的至少两边中的各边以给定间隔彼此相邻。所述电容器的所述电极具有另一个连接边，该连接边连接所述电容器的所述电极的所述两个边并面向所述电极焊盘。所述电容器的所述电极具有外角，该外角由所述另一个连接边和该电容器的所述电极的所述两个边形成且大于90度。
通过上述结构，可增大所述电容器的向着所述电极焊盘与该电极焊盘相邻的部分。因此可增大所述电容器的面积。并且可增大所述电容器的电容，而无需增大所述半导体器件。
根据本发明的另一方面，优选的是，提供一种包括电极焊盘、电容器和基板的半导体器件。所述基板具有在其上布置所述电极焊盘和所述电容器的给定区域。所述电容器的电极具有另一个连接边，该连接边连接所述电容器的所述电极的大致以直角相交的外侧边并与所述外侧边形成大于90度的内角。所述电容器的所述电极和所述电极焊盘布置在所述基板上，从而使得所述电极焊盘在由所述电容器的所述电极的所述外侧边的延长线布置成的内部区域的一部分中面向所述另一个连接边。
通过上述结构，可增大所述电容器的向着所述电极焊盘与该电极焊盘相邻的部分。因此可增大所述电容器的面积。并且可增大所述电容器的电容，而无需增大所述半导体器件。
根据本发明的另一方面，优选的是，提供一种包括电极焊盘、电容器和基板的半导体器件。所述基板具有在其上布置所述电极焊盘和所述电容器的给定区域。所述电极焊盘和所述电容器的电极布置在所述基板上，从而所述电容器的所述电极的至少两个边中的各边与所述电极焊盘的至少两个边中的各边以给定间隔彼此相邻。所述电容器的所述电极具有另一个连接边，该连接边连接所述电容器的所述电极的所述两个边并面向由所述电容器的所述电极的大致以直角相交的外侧边的延长线所形成的内角部。所述另一个连接边向着所述电容器凹入。
通过上述结构，可增大所述电容器的向着所述电极焊盘与该电极焊盘相邻的部分。因此可增大所述电容器的面积。并且可增大所述电容器的电容，而无需增大所述半导体器件。
根据本发明的另一方面，优选的是，提供一种包括电极焊盘、电容器和基板的半导体器件。所述基板具有在其上布置所述电极焊盘和所述电容器的给定区域。所述电容器的电极具有另一个连接边，该连接边连接所述电容器的所述电极的大致以直角相交的外侧边并面向由所述外侧边的延长线形成的内角部。所述另一个连接边向着所述电容器凹入。所述电容器的所述电极和所述电极焊盘布置在所述基板上，从而使得所述电极焊盘在由所述外边的延长线布置成的内部区域的一部分中面向所述另一个连接边。
通过上述结构，可增大所述电容器的向着所述电极焊盘与该电极焊盘相邻的部分。因此可增大所述电容器的面积。并且可增大所述电容器的电容，而无需增大所述半导体器件。
根据本发明的另一方面，优选的是，提供一种包括电极焊盘、电容器和基板的半导体器件。所述电容器具有第一电容器区域和第二电容器区域。所述第二电容器区域布置在所述第一电容器区域上。所述基板具有在其上布置所述电极焊盘和所述电容器的给定区域。所述第二电容器区域以给定间隔与所述电极焊盘相邻。与所述第二电容器区域相比，所述第一电容器区域向着所述电极焊盘延伸。
通过上述结构，可增大所述第一电容器区域的电容。因此可增大所述电容器的电容，而无需增大所述半导体器件。
附图说明
将参照附图详细描述本发明的优选实施例，其中：
图1A和图1B表示根据本发明第一实施例的光学半导体器件；
图2A至图2D表示电极焊盘和电容器的形状细节；
图3表示光学半导体器件的示意性剖视图；
图4A至图4D表示用于说明在光学半导体器件中电极焊盘与电容器之间的尺寸关系的示例的剖视图；
图5表示光学半导体器件的另一布置图；
图6A和图6B表示根据本发明第二实施例的光学半导体器件；
图7表示根据第三实施例的光学半导体器件的俯视图；
图8A至图8C表示电极焊盘和电容器的形状细节；
图9表示根据本发明第四实施例的光学半导体器件的俯视图；以及
图10A和图10B表示根据第五实施例的电子器件。
具体实施方式
以下将参照附图给出对本发明实施例的描述。
(第一实施例)
图1A和图1B表示根据本发明第一实施例的光学半导体器件100。图1A表示该光学半导体器件100的俯视图。图1B表示该光学半导体器件100的电路图。如图1A所示，该光学半导体器件100包括布置在基板10上的布置区域11中的光电二极管20、电阻器30和40、电极焊盘51至54以及电容器60。
基板10例如为边长大约440μm的方形片。基板10由诸如InP的半绝缘材料构成。光电二极管20为光接收直径约为30μm至100μm的PIN光电二极管。光电二极管20布置在基板10上的中央区域内。光电二极管20可为雪崩光电二极管(APD)。
电阻器30和40用于减少诸如高频波的反射波、过冲或下冲的噪声，这种噪声会引起器件故障。电阻器30连接电极焊盘54和电容器60。电阻器40连接电极焊盘52和电极焊盘53。电阻器30的电阻例如为50Ω。电阻器40的电阻例如为30Ω。
电极焊盘51至54中的各电极焊盘布置在布置区域11的各角部上。电极焊盘51通过线62连接到电容器60上。光电二极管20通过线61连接到电极焊盘53上。电容器60布置成在布置区域11(除了光电二极管20、电阻器30和40以及线61和62的区域之外)内与电极焊盘51至54以给定间隔相邻。这些元件和电极焊盘如上所述那样连接。并且在图1B中示出了电路结构。
图2A至图2D表示电极焊盘51至54以及电容器60的形状细节。在图2A至图2D中，将给出电极焊盘51的形状以及电容器60在电极焊盘51周围的部分的形状的描述。并且简化了说明。电极焊盘51布置成其两边位于布置区域11的角部处，并且面向基板10的角部。
在该实施例中，电极焊盘51布置成其角部51a与基板10布置有电极焊盘51的角部平行。因而可最大地增大电极焊盘51朝向布置有该电极焊盘51的角部的面积。因此，可容易地将结合线连接到电极焊盘51上。并且可从形成角部51a的两边的两个方向将该结合线连接到电极焊盘51上。因此，增加了将所述结合线连接到电极焊盘51上的方向的自由度。在本实施例中，电极焊盘51形成角部51a的所述两边中的各边约为90μm。
切掉与角部51a相对的角部的至少一部分。即，电极焊盘51具有与角部51a相对的区域51b朝向角部51a收缩的形状。在此情形下，可扩大面向电极焊盘51的电容器60朝向电极焊盘51的面向部分。因此，电极焊盘51具有足够的面积，从而可增大电容器60的面积。并且，如果电容器60和电极焊盘51在该电容器60和电极焊盘51相邻的区域处以给定的恒定间隔彼此相邻，则可增大电容器60的面积。
如在电极焊盘51的情况中那样，电极焊盘52至54中的各电极焊盘布置在布置区域11的其它各角部处。在本实施例中，可将电容器60的电容增加到约100pF。将给出对电极焊盘51的示例的描述。
如图2A所示，区域51b可具有修圆形状。在此情形下，电容器60的两边通过向着该电容器60凹入的弯曲边而彼此连接，所述两边面向电极焊盘51并以直角彼此相交。如图2B所示，区域51b可具有圆弧形状，并且可具有弯曲形状，从而沿与角部51a相反的方向突出。在此情况下，电容器60面向电极焊盘51的周边向着电容器60凹入。
如图2C所示，区域51b可具有多边形形状，并且可具有该区域51b向着角部51a收缩的形状。在图2C的情况下，电容器60和电极焊盘51彼此相邻，从而电极焊盘51的三个连续边以给定间隔与电容器60的三个连续边相邻。电容器60在该电容器60的三个边中的两个边之间的外角大于90度。如图2D所示，区域51b可具有三角形形状，该三角形形状与角部51a相对侧的区域被切掉了。在此情形下，电容器60的两个边通过与这两个边形成大于90度的内角的边而彼此连接，所述两个边形成面向电极焊盘51的角部。
在电极焊盘51具有上述形状时，电极焊盘51具有足够的连接结合焊盘(bonding pad)的区域，从而可增大电容器60的电容，而无需增大光学半导体器件100。并且不必将光学半导体器件100连接到外部电阻器和外部电容器上。因此，可提高光学半导体器件100的封装密度。
图3表示光学半导体器件100的示意性剖视图。将参照图3给出对光学半导体器件100的层叠结构的描述。光电二极管20具有这样的结构，即，其中，n型InGaAs层71、i型InGaAs层72、p型InGaAs层73、p型InGaAs层74、i型InP层75以及防反射SiON层76依次层叠在基板10上。欧姆电极77以及电极78从p型InGaAs层74的一部分向上通过。
n型InGaAs层71的厚度约为600nm。i型InGaAs层72的厚度约为2,700nm。p型InGaAs层73的厚度为100nm。p型InGaAs层74的厚度约为200nm。i型InP层75的厚度约为500nm。防反射SiON层76的厚度约为200nm。
电容器60具有这样的结构，其中，SiN层79、金属层80、SiN层81和金属层82依次层叠在n型InGaAs层71上，金属层80由100nm的Ti/80nm的Pt/130nm的Au构成，金属层82由100nm的Ti/80nm的Pt/130nm的Au构成。即，电容器60具有金属-绝缘体-半导体(MIS)电容器和金属-绝缘体-金属(MIM)电容器层叠的结构。SiN层79和81的厚度约为70nm。
如上所述，n型InGaAs层71的一部分为光电二极管20的n型半导体层，而n型InGaAs层71的另一部分为电容器60的半导体层。在此情况下，可在同一过程中形成光电二极管20的n型半导体层和电容器60的半导体层。从而可降低光学半导体器件100的制造成本。并且与光电二极管20的n型半导体层和电容器60的半导体层单独形成的情况相比，可减小光学半导体器件100的尺寸。
光电二极管20的p型半导体层以及电容器60的半导体层可以是半导体层的一部分。在采用雪崩光电二极管作为光电二极管20的情况下，该雪崩光电二极管的半导体层以及电容器60的半导体层可以是半导体层的一部分。
电阻器30和40具有在基板10上层叠SiN层83和由NiCrSi构成的电阻器层84的结构。防反射SiON层76覆盖光学半导体器件100的整个表面。电极焊盘51为由层叠在金属层80的一部分上的Ti/Pt/Au构成的电极85。在SiN层81与防反射SiON层76之间设有用于接触的SiON层86。SiON层86的厚度约为170nm。
接着，将给出对制造光学半导体器件100的方法的描述。在基板10上依次层叠含有1×1018cm-3的Si的n型InGaAs层、特地不掺杂的i型InGaAs层、含有1×1018cm-3的Zn的p型InGaAs层以及含有1.5×1019cm-3的Zn的p型InGaAs层。通过诸如金属组织气相外延(MOVPE)的方法形成这些层。
接着，通过采用硫磺酸的蚀刻处理来除去上述这些层(除了i型InGaAs层72、p型InGaAs层73和p型InGaAs层74的将要形成光电二极管20的区域和n型InGaAs层71的将要形成光电二极管20和电容器60的区域之外)。然后，生长i型InP层75以覆盖i型InGaAs层72、p型InGaAs层73和p型InGaAs层74。
接着，通过磷酸蚀刻处理和乙酸蚀刻处理来除去n型InGaAs层的区域以及基板的将要形成电阻器30和40的部分。之后，重复层形成处理和蚀刻处理。并且依次形成SiN层83、欧姆电极77、SiN层79、电阻器层84、金属层80、SiN层81、金属层82、用于接触的SiON层86、电极85和防反射SiON层76。通过上述处理来制造光学半导体器件100。
图4A至图4D表示用于说明在光学半导体器件100中电极焊盘51至54与电容器60之间的尺寸关系的示例的剖视图。如图4A所示，电容器60可以不设置在电极焊盘51至54之下。在此情况下，可降低从电极焊盘51至54到电容器60的效果。电极焊盘51和电容器60由于电极焊盘51和金属层82通过线62的连接而连接。如图4B所示，n型InGaAs层71、SiN层79和金属层80可延伸到电极焊盘51下方。在此情形下，增加了包括在电容器60中的MIS电容器的电容。因此可增加电容器60的电容。
如图4C所示，n型InGaAs层71、SiN层79、金属层80、SiN层81以及金属层82可延伸到电极焊盘51下方。在此情况下，增加了包括在电容器60中的MIS电容器和MIM电容器的电容。因此可增加电容器60的电容。
如图4D所示，金属层82的分开部分可用于电极焊盘52至54，而金属层82的一部分可用于电极焊盘51。n型InGaAs层71、SiN层79以及金属层80可延伸到电极焊盘52至54下方。
在此情形下，可在金属层82的形成处理时形成电极焊盘51至54。因此，可缩短光学半导体器件100的制造处理。并且可降低光学半导体器件100的制造成本。在电极焊盘51侧，增加了包括在电容器60内的MIS电容器和MIM的电容器的电容。在电极焊盘52至54侧，增加了包括在电容器60中的MIS电容器的电容。因此可增加电容器60的电容。
图5表示光学半导体器件100的另一布局。如图5所示，可沿电极焊盘53与光电二极管20之间的最短线路布置线61。在此情况下，可最大地利用基板10除了光电二极管20、电阻器30和40以及线61和62之外的区域，从而可增大电容器60的面积。
在本实施例中，电容器60的MIS电容器对应于第一电容器区域。电容器60的MIM电容器对应于第二电容器区域。光电二极管20对应于光接收元件。
(第二实施例)
图6A和图6B表示根据本发明第二实施例的光学半导体器件100a。图6A表示光学半导体器件100a的俯视图。图6B表示该光学半导体器件100a的电路图。如图6A所示，在该光学半导体器件100a中，没有设置电极焊盘52，从而增大了电容器60的面积。
如图6A所示，电极焊盘53和光电二极管20通过电阻器40及线61而彼此连接。电容器60占据了在光学半导体器件100中电极焊盘52所布置的区域。因此，可最大地利用基板10的面积，从而可增大电容器60。在本实施例中，电容器60的电容约为123pF。元件和电极焊盘如上所述的那样连接。并且在图6B中示出了电路结构。
在设置三个电极焊盘的情况下，当电极焊盘51、53和54具有图2A至图2D所示出的形状时，可增大电容器60的面积。因此，可增大电容器60的电容，而无需增大光学半导体器件100a。
(第三实施例)
接着，将给出对根据本发明第三实施例的光学半导体器件100b的描述。图7表示光学半导体器件100b的俯视图。如图7所示，光学半导体器件100b与光学半导体器件100的不同之处在于电极焊盘51至54的布置和形状。电极焊盘51至54中的各电极焊盘都布置在布置区域11的各侧部的中央区域处。与光学半导体器件100的情形类似，元件和电极焊盘彼此连接。在布置区域11(除了光电二极管20、电阻器30和40以及线61和62之外)中，电容器60布置成以给定间隔与电极焊盘51至54相邻。
图8A至图8C表示电极焊盘51至54以及电容器60的形状细节。在图8A至图8C中，将描述电极焊盘51的形状以及电容器60在电极焊盘51周围的部分的形状。并且简化了说明。电极焊盘51布置成在布置区域11的侧部分处，电极焊盘51的一边面向基板10的一边。在本实施例中，电极焊盘51布置成电极焊盘51的一边51c与基板10的其上布置有电极焊盘51的一边平行。因而可最大地增大电极焊盘51朝向基板10的布置有电极焊盘51的边的面积。因此，可容易地将结合线连接到电极焊盘51上。在本实施例中，边51c的长度约为90μm。
这里，在电极焊盘51中，与边51c相对的两个角部区域分别称为区域51d和区域51e。电极焊盘51与边51c相对的区域具有矩形形状，该矩形形状与边51c相对的一个角部的至少一部分被切掉。即，区域51d和区域51e中的至少一个区域向着电极焊盘51的内侧收缩。在此情形下，可增大电容器60的向着电极焊盘51面对该电极焊盘51的面对部分。因此，电极焊盘51具有足够的面积，从而可增大电容器60的面积。
与电极焊盘51类似，电极焊盘52至54布置在布置区域11的其它侧部的各侧部处。电极焊盘52至54具有与电极焊盘51相同的形状。在本实施例中，可将电容器60的电容增加到125pF。以下描述电极焊盘51的示例。
如图8A所示，区域51d以及区域51e可具有修圆形状。如图8B所示，区域51d以及区域51e都可具有圆弧形状，并可具有弯曲形状从而沿与边51c相对的方向突出。如图8C所示，区域51d以及区域51e可具有角部被切掉的矩形形状。当电极焊盘51具有上述形状时，电极焊盘51具有足够的连接结合焊盘的面积，从而可增大电容器60的电容，而无需增大光学半导体器件100b。并且不必将光学半导体器件100b连接到外部电阻器和外部电容器上。因此，提高了光学半导体器件100b的封装密度。
在本实施例中，电容器60的MIS电容器和MIM电容器可延伸到电极焊盘51下方，并且电容器60的MIS电容器可延伸到电极焊盘52至54下方。
(第四实施例)
图9表示根据本发明第四实施例的光学半导体器件100c的俯视图。如上所述，在第一和第二实施例中，各电极焊盘布置在布置区域11的各角部处。在第三实施例中，各电极焊盘布置在布置区域11的各侧部处。在第四实施例中，至少一个电极焊盘布置在布置区域11的角部处，并且至少一个电极焊盘布置在布置区域11的侧部处。以下描述细节。
如图9所示，光学半导体器件100c与光学半导体器件100的不同之处在于电极焊盘53和54的布置。在该光学半导体器件100c中，电极焊盘53布置在布置区域11的相对于在图1中布置电极焊盘53的角部位于电极焊盘52侧的侧部上。电极焊盘54布置在布置区域11的相对于在图1中布置电极焊盘54的角部位于电极焊盘51侧的侧部上。与光学半导体器件100的情况一样，各元件都连接到各电极焊盘上。电容器60布置成在基板10(除了布置光电二极管20、电阻器30和40以及线61的区域之外)上与基板10上的电极焊盘51至54以给定间隔相邻。
如上所述，在各电极焊盘布置在基板10的角部和侧部处的情况下，如果电极焊盘51至54具有图2A至图2D或图8A至图8C所示的形状，则可增大电容器60的面积。因此，电极焊盘51至54具有足够的连接结合焊盘的面积，并且可增大电容器60的电容，而无需增大光学半导体器件100c。电极焊盘51至54中的每个电极焊盘都可布置在布置区域11的每个角部和侧部处。
在本实施例中，电容器60的MIS电容器和MIM电容器可延伸到电极焊盘51下方，并且电容器60的MIS电容器可延伸到电极焊盘52至54下方。
(第五实施例)
接着，将给出对根据本发明第五实施例的电子器件200的描述。图10A和图10B表示电子器件200。图10A表示电子器件200的俯视图。图10B表示电子器件200的电路图。如图10A所示，电子器件200具有这样的结构，即，其中电阻器202、电极焊盘203至205以及电容器206布置在基板201上的布置区域210中。
基板201由与基板10相同的材料构成，并具有与基板10相同的形状。电阻器202连接电极焊盘204和电极焊盘205。电阻器202的电阻例如约50Ω。电极焊盘203至电极焊盘205中的各电极焊盘布置在布置区域210的各角部处。线207连接电极焊盘203和电容器206。线208连接电极焊盘205和电容器206。
电容器206布置成在布置区域210(除了电阻器202、电极焊盘203至205以及线207和208的区域之外)中与电极焊盘203至电极焊盘205以给定间隔相邻。元件和电极焊盘如上所述那样连接。并且在图10B中示出了电路结构。在不设置光电二极管的情况下，电子器件200的层叠结构与光学半导体器件100的层叠结构相同。
电极焊盘203至205具有在图2A至2D中所示的形状。从而可增大电容器206的面积。电容器206具有足够的连接结合焊盘的区域，从而可增大电容器60的电容，而不增大电子器件200。并且不必将电子器件200连接到外部电阻器和外部电容器上。因此，提高了电子器件200的封装密度。
电极焊盘203至205可布置在布置区域210的侧部处，并且可具有在图8A至图8C中所示的形状。电容器与电极焊盘之间在平面上的布置关系不限于以上实施例。在此情况下，电容器和电极焊盘可具有在图2A至图2D以及图8A至图8C中所示的形状。在该实施例中，电容器206的MIS电容器和MIM电容器可延伸到电极焊盘203下方，并且电容器206的MIS电容器可延伸到电极焊盘204和205下方。
尽管以上描述构成了本发明的优选实施例，但应理解，在不偏离所附权利要求的正当范围和合理意义的情况下，本发明可进行修改、改变和变化。
本发明基于2005年12月28日提交的日本专利申请No.2005-379661，这里通过引用结合其全部公开内容。

Claims (24)

1、一种半导体器件，该半导体器件包括：
电极焊盘；
电容器；以及
基板，该基板具有在其上布置所述电极焊盘和所述电容器的给定区域，
所述电容器的电极和所述电极焊盘布置在所述基板上，从而所述电容器的所述电极的至少两个边中的各边与所述电极焊盘的至少两个边中的各边以给定间隔彼此相邻，
所述电容器的所述电极具有另一个连接边，该连接边连接所述电容器的所述电极的所述两个边并面向所述电极焊盘，
所述电容器的所述电极具有外角，该外角由所述电容器的所述电极的所述另一个连接边和所述电容器的所述电极的所述两个边形成并且大于90度。
2、根据权利要求1所述的半导体器件，其特征在于，所述电容器具有MIS电容器和MIM电容器层叠的结构。
3、根据权利要求1所述的半导体器件，其特征在于：
所述电容器具有第一电容器区域和第二电容器区域，
所述第二电容器区域布置在所述第一电容器区域上；
与所述第二电容器区域相比，所述第一电容器区域向着所述电极焊盘延伸；并且
所述电极焊盘布置成与所述第一电容器区域部分重叠。
4、根据权利要求1所述的半导体器件，其特征在于，该半导体器件还包括光接收元件，
其中：
所述光接收元件的接收面布置在所述基板的中央区域中；并且
所述电极焊盘布置在所述基板的四个角部中的一个角部处。
5、根据权利要求4所述的半导体器件，其特征在于，所述光接收元件为雪崩光电二极管或PIN光电二极管。
6、根据权利要求1所述的半导体器件，其特征在于，该半导体器件还包括设置在所述基板上的电阻器。
7、一种半导体器件，该半导体器件包括：
电极焊盘；
电容器；以及
基板，该基板具有在其上布置所述电极焊盘和所述电容器的给定区域，
所述电容器的电极具有另一个连接边，该连接边连接所述电容器的所述电极的大致以直角相交的外侧边并与所述外侧边形成大于90度的内角，
所述电容器的所述电极和所述电极焊盘布置在所述基板上，从而使得所述电极焊盘在由所述电容器的所述电极的所述外侧边的延长线布置成的内部区域的一部分中面向所述另一个连接边。
8、根据权利要求7所述的半导体器件，其特征在于，所述电容器具有MIS电容器和MIM电容器层叠的结构。
9、根据权利要求7所述的半导体器件，其特征在于：
所述电容器具有第一电容器区域和第二电容器区域，
所述第二电容器区域布置在所述第一电容器区域上；
与所述第二电容器区域相比，所述第一电容器区域向着所述电极焊盘延伸；并且
所述电极焊盘布置成与所述第一电容器区域部分重叠。
10、根据权利要求7所述的半导体器件，其特征在于，该半导体器件还包括光接收元件，
其中：
所述光接收元件的接收面布置在所述基板的中央区域中；并且
所述电极焊盘布置在所述基板的四个角部中的一个角部处。
11、根据权利要求10所述的半导体器件，其特征在于，所述光接收元件为雪崩光电二极管或PIN光电二极管。
12、根据权利要求7所述的半导体器件，其特征在于，该半导体器件还包括设置在所述基板上的电阻器。
13、一种半导体器件，该半导体器件包括：
电极焊盘；
电容器；以及
基板，该基板具有在其上布置所述电极焊盘和所述电容器的给定区域，
所述电极焊盘和所述电容器的电极布置在所述基板上，从而所述电容器的所述电极的至少两个边中的各边与所述电极焊盘的至少两个边中的各边以给定间隔彼此相邻，
所述电容器的所述电极具有另一个连接边，该连接边连接所述电容器的所述电极的所述两个边并面向由所述电容器的所述电极的大致以直角相交的外侧边的延长线而形成的内角部，
所述另一个连接边向着所述电容器凹入。
14、根据权利要求13所述的半导体器件，其特征在于，所述电容器具有MIS电容器和MIM电容器层叠的结构。
15、根据权利要求13所述的半导体器件，其特征在于：
所述电容器具有第一电容器区域和第二电容器区域，
所述第二电容器区域布置在所述第一电容器区域上；
与所述第二电容器区域相比，所述第一电容器区域向着所述电极焊盘延伸，并且
所述电极焊盘布置成与所述第一电容器区域部分重叠。
16、根据权利要求13所述的半导体器件，其特征在于，该半导体器件还包括光接收元件，
其中：
所述光接收元件的接收面布置在所述基板的中央区域中；并且
所述电极焊盘布置在所述基板的四个角部中的一个角部处。
17、根据权利要求16所述的半导体器件，其特征在于，所述光接收元件为雪崩光电二极管或PIN光电二极管。
18、根据权利要求13所述的半导体器件，其特征在于，该半导体器件还包括设置在所述基板上的电阻器。
19、一种半导体器件，该半导体器件包括：
电极焊盘；
电容器；以及
基板，该基板具有在其上布置所述电极焊盘和所述电容器的给定区域，
所述电容器的电极具有另一个连接边，该连接边连接所述电容器的所述电极的大致以直角相交的外侧边并面向由所述外侧边的延长线形成的内角部，
所述另一个连接边向着所述电容器凹入，
所述电容器的所述电极和所述电极焊盘布置在所述基板上，从而使得所述电极焊盘在由所述外侧边的延长线布置成的内部区域的一部分中面向所述另一个连接边。
20、根据权利要求19所述的半导体器件，其特征在于，所述电容器具有MIS电容器和MIM电容器层叠的结构。
21、根据权利要求19所述的半导体器件，其特征在于：
所述电容器具有第一电容器区域和第二电容器区域，
所述第二电容器区域布置在所述第一电容器区域上；
与所述第二电容器区域相比，所述第一电容器区域向着所述电极焊盘延伸，并且
所述电极焊盘布置成与所述第一电容器区域部分重叠。
22、根据权利要求19所述的半导体器件，其特征在于，该半导体器件还包括光接收元件，
其中：
所述光接收元件的接收面布置在所述基板的中央区域中；并且
所述电极焊盘布置在所述基板的四个角部中的一个角部处。
23、根据权利要求22所述的半导体器件，其特征在于，所述光接收元件为雪崩光电二极管或PIN光电二极管。
24、根据权利要求19所述的半导体器件，其特征在于，该半导体器件还包括设置在所述基板上的电阻器。
CN200610171482A 2005-12-28 2006-12-28 半导体器件 Expired - Fee Related CN100587948C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005379661A JP5052007B2 (ja) 2005-12-28 2005-12-28 半導体装置
JP2005379661 2005-12-28

Publications (2)

Publication Number Publication Date
CN1992251A CN1992251A (zh) 2007-07-04
CN100587948C true CN100587948C (zh) 2010-02-03

Family

ID=38192635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610171482A Expired - Fee Related CN100587948C (zh) 2005-12-28 2006-12-28 半导体器件

Country Status (3)

Country Link
US (2) US7332758B2 (zh)
JP (1) JP5052007B2 (zh)
CN (1) CN100587948C (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5197930B2 (ja) * 2006-06-30 2013-05-15 住友電工デバイス・イノベーション株式会社 半導体受光素子の製造方法
US7919860B2 (en) * 2007-08-27 2011-04-05 Texas Instruments Incorporated Semiconductor device having wafer level chip scale packaging substrate decoupling
JP5401817B2 (ja) * 2008-03-25 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP5474662B2 (ja) * 2010-05-27 2014-04-16 住友電工デバイス・イノベーション株式会社 半導体受光素子
US9117740B2 (en) 2010-08-27 2015-08-25 National University Corporation NARA Institute of Science and Technology SiC semiconductor element
JP5734784B2 (ja) 2011-08-05 2015-06-17 株式会社東芝 光結合装置
JP2013115371A (ja) 2011-11-30 2013-06-10 Sumitomo Electric Device Innovations Inc 容量素子
JP5920128B2 (ja) 2012-09-07 2016-05-18 住友電気工業株式会社 光導波路型受光素子の製造方法および光導波路型受光素子
KR102037866B1 (ko) * 2013-02-05 2019-10-29 삼성전자주식회사 전자장치
JP6094268B2 (ja) 2013-03-04 2017-03-15 住友電気工業株式会社 半導体集積受光デバイス
JP6330549B2 (ja) 2014-07-25 2018-05-30 住友電気工業株式会社 光半導体素子およびその製造方法
USD760230S1 (en) * 2014-09-16 2016-06-28 Daishinku Corporation Piezoelectric vibration device
CN106981542A (zh) * 2017-03-29 2017-07-25 武汉京邦科技有限公司 一种半导体光电倍增器件的制造方法
KR102668436B1 (ko) 2021-11-08 2024-05-24 (주)위드멤스 트렌치 커패시터 및 이의 제조 방법
CN114362119B (zh) * 2022-01-04 2024-05-14 武汉电信器件有限公司 一种apd保护电路结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5698859A (en) * 1980-01-07 1981-08-08 Mitsubishi Electric Corp Solid-state electronic device
EP0093818A1 (de) * 1982-05-07 1983-11-16 Deutsche ITT Industries GmbH Monolithisch integrierte Schaltung mit integrierten Kondensatoren
JPS63186448A (ja) * 1987-01-28 1988-08-02 Mitsubishi Electric Corp 半導体装置
JPH0758294A (ja) * 1993-08-19 1995-03-03 Kawasaki Steel Corp 半導体集積回路チップ
JP4136009B2 (ja) * 1995-02-02 2008-08-20 住友電気工業株式会社 ｐｉｎ型受光素子、およびｐｉｎ型受光素子の製造方法
JPH0936305A (ja) * 1995-07-20 1997-02-07 Rohm Co Ltd ダイオードとコンデンサとを備えたチップ型複合素子の構造
US6902981B2 (en) * 2002-10-10 2005-06-07 Chartered Semiconductor Manufacturing Ltd Structure and process for a capacitor and other devices
JP2005129689A (ja) 2003-10-23 2005-05-19 Sumitomo Electric Ind Ltd 半導体受光素子及び光受信モジュール
WO2005083790A1 (ja) * 2004-02-27 2005-09-09 Texas Instruments Japan Limited 固体撮像装置、ラインセンサ、光センサおよび固体撮像装置の動作方法
KR100672993B1 (ko) * 2005-01-19 2007-01-24 삼성전자주식회사 자가 승압 기능을 갖는 이미지 센서, 자가 승압 방법 및상기 이미지 센서 형성 방법
JP4911445B2 (ja) * 2005-06-29 2012-04-04 富士フイルム株式会社 有機と無機のハイブリッド光電変換素子

Also Published As

Publication number Publication date
US20080135961A1 (en) 2008-06-12
US20070145527A1 (en) 2007-06-28
JP5052007B2 (ja) 2012-10-17
US7692227B2 (en) 2010-04-06
US7332758B2 (en) 2008-02-19
CN1992251A (zh) 2007-07-04
JP2007180425A (ja) 2007-07-12

Similar Documents

Publication Publication Date Title
CN100587948C (zh) 半导体器件
CN100477291C (zh) 半导体光检测元件及其制造方法
US9163984B2 (en) Spectroscopic sensor and angle limiting filter
EP1880417A2 (fr) Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
EP1312116A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions
US20110233388A1 (en) Spectrum sensor and angle restriction filter
US20140225216A1 (en) Photodetector
FR3007403A1 (fr) Procede de realisation d'un dispositif microelectronique mecaniquement autonome
EP4092730A2 (fr) Fabrication de puces électroniques
EP2747528B1 (fr) Dispositif d'interconnexion pour circuits électroniques, notamment des circuits électroniques hyperfrequence
EP2161238B1 (fr) Structure tridimensionnelle très haute densité
FR2947392A1 (fr) Procede de raccordement electrique de deux organes entre eux
EP4141915A1 (fr) Procédé de fabrication d'une puce électronique encapsulée à l'échelle de la puce ainsi que le dispositif correspondant
FR2961345A1 (fr) Circuit integre passif
WO2004100063A1 (fr) Procede de fabrication d'un inlet prelamine
EP3417481B1 (fr) Procede d'interconnexion dans un module electronique 3d
WO2019193892A1 (ja) 光半導体素子
EP3232471A1 (fr) Système électronique pourvu d'une pluralité de fonctions électroniques interconnectées
FR2496341A1 (fr) Composant d'interconnexion topologique
CN117241617A (zh) 电子零件及其制造方法
WO2012004249A1 (fr) Composant electronique en boîtier ceramique
TW202147531A (zh) 使用盲孔的貫穿中介物接地
FR3127632A1 (fr) Circuit intégré à puces superposées et connexion capacitive
FR3002814A1 (fr) Dispositif d'interconnexion pour circuits electroniques par fils paralleles couples, et procede et outillage y relatifs
CN116261786A (zh) 摄像装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100203

Termination date: 20161228

CF01 Termination of patent right due to non-payment of annual fee