CN106981542A - 一种半导体光电倍增器件的制造方法 - Google Patents

一种半导体光电倍增器件的制造方法 Download PDF

Info

Publication number
CN106981542A
CN106981542A CN201710198777.7A CN201710198777A CN106981542A CN 106981542 A CN106981542 A CN 106981542A CN 201710198777 A CN201710198777 A CN 201710198777A CN 106981542 A CN106981542 A CN 106981542A
Authority
CN
China
Prior art keywords
layer
metal
manufacture method
semiconductor optoelectronic
photodiode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710198777.7A
Other languages
English (en)
Inventor
徐青
杨健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Joinbon Technology Co Ltd
Original Assignee
Wuhan Joinbon Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Joinbon Technology Co Ltd filed Critical Wuhan Joinbon Technology Co Ltd
Priority to CN201710198777.7A priority Critical patent/CN106981542A/zh
Publication of CN106981542A publication Critical patent/CN106981542A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明涉及光电子和微电子制造领域，特别是涉及一种用于光子探测的半导体光电倍增器件的制造方法。本发明通过外延、淀积、刻蚀、介质槽填充等工艺步骤，形成了一种具有透明电容结构的半导体光电倍增器件，透明电容结构位于器件的光敏区上方，在不降低器件填充因子的前提下保证了器件具有较高的光吸收率，同时降低了器件的整体电容。本发明的制造方法具有与CMOS工艺相兼容、工艺简单、成本低的优点。由本发明所制造的半导体光电倍增器件，不仅具有较高的探测效率，而且具有较高的光电信号转换速度，可以大大提高基于半导体光电倍增器的应用系统的时间分辨率。

Description

一种半导体光电倍增器件的制造方法
技术领域
本发明涉及光电子和微电子制造领域，特别是涉及一种用于光子探测的半导体光电倍增器件的制造方法。
背景技术
半导体光电倍增器是一种利用半导体雪崩倍增机制对光子进行探测的新型半导体器件。它是由多个探测单元并联排列而成的阵列式探测结构，所有的探测单元共用一个电极用作信号的输出，其探测单元由工作在盖革模式下的雪崩光电二极管串联淬灭电阻组成。当光子入射到二极管中被吸收后,便会在雪崩光电二极管的光敏区内产生电子-空穴对。由于雪崩光电二极管的光敏区内存在较高的电场，漂移的电子会通过雪崩倍增的方式在这个高电场中产生大量电子-空穴对，最终导致击穿形成大电流。与雪崩光电二极管串联的淬灭电阻位于二极管附近，它会抑制雪崩光电二极管的雪崩倍增过程并使它逐渐减弱停止。这样，探测单元便对入射光子发生响应，并最终产生出模拟脉冲信号。各探测单元产生的模拟脉冲响应信号叠加后经半导体光电倍增器的信号端输出。相比于传统的真空电子管探测技术，半导体光电倍增器具有诸多优异特性如高内部增益、单光子响应能力和高速时间响应特性，低工作电压以及绝佳的磁场兼容性和良好的机械性能，使其广泛应用于核医学、分析检测、工业监测、国土安全等国民经济的诸多领域，是未来光电探测器的发展方向，具有巨大的应用前景。
在半导体光电倍增器件的应用选型中,器件的探测效率和时间特性是两个需要特别考虑的重要性能参数。探测效率是指光子入射到光电探测器上，经光电探测器的吸收、转化和放大，并最终输出有效的电学信号的概率，通常以探测器探测得到的光子数目与入射的总光子数目之间的比值来表示，它反映了探测器对入射光子的敏感程度。对于半导体光电倍增器而言，探测效率主要与半导体材料的量子效率、发生雪崩倍增的概率以及器件的填充因子有关。半导体光电倍增器的时间特性由两个时间常数来定义，即模拟脉冲信号的上升时间和恢复时间。上升时间定义为雪崩光电二极管结电容的放电时间，通常在几百皮秒至几纳秒量级；恢复时间定义为通过外部电路、淬灭电阻向雪崩光电二极管结电容充电的时间，根据雪崩光电二极管尺寸及淬灭电阻的大小不同通常在几十至几百纳秒量级。半导体光电倍增器输出的模拟脉冲的时间特性对其应用系统的时间分辨率有较大的影响，较长的上升时间和恢复时间，会导致较差的时间分辨率。在半导体光电倍增器的应用领域如激光测距、时间飞行正电子发射断层成像等系统中，光电信号的转换速度非常重要。而较长的上升时间和恢复时间会严重减缓光电信号的转换速度，给半导体光电倍增器在需要快速输出的应用领域带来巨大的限制。
通常，改善半导体光电倍增器的时间特性的方法是降低雪崩光电二极管的结电容，但需要对二极管的结构及掺杂进行重新的优化设计，这无疑增加了设计的成本，且存在较大的设计风险。一种可行的方案是，采用串联电容的方式来降低探测单元的总体电容，但串联的电容会占据额外的探测面积，使器件的填充因子减小，进而降低器件的探测效率。因此，设计一种简单的实现方式来改善半导体光电倍增器的时间特性，并保证其较高的探测效率，对半导体光电倍增器的发展具有重要意义。
发明内容
本发明旨在解决以上技术问题，而提供一种新型半导体光电倍增器件的制造方法，用以改善半导体光电倍增器件的时间特性，并同时保持其较高的探测效率。为实现上述目的，本发明提供如下技术方案：
一种半导体光电倍增器件的制造方法，其特征在于，包括如下步骤：
第一步，提供半导体晶圆，所述半导体晶圆自下而上依次包括衬底层和外延层；
第二步，采用标准CMOS工艺，在所述外延层上依次形成N(N大于等于2)个光电二极管和N个多晶硅电阻，所述每一个光电二极管分别与一个多晶硅电阻通过第一金属层互连，并引出N个第一互连端；所述每一个光电二极管未与多晶硅电阻相连的一端之间通过第一金属层互连，并引出第二互连端；所述每一个多晶硅电阻未与光电二极管相连的一端之间通过第一金属层互连，并引出第三互连端；所述第一金属层与光电二极管的光敏区没有交叠；所述多晶硅电阻与光电二极管的光敏区没有交叠；
第三步，在所述第一金属层上，通过淀积工艺形成第二透明介质层；
第四步，通过刻蚀工艺，在所述第二透明介质层中刻蚀形成第一通孔，并在第一通孔内填充金属材料；通过刻蚀工艺，在所述每一个光电二极管光敏区上方的第二透明介质层中刻蚀形成第一极浅介质槽，并在所述第一极浅介质槽内填充导电金属材料构成第一透明导电极板；所述第一透明导电极板与对应的第一互连端通过第一通孔一一相连；
第五步，通过淀积工艺，在第二透明介质层上淀积第三透明介质层；
第六步，通过刻蚀工艺，在所述光电二极管光敏区上方的第三透明介质层中刻蚀形成第二极浅介质槽，并在所述第二极浅介质槽内填充导电金属材料构成第二透明导电极板；
第七步，通过淀积工艺，在第三透明介质层上淀积钝化层，并制备第一、第二、第三金属焊盘；所述第一金属焊盘通过刻蚀形成的通孔与第二透明导电极板相连，所述第二金属焊盘通过刻蚀形成的通孔与第二互连端相连，所述第三金属焊盘通过刻蚀形成的通孔与第三互连端相连。
根据上述技术方案制造形成的半导体光电倍增器件，其基本单元为光电二极管、多晶硅电阻以及由第一、第二透明导电极板构成的电容。其中，光电二极管的一端、多晶硅电阻的一端以及前述电容的第一透明导电极板三者之间互连。由N个上述基本单元并联，就构成了本发明制造形成的半导体光电倍增器件。这里的并联是指，光电二极管未与多晶硅电阻相连的一端之间相互连接，多晶硅电阻未与光电二极管相连的一端之间相互连接，前述电容的第二透明导电极板之间相互连接。
为保证光电探测器具有较低的暗噪声及良好的器件性能，通常要求用于制造器件的材料具有较高的质量，所以一般都采用在外延晶圆上进行光电器件的制造的方法。在本发明中，为了使制造材料的质量可控，优选地，在前述第一步之后，还包括：通过外延工艺，在所述半导体晶圆上形成高质量外延层，所述高质量外延层厚度大于5μm。
优选地，所述多晶硅电阻的方块电阻大于1KΩ/□。
在光电器件中，为了提高光电器件的灵敏度，通常尽可能地降低光敏面上方材料对光的吸收与反射。在本发明中，优选地，所述第一透明导电极板和第二透明导电极板的材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种；所述第一透明导电极板和第二透明导电极板的厚度大于10nm且小于100nm，光透过率大于90％。
同样，为保证半导体光电器件上方其他结构如金属互连结构等对光的吸收造成干扰，优选地，所述第一金属层为透明导电层，其构成材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种，且所述透明导电层的厚度大于10nm且小于100nm，光透过率大于90％。
优选地，所述透明介质层的材料为二氧化硅。
优选地，所述钝化层为抗反射涂层，用于进一步降低器件表面材料对入射光的反射引起的光损失。所述抗反射涂层的材料为氮化硅、氮氧化硅、氮化钛中的一种或几种。
优选地，所述半导体晶圆为硅材料晶圆。
本发明的有益效果是：
1、提供了一种CMOS工艺兼容的半导体光电倍增器件制造方法，具有工艺简单、成本低的优点；
2、在光电二极管的光敏面上引入了电容结构，可以用来降低探测单元以及器件的整体电容，从而改善半导体光电倍增器的时间特性，即减小输出信号的上升时间常数和恢复时间常数。这不仅可以提高半导体光电倍增器光电信号的转换速度，也可以提高基于半导体光电倍增器的应用系统的时间分辨率。
3、通过将光电二极管光敏面上方的电容结构制造成透明电容，保证了半导体光电倍增器件较高的光透过率。而位于光敏面上方的电容并没有使半导体光电探测器损失额外的探测面积，这保证了半导体光电探测器较高的探测效率。
附图说明
下面将结合附图及实施例对本发明作进一步的说明，其中：
图1为带外延层的半导体晶圆横截面示意图；
图2为采用CMOS工艺制造二极管和多晶硅电阻后的横截面示意图；
图3为淀积第二透明介质层之后的横截面示意图；
图4a为在第二透明介质层上形成第一通孔后的横截面示意图；
图4b为在第二透明介质层上形成第一透明导电极板后的横截面示意图；
图5为淀积第三透明介质层之后的横截面示意图；
图6为在第三透明介质层上形成第一透明导电极板后的横截面示意图；
图7为淀积钝化层、形成金属焊盘之后的横截面示意图；
图8为具有互连示意的半导体光电倍增器件横截面示意图。
图中，各标号的含义如下：10–衬底层；20–外延层；21–光电二极管阳极/阴极；22–光电二极管阴极/阳极；23–多晶硅电阻；24–第一互连端；25–第二互连端；26–第三互连端；30–第二透明介质层；31–第一通孔；32–第一透明导电极板；40–第三透明介质层；41-第二透明导电极板；50–钝化层层；51–第一金属焊盘；52–第二金属焊盘；53–第三金属焊盘。
具体实施方式
本发明所公布的一种半导体光电倍增器件的制造方法，其流程如下：
第一步，提供半导体晶圆，所述半导体晶圆自下而上依次包括衬底层10和外延层20(如附图1所示)；
第二步，采用标准CMOS工艺，在所述外延层20上依次形成N(在实施例及附图中N取值为2)个光电二极管和N个多晶硅电阻23，所述每一个光电二极管分别与一个多晶硅电阻通过第一金属层互连，并引出N个第一互连端24；所述每一个光电二极管未与多晶硅电阻相连的一端之间通过第一金属层互连，并引出第二互连端25；所述每一个多晶硅电阻未与光电二极管相连的一端之间通过第一金属层互连，并引出第三互连端26；所述第一金属层与光电二极管的光敏区没有交叠；所述多晶硅电阻与光电二极管的光敏区没有交叠(如附图2所示)；
第三步，在所述第一金属层上，通过淀积工艺形成第二透明介质层30(如附图3所示)；
第四步，通过刻蚀工艺，在所述第二透明介质层30中刻蚀形成第一通孔31，并在第一通孔内填充金属材料(如附图4a所示)；通过刻蚀工艺，在所述每一个光电二极管光敏区上方的第二透明介质层30中刻蚀形成第一极浅介质槽，并在所述第一极浅介质槽内填充导电金属材料构成第一透明导电极板32；所述第一透明导电极板32与对应的第一互连端通过第一通孔31一一相连(如附图4b所示)；
第五步，通过淀积工艺，在第二透明介质层30上淀积第三透明介质层40(如附图5所示)；
第六步，通过刻蚀工艺，在所述光电二极管光敏区上方的第三透明介质层40中刻蚀形成第二极浅介质槽，并在所述第二极浅介质槽内填充导电金属材料构成第二透明导电极板41(如附图6所示)；
第七步，通过淀积工艺，在第三透明介质层上淀积钝化层50，并制备第一、第二、第三金属焊盘(如附图7所示)；所述第一金属焊盘51通过刻蚀形成的通孔与第二透明导电极板41相连，所述第二金属焊盘52通过刻蚀形成的通孔与第二互连端25相连，所述第三金属焊盘53通过刻蚀形成的通孔与第三互连端26相连(如附图8所示)。
一种优选的方案是，在前述第一步和第二步之间，还包括一外延工艺步骤：通过外延工艺，在所述半导体晶圆上形成高质量外延层，所述高质量外延层厚度大于5μm。
一种优选的方案是，所述多晶硅电阻23的方块电阻大于1KΩ/□。
一种优选的方案是，所述第一透明导电极板32和第二透明导电极板41的材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种；所述第一透明导电极板32和第二透明导电极板41的厚度大于10nm且小于100nm，光透过率大于90％。
一种优选的方案是，所述第一金属层为透明导电层，其构成材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种，且所述透明导电层的厚度大于10nm且小于100nm，光透过率大于90％。
一种优选的方案是，所述透明介质层的材料为二氧化硅。
一种优选的方案是，所述钝化层50为抗反射涂层，用于进一步降低器件表面材料对入射光的反射引起的光损失。所述抗反射涂层的材料为氮化硅、氮氧化硅、氮化钛中的一种或几种。
一种优选的方案是，所述半导体晶圆为硅材料晶圆。
上述实施例是为便于该技术领域的普通技术人员能够理解和使用本发明而描述的。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其他实施例中而不必经过创造性的劳动。因此，本发明不限于上述实施例，本领域技术人员根据本发明的揭示，不脱离本发明范畴所做出的改进和修改都应该在本发明的保护范围之内。

Claims (8)

1.一种半导体光电倍增器件的制造方法，其特征在于，包括如下步骤：
S01，提供半导体晶圆，所述半导体晶圆自下而上依次包括衬底层和外延层；
S02，采用标准CMOS工艺，在所述外延层上依次形成N个光电二极管和N个多晶硅电阻，所述N的取值大于等于2；所述每一个光电二极管分别与一个多晶硅电阻通过第一金属层互连，并引出N个第一互连端；所述每一个光电二极管未与多晶硅电阻相连的一端之间通过第一金属层互连，并引出第二互连端；所述每一个多晶硅电阻未与光电二极管相连的一端之间通过第一金属层互连，并引出第三互连端；所述第一金属层与光电二极管的光敏区没有交叠；所述多晶硅电阻与光电二极管的光敏区没有交叠；
S03，在所述第一金属层上，通过淀积工艺形成第二透明介质层；
S04，通过刻蚀工艺，在所述第二透明介质层中刻蚀形成第一通孔，并在第一通孔内填充金属材料；通过刻蚀工艺，在所述每一个光电二极管光敏区上方的第二透明介质层中刻蚀形成第一极浅介质槽，并在所述第一极浅介质槽内填充导电金属材料构成第一透明导电极板；所述第一透明导电极板与对应的第一互连端通过第一通孔一一相连；
S05，通过淀积工艺，在第二透明介质层上淀积第三透明介质层；
S06，通过刻蚀工艺，在所述光电二极管光敏区上方的第三透明介质层中刻蚀形成第二极浅介质槽，并在所述第二极浅介质槽内填充导电金属材料构成第二透明导电极板；
S07，通过淀积工艺，在第三透明介质层上淀积钝化层，并制备第一、第二、第三金属焊盘；所述第一金属焊盘通过刻蚀形成的通孔与第二透明导电极板相连，所述第二金属焊盘通过刻蚀形成的通孔与第二互连端相连，所述第三金属焊盘通过刻蚀形成的通孔与第三互连端相连。
2.根据权利要求1所述的一种半导体光电倍增器件的制造方法，其特征在于，在步骤S01后，还包括步骤S01-1：通过外延工艺，在所述半导体晶圆上形成高质量外延层，所述高质量外延层厚度大于5μm。
3.根据权利要求1所述的一种半导体光电倍增器件的制造方法，其特征在于，所述多晶硅电阻的方块电阻大于1KΩ/□。
4.根据权利要求1所述的一种半导体光电倍增器件的制造方法，其特征在于，所述第一透明导电极板和第二透明导电极板的材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种；所述第一透明导电极板和第二透明导电极板的厚度大于10nm且小于100nm，光透过率大于90％。
5.根据权利要求1所述的一种半导体光电倍增器件的制造方法，其特征在于，所述第一金属层为透明导电层，其构成材料为氧化铟锡、氧化锌镓、氧化铟锌、掺铝氧化锌、石墨烯、金属纳米材料、复合导电纳米材料中的一种或几种，且所述透明导电层的厚度大于10nm且小于100nm，光透过率大于90％。
6.根据权利要求1所述的一种半导体光电倍增器件的制造方法，其特征在于，所述透明介质层的材料为二氧化硅。
7.根据权利要求1所述的一种半导体光电倍增器件的制造方法，其特征在于，所述钝化层为抗反射涂层，所述抗反射涂层的材料为氮化硅、氮氧化硅、氮化钛中的一种或几种。
8.根据权利要求1所述的一种半导体光电倍增器件的制造方法，其特征在于，所述半导体晶圆为硅材料晶圆。
CN201710198777.7A 2017-03-29 2017-03-29 一种半导体光电倍增器件的制造方法 Pending CN106981542A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710198777.7A CN106981542A (zh) 2017-03-29 2017-03-29 一种半导体光电倍增器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710198777.7A CN106981542A (zh) 2017-03-29 2017-03-29 一种半导体光电倍增器件的制造方法

Publications (1)

Publication Number Publication Date
CN106981542A true CN106981542A (zh) 2017-07-25

Family

ID=59339729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710198777.7A Pending CN106981542A (zh) 2017-03-29 2017-03-29 一种半导体光电倍增器件的制造方法

Country Status (1)

Country Link
CN (1) CN106981542A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628033A (zh) * 2020-05-28 2020-09-04 湖北京邦科技有限公司 光电探测装置的制造方法
WO2022088299A1 (zh) * 2020-10-30 2022-05-05 苏州远创达科技有限公司 一种片上集成rc电路的射频芯片

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135961A1 (en) * 2005-12-28 2008-06-12 Eudyna Devices Inc. Semiconductor device
CN105009289A (zh) * 2013-02-20 2015-10-28 浜松光子学株式会社 检测器、pet装置和x射线ct装置
WO2016101164A1 (zh) * 2014-12-24 2016-06-30 华为技术有限公司 一种雪崩光电二极管及光电接收机
CN106129169A (zh) * 2016-08-12 2016-11-16 武汉京邦科技有限公司 一种半导体光电倍增器件
CN106409856A (zh) * 2016-11-24 2017-02-15 南通沃特光电科技有限公司 一种制造具有参考电容的传感器的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080135961A1 (en) * 2005-12-28 2008-06-12 Eudyna Devices Inc. Semiconductor device
CN105009289A (zh) * 2013-02-20 2015-10-28 浜松光子学株式会社 检测器、pet装置和x射线ct装置
WO2016101164A1 (zh) * 2014-12-24 2016-06-30 华为技术有限公司 一种雪崩光电二极管及光电接收机
CN106129169A (zh) * 2016-08-12 2016-11-16 武汉京邦科技有限公司 一种半导体光电倍增器件
CN106409856A (zh) * 2016-11-24 2017-02-15 南通沃特光电科技有限公司 一种制造具有参考电容的传感器的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111628033A (zh) * 2020-05-28 2020-09-04 湖北京邦科技有限公司 光电探测装置的制造方法
CN111628033B (zh) * 2020-05-28 2023-10-10 湖北京邦科技有限公司 光电探测装置的制造方法
WO2022088299A1 (zh) * 2020-10-30 2022-05-05 苏州远创达科技有限公司 一种片上集成rc电路的射频芯片

Similar Documents

Publication Publication Date Title
US9082920B2 (en) Back contact solar cell and manufacturing method thereof
JP2015029126A (ja) 太陽電池及びその製造方法
KR20120075971A (ko) 적층형 포토다이오드 및 그 제조방법
US20100037947A1 (en) Thin film type solar cell and method for manufacturing the same
US10121912B2 (en) High density capacitor integrated into focal plane array processing flow
CN203445122U (zh) X射线检测装置阵列基板
CN108878544B (zh) 硅基光电探测器及其制作方法
CN107342333A (zh) 一种hibc电池及其制备方法
US8946839B1 (en) Reduced volume infrared detector
CN106663715A (zh) 太阳能电池
TWM606270U (zh) 穿隧氧化層鈍化接觸太陽能電池
CN106981542A (zh) 一种半导体光电倍增器件的制造方法
CN103794673A (zh) 铂硅纳米线红外探测器及其制作方法
US20100212721A1 (en) Thin film type solar cell and method for manufacturing the same
CN106252456B (zh) 一种高灵敏度光敏三极管及其制造方法
CN106129169A (zh) 一种半导体光电倍增器件
US9209335B2 (en) Solar cell system
CN112736158A (zh) 一种高性能硅基锗探测器及其制备方法
US20090308449A1 (en) Thin film type solar cell and method for manufacturing the same
CN206134700U (zh) 一种半导体光电倍增器件
JPH0656900B2 (ja) 半導体光素子
KR20120020294A (ko) 이종접합 태양전지 및 이의 제조 방법
US9640680B1 (en) Wide-band transparent electrical contacts and interconnects for FPAS and a method of making the same
US10868203B1 (en) Film-based image sensor with planarized contacts
KR100937140B1 (ko) 고효율 태양전지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170725