EP1312116A1 - Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions - Google Patents

Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions

Info

Publication number
EP1312116A1
EP1312116A1 EP01956626A EP01956626A EP1312116A1 EP 1312116 A1 EP1312116 A1 EP 1312116A1 EP 01956626 A EP01956626 A EP 01956626A EP 01956626 A EP01956626 A EP 01956626A EP 1312116 A1 EP1312116 A1 EP 1312116A1
Authority
EP
European Patent Office
Prior art keywords
block
components
planes
plane
metallizations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
EP01956626A
Other languages
German (de)
English (en)
Inventor
Christian Thales Intellectual Property VAL
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3D Plus SA
Original Assignee
3D Plus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3D Plus SA filed Critical 3D Plus SA
Publication of EP1312116A1 publication Critical patent/EP1312116A1/fr
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06551—Conductive connections on the side of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a distributed shielding and / or decoupling process for an electronic device with integrated electronic components stacked and assembled to form a three-dimensional interconnection block. It also relates to the device thus obtained and to a process for the collective production of these devices.
  • a first object of the invention is to provide a simple and inexpensive shield distributed between the components to remedy the problem of interference between them and with the outside.
  • Another object of the present invention is to solve these two interference and decoupling problems in a combined manner.
  • An object of the invention is a process of distributed shielding and / or decoupling eliminating the above drawbacks thanks to the interposition of thin metallized sheets between the various circuits forming the three-dimensional stack.
  • a distributed shielding and / or decoupling method for an electronic device with integrated electronic components in which said components comprising at their periphery connection pads are stacked and assembled to form an interconnection block in three dimensions, characterized in that said method consists in interposing between each component and the adjacent component at least one separating plane consisting of a thin sheet of dielectric material of which at least one face carries a metallization, said metallization being connected to ground, to shield the adjacent component (s).
  • each face of the separator planes is metallized to form capacitor planes, said metallizations of a plane being respectively connected to the ground and to the supply voltage of at least one of the adjacent components.
  • the metallizations connected to ground serve as perfect shielding between each component and the interposition of one or more capacitor planes with each component allows a very improved decoupling because the length of the connections between capacitor and associated component is minimized.
  • an electronic device is also provided with integrated electronic components with distributed shielding and / or decoupling, in which said components comprising at their periphery connection pads are stacked and assembled to form an interconnection block in three dimensions, characterized in that said device comprises an alternating stack of integrated electronic components and separating planes to form said block, each plane comprising a thin sheet of dielectric material metallized on at least one of its two faces and the stack comprising at least one separating plane between two consecutive components , and in that the lateral faces of the block include conductors arranged on at least one of the faces to connect the metallizations of the separating planes and the corresponding connection pads of the components.
  • each plane is metallized on its two faces to form a capacitor plane.
  • a method for the collective production of electronic devices as defined above characterized in that said method consists in:
  • - Figure 2 is a partial exploded view of a device according to the invention
  • - Figure 3 is a diagram of a capacitor plane according to a variant of the invention
  • FIG. 4 is a partial view illustrating a collective production method according to the invention.
  • FIG. 5 partially shows a device obtained according to the method illustrated in FIG. 4.
  • FIG. 1 is partially represented an electronic device with known three-dimensional interconnection consisting of a block 1 formed of semiconductor chips 2, stacked vertically by means of insulating and adhesive layers 3.
  • a block 1 formed of semiconductor chips 2, stacked vertically by means of insulating and adhesive layers 3.
  • closing layers 41 and 42 of insulating material which in particular provide protection and stiffening, if necessary, of block 1.
  • Block 1 comprises, on one of its external faces, for example in an opening 43 of the top face of the closure layer 41, a decoupling capacitor 6. The latter is connected by a conductor 61 to a connection pad 52 of the device. At this pad 52 terminates an interconnection conductor 50, disposed on a lateral face of the block 1 and interconnecting connection pads 20 of the chips 2.
  • the length of the connections of the capacitor 6 with the chips 2 can be quite large, in particular for the chips 2 lower in the block, which constitutes a serious drawback for operating at high speeds.
  • the invention is based on the observation that, technologically, it is known to produce multilayer capacitors in series from very thin dielectric film, for example 1 to 2 ⁇ m thick, metallized on both sides and wound to form hundreds of layers in which the capacitors are then cut by sawing.
  • electronic component any chip or integrated circuit, bare or encapsulated, whatever its complexity. By way of example, this can be a memory plane on any active substrate, silicon or other.
  • Figure 2 partially illustrates, in exploded view, the constitution of a device according to the invention as defined above.
  • Component 2 has, on at least one of its faces, at its periphery, connection pads 25, 26 (only those corresponding to the ground pads 25 and supply voltage 26 are shown here).
  • connection pads 25, 26 only those corresponding to the ground pads 25 and supply voltage 26 are shown here.
  • studs have been shown towards all the lateral faces 21 to 24 of the block l 'but this is not essential and one could only provide one towards one or more lateral faces.
  • the capacitor planes which are arranged on each side of the component 2 each consist of a thin sheet of dielectric material 10 whose two upper and lower faces are metallized. These upper 11 and lower 12 metallizations are delimited so as not to be flush with the edges of the block 1 ′ other than by connection tabs 110, 120.
  • the tabs 110, 120 and the studs 25, 26 are connected by conductors 13, 14 respectively on the lateral faces of block l', the conductors 13 being for example connected to ground and the conductors 14 to the supply voltage.
  • the thin sheets 10 can have very small thicknesses of the order of a few tenths of a micrometer to a few micrometers.
  • the metallizations 11, 12 are made of aluminum with a thickness for example of 0.3 ⁇ m, which has the advantage of being homogeneous with the aluminum conductors often used for active components.
  • block 1 ′ a lower closing layer carrying the external connection elements (studs, connections, with lugs, BGA, etc.) and an upper closing layer with a organic sheet bearing for example markings and polarizations.
  • the external connection elements studs, connections, with lugs, BGA, etc.
  • an upper closing layer with a organic sheet bearing for example markings and polarizations.
  • FIG. 3 Another advantage of the invention, illustrated by FIG. 3, is that one of the metallizations of a capacitor plane can be used to make a reference or routing of certain connections from one side to another of the block.
  • one etches (122) in the metallization preferably the metallization 12 connected to a supply voltage, a routing connection conductor or link 121 connecting a conductor 131 on a side face of the block to a conductor 132 on a neighboring face.
  • This conductor 121 is separated from the metallization 12, 123 by etchings 122 obtained by any known means.
  • the metallization portion 123 is not useful because it is not connected here. These connecting conductors are preferably produced in the metallization 12 connected to the supply voltage. In fact, we only lose a fraction of capacity, which can be compensated by an additional capacitor plane, while the shielding by metallization 11 to ground remains intact, which would not be obtained in the opposite case.
  • Electronic devices of the type described above can be produced individually by alternating stacking of active components and capacitor planes (possibly closing layers) then assembly by glue or resin to form a block, finally production of the conductors on the side faces of the block, these steps constituting the essential steps of the realization.
  • active planes 200 are provided in which active components 2 are produced side by side according to a regular geometric pattern (adjacent rectangles or squares).
  • Metallizations of the capacitor planes are carried out on thin sheets of dielectric material according to the same geometric pattern.
  • the active planes and the metallized sheets are stacked and assembled alternately, possibly with closing layers such as 41 ′, so that the components and the metallizations correspond opposite to define saw lines 17 delimiting the blocks individual 1 '.
  • the holes 170 are pierced in the assembly perpendicular to said planes and sheets, along the saw lines 17 and directly above the tabs and connection pads of each block.
  • This drilling can be carried out by punching.
  • the holes 170 are metallized then the assembly is sawed along the lines 17 so as to obtain the individual blocks with the three-dimensional interconnection conductors produced by the metallized half-holes as can be seen in the partial representation of the figure 5.
  • This figure shows a metallized half-hole 170, the metallization 13 'of which connects the tab 110 of the metallization 11 of a capacitor plane (10, 11, 12) to the connection pad 15 of an active component 2.
  • the adhesive layer 18 assembles component 2 to the capacitor plane.
  • a particularly advantageous embodiment may consist in drilling oblong holes whose major axis follows the saw lines, instead of circular holes. This has the advantage of less encroaching on the useful area of the active components and on the metallizations and of increasing the alignment tolerances.
  • the invention can be applied to any type of component; it is particularly advantageous for producing memory blocks with very thin memory planes.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne un procédé de blindage et découplage répartis pour un dispositif électronique à composants intégrés à interconnexion en trois dimensions, un tel dispositif et un procédé d'obtention. Le dispositif comporte, associé à chaque composant actif (2), au moins un plan condensateur formé d'une feuille mince (10) en matériau diélectrique métallisée (11, 12) sur ses deux faces planes. Les composants et les plans condensateurs sont empilés et assemblés en alternance pour former un bloc (1') dont les faces latérales (21 à 24) portent des conducteurs (13, 14) assurant l'interconnexion 3D. Les métallisations (11, 12) sont délimitées pour n'affleurer les bords du bloc que par des pattes (110, 120). Une des métallisations (11) reliée à la masse sert de blindage. L'invention s'applique notamment à la réalisation de blocs mémoires très compacts.

Description

PROCEDE DE BLINDAGE ET/OU DE DECOUPLAGE REPARTIS POUR UN DISPOSITIF ELECTRONIQUE A INTERCONNEXION EN TROIS DIMENSIONS
La présente invention se rapporte à un procédé de blindage et/ou de découplage répartis pour un dispositif électronique à composants électroniques intégrés empilés et assemblés pour constituer un bloc à interconnexion en trois dimensions. Elle se rapporte également au dispositif ainsi obtenu et à un procédé d'obtention collective de ces dispositifs.
La réalisation des systèmes électroniques actuels, tant civils que militaires, doit tenir compte d'exigences de plus en plus grandes de compacité, du fait du nombre de plus en plus élevé de circuits mis en œuvre.
On a déjà proposé, pour tenir compte de ces exigences, de réaliser des empilements de puces de circuits intégrés nues ou de boîtiers encapsulant des puces, l'interconnexion s'effectuant en trois dimensions en utilisant les faces de l'empilement comme surfaces d'interconnexion pour réaliser les connexions entre broches de sortie nécessaires.
L'évolution des puces de circuits intégrés comme des boîtiers les encapsulant tend à les rendre de plus en plus minces. On se dirige vers des réalisations tendant certainement vers quelques micromètres à quelques dizaines de micromètres d'épaisseur. Lorsqu'on veut empiler de tels circuits, leur proximité conduit à des interférences de plus en plus gênantes. D'autre part, la recherche de fréquences de fonctionnement de plus en plus élevées implique un découplage toujours plus performant des alimentations en tension des divers circuits. Habituellement, on prévoit un condensateur de découplage disposé le plus près possible des circuits, par exemple directement sur l'empilement de circuits, ou sous cet empilement ou à côté, le plus près possible. En effet, pour des commutations extrêmement rapides, il ne suffit pas de disposer d'une énergie stockée suffisante, donc d'une valeur de capacité suffisante ; il faut encore acheminer cette énergie très vite vers les circuits commutés et le problème qui devient majeur est celui de l'inductance présentée par les connexions du condensateur vers les circuits. Plus les connexions sont courtes, plus l'inductance est faible et plus on pourra utiliser des fréquences élevées.
Un premier but de l'invention est de réaliser de manière simple et peu coûteuse un blindage réparti entre les composants pour remédier au problème des interférences entre eux et avec l'extérieur.
Un autre but de la présente invention est de résoudre ces deux problèmes d'interférence et de découplage de manière combinée.
Un objet de l'invention est un procédé de blindage et/ou de découplage répartis éliminant les inconvénients ci-dessus grâce à l'interposition de feuilles minces métallisées entre les divers circuits formant l'empilement trois dimensions.
Selon l'invention, il est donc prévu un procédé de blindage et/ou de découplage répartis pour un dispositif électronique à composants électroniques intégrés dans lequel lesdits composants comportant à leur périphérie des plots de connexion sont empilés et assemblés pour constituer un bloc à interconnexion en trois dimensions, caractérisé en ce que ledit procédé consiste à intercaler entre chaque composant et le composant adjacent au moins un plan séparateur constitué d'une feuille mince en matériau diélectrique dont au moins une face porte une métallisation, ladite métallisation étant reliée à la masse, pour assurer le blindage du ou des composants adjacents.
De préférence, chaque face des plans séparateurs est métallisée pour constituer des plans condensateurs, lesdites métallisations d'un plan étant respectivement reliées à la masse et à la tension d'alimentation d'au moins un des composants adjacents.
Grâce à ce procédé, les métallisations reliées à la masse servent de blindage parfait entre chaque composant et l'interposition d'un ou plusieurs plans condensateurs auprès de chaque composant permet un découplage très amélioré du fait que la longueur des connexions entre condensateur et composant associé est réduite au minimum.
Selon un autre aspect de l'invention, il est également prévu un dispositif électronique à composants électroniques intégrés à blindage et/ou découplage répartis, dans lequel lesdits composants comportant à leur périphérie des plots de connexion sont empilés et assemblés pour constituer un bloc à interconnexion en trois dimensions, caractérisé en ce que ledit dispositif comprend un empilage alterné de composants électroniques intégrés et de plans séparateurs pour former ledit bloc, chaque plan comportant une feuille mince en matériau diélectrique métallisée sur au moins une de ses deux faces et l'empilage comprenant au moins un plan séparateur entre deux composants consécutifs, et en ce que les faces latérales du bloc comportent des conducteurs disposés sur au moins une des faces pour relier les métallisations des plans séparateurs et les plots de connexion correspondants des composants.
De préférence, chaque plan est métallisé sur ses deux faces pour constituer un pian condensateur.
Enfin, l'obtention de tels dispositifs peut être d'autant plus économique qu'ils pourront être réalisés collectivement.
Ainsi, selon encore un autre aspect de l'invention, il est prévu un procédé d'obtention collective de dispositifs électroniques tels que définis çi- dessus, caractérisé en ce que ledit procédé consiste à :
- réaliser lesdits composants côte à côte selon un motif géométrique régulier dans des plans actifs ;
- réaliser sur des feuilles minces de matériau diélectrique lesdites métallisations selon le même motif géométrique ; - empiler et assembler lesdits plans actifs avec lesdites feuilles métallisées de manière alternée, au moins une feuille étant interposée entre chaque plan actif, de sorte que les composants et les métallisations se correspondent pour définir des lignes de sciage délimitant lesdits blocs individuels ; - percer des trous perpendiculaires auxdits plans et feuilles dans l'assemblage obtenu, le long des lignes de sciage et à l'aplomb desdites pattes et desdits plots de connexion ;
- métalliser lesdits trous ; et
- scier l'assemblage le long des lignes de sciage pour obtenir lesdits blocs dans lesquels les interconnexions en trois dimensions sont constituées par les demi-trous métallisés. L'invention sera mieux comprise et d'autres caractéristiques et avantages apparaîtront à l'aide de la description ci-après et des dessins joints où : - la figure 1 est un schéma partiel d'un dispositif connu à interconnexion en trois dimensions ;
- la figure 2 est une vue en éclaté partielle d'un dispositif selon l'invention ; - la figure 3 est un schéma d'un plan condensateur selon une variante de l'invention ;
- la figure 4 est une vue partielle illustrant un procédé d'obtention collective selon l'invention ; et
- la figure 5 montre partiellement un dispositif obtenu selon le procédé illustré par la figure 4.
Sur la figure 1 est représenté partiellement un dispositif électronique à interconnexion en trois dimensions connu constitué par un bloc 1 formé de puces semi-conductrices 2, empilées verticalement par l'intermédiaire de couches isolantes et adhésives 3. Un tel dispositif est décrit dans le brevet français FR 2 645 681. Au-dessus et au-dessous, sont prévues des couches de fermeture 41 et 42 en matériau isolant qui assurent notamment la protection et la rigidification, si nécessaire, du bloc 1. Le bloc 1 comporte, sur une de ses faces externes, par exemple dans une ouverture 43 de la face de dessus de la couche de fermeture 41 , un condensateur de découplage 6. Celui-ci est relié par un conducteur 61 à un plot de connexion 52 du dispositif. A ce plot 52 aboutit un conducteur d'interconnexion 50, disposé sur une face latérale du bloc 1 et interconnectant des plots de connexion 20 des puces 2.
Comme on l'a déjà mentionné, la longueur des connexions du condensateur 6 avec les puces 2 peut être assez grande, en particulier pour les puces 2 inférieures dans le bloc, ce qui constitue un inconvénient sérieux pour fonctionner à des vitesses élevées. Par ailleurs, plus les puces 2 et les couches 3 sont minces, pour gagner en encombrement et aussi en vitesse, plus les interférences entre puces vont être importantes et gênantes. L'invention est partie de la constatation que, technologiquement, on sait réaliser en série des condensateurs multicouches à partir de film diélectrique très mince, par exemple 1 à 2 μm d'épaisseur, métallisé sur les deux faces et enroulé pour former des centaines de couches dans lesquelles on découpe ensuite par sciage les condensateurs. Selon l'invention, on prévoit donc d'intercaler entre chaque puce ou composant électronique, nu ou encapsulé dans un boîtier, au moins un plan séparateur formé d'une feuille mince en matériau diélectrique dont au moins une face porte une métallisation, l'une des métallisations étant reliée à la masse, ce qui assure le blindage des composants adjacents ; si les deux faces sont métallisées, l'autre est reliée à la tension d'alimentation d'au moins un des composants adjacents pour réaliser un condensateur de découplage.
Par « composant électronique », on entend toute puce ou circuit intégré, nu ou encapsulé, quelle que soit sa complexité. A titre d'exemple cela peut être un plan mémoire sur un substrat actif quelconque, , silicium ou autre.
La figure 2 illustre partiellement, en éclaté, la constitution d'un dispositif selon l'invention comme défini ci-dessus. Du bloc l' constituant ce dispositif, on n'a représenté qu'un seul composant électronique 2 et les deux plans condensateurs l'encadrant dans l'empilement alterné formant le bloc 1'. Le composant 2 comporte, sur au moins une de ses faces, à sa périphérie des plots de connexion 25, 26 (seuls ceux correspondant aux plots de masse 25 et de tension d'alimentation 26 sont représentés ici). A titre d'exemple, on a représenté des plots vers toutes les faces latérales 21 à 24 du bloc l' mais cela n'est pas indispensable et on pourrait n'en prévoir que vers une seule ou plusieurs faces latérales.
Les plans condensateurs qui sont disposés de chaque côté du composant 2 sont constitués chacun d'une feuille mince de matériau diélectrique 10 dont les deux faces supérieure et inférieure sont métallisées. Ces métallisations supérieure 11 et inférieure 12 sont délimitées pour ne pas affleurer les bords du bloc 1 ' autrement que par des pattes de connexion 110, 120. Après empilage alterné et assemblage par exemple par un matériau isolant et adhésif (non représenté) des divers éléments du bloc 1 ', les pattes 110, 120 et les plots 25, 26 sont reliés par des conducteurs respectivement 13, 14 sur les faces latérales du bloc l', les conducteurs 13 étant par exemple connectés à la masse et les conducteurs 14 à la tension d'alimentation. . Bien entendu, entre chaque composant et son voisin, on peut utiliser plusieurs plans condensateurs en parallèle, au lieu d'un seul comme sur la figure 2, de manière à augmenter la capacité.
D'autre part, si deux ou plusieurs niveaux de tension d'alimentation sont nécessaires pour un ou plusieurs composants actifs, on doit là aussi prévoir deux ou plusieurs plans condensateurs pour relier leurs métallisations respectivement à ces diverses tensions par des conducteurs tels 14, différents.
Les feuilles minces 10 peuvent avoir des épaisseurs très faibles de l'ordre de quelques dixièmes de micromètres à quelques micromètres. On peut utiliser comme matériau du polyéthylène téréphtalate, par exemple sous une épaisseur de l'ordre de 2 μm, ou du polyéthylène naphtalate, par exemple avec une épaisseur de l'ordre de 0,9 μm.
Les métallisations 11 , 12 sont en aluminium avec une épaisseur par exemple de 0,3 μm, ce qui a l'avantage d'être homogène avec les conducteurs en aluminium souvent utilisés pour les composants actifs.
Comme pour le bloc de la figure 1 , on peut prévoir sur le bloc 1 ' une couche de fermeture inférieure portant les éléments de connexion externe (plots, connexions, avec pattes, BGA, ...) et une couche de fermeture supérieure avec une feuille organique portant par exemple des marquages et détrompages.
Il est clair que l'on peut prévoir de ne métalliser qu'une face de la feuille mince 10, ici la métallisation 11 , que l'on relie à la masse ; on obtient ainsi un blindage réparti efficace, sans la fonction condensateur. Un autre avantage de l'invention, illustré par la figure 3, est que l'on peut utiliser une des métallisations d'un plan condensateur pour effectuer un renvoi ou routage de certaines connexions d'un côté à un autre du bloc. Pour cela, on grave (122) dans la métallisation, de préférence la métallisation 12 reliée à une tension d'alimentation, un conducteur de connexion de routage ou liaison 121 reliant un conducteur 131 sur une face latérale du bloc à un conducteur 132 sur une face voisine. Ce conducteur 121 est séparé de la métallisation 12, 123 par des gravures 122 obtenues par tout moyen connu. La portion 123 de métallisation n'est pas utile car non reliée ici. On réalise ces conducteurs de liaison de préférence dans la métallisation 12 reliée à la tension d'alimentation. En effet, on ne perd ainsi qu'une fraction de capacité, ce qui peut être compensé par un plan condensateur supplémentaire, alors que le blindage par la métallisation 11 à la masse reste intact, ce qui ne serait pas obtenu dans le cas inverse.
Naturellement, avec la même technologie que pour les plans condensateurs, on pourrait rajouter un plan topologique avec une métallisation sur une feuille mince où on découperait différents conducteurs de liaison.
Les dispositifs électroniques du type décrit ci-dessus peuvent être réalisés individuellement par empilage alterné des composants actifs et des plans condensateurs (éventuellement des couches de fermeture) puis assemblage par colle ou résine pour former un bloc, enfin réalisation des conducteurs sur les faces latérales du bloc, ces étapes constituant les étapes essentielles de la réalisation.
Cependant, pour des raisons d'économie, il peut être préférable de réaliser collectivement ces dispositifs. Pour cela, comme illustré sur la figure 4, on prévoit des plans actifs 200 dans lesquels on réalise des composants actifs 2 côte à côte selon un motif géométrique régulier (rectangles ou carrés adjacents). On réalise sur des feuilles minces de matériau diélectrique les métallisations des plans condensateurs selon le même motif géométrique. On empile et assemble en alternance les plans actifs et les feuilles métallisées, éventuellement avec des couches de fermeture telles 41 ', de manière que les composants et les métallisations se correspondent en vis-à- vis pour définir des lignes de sciage 17 délimitant les blocs individuels 1 '. On perce dans l'assemblage des trous 170 perpendiculaires auxdits plans et feuilles, le long des lignes de sciage 17 et à l'aplomb des pattes et plots de connexion de chaque bloc. Ce perçage peut être réalisé par poinçonnage. On métallisé les trous 170 puis on scie l'assemblage selon les lignes 17 de façon à obtenir les blocs individuels avec les conducteurs d'interconnexion en trois dimensions réalisés par les demi-trous métallisés comme on peut le voir sur la représentation partielle de la figure 5.
Cette figure montre un demi-trou métallisé 170 dont la métallisation 13' relie la patte 110 de la métallisation 11 d'un plan condensateur (10, 11 , 12) au plot de connexion 15 d'un composant actif 2. La couche adhésive 18 assemble le composant 2 au plan condensateur. . Il est clair que ce procédé d'obtention collective n'est réalisable que parce que les épaisseurs des blocs sont faibles et compatibles avec des diamètres de trou non prohibitifs, pour obtenir une métallisation correcte.
Un mode de réalisation particulièrement avantageux peut consister à percer des trous oblongs dont le grand axe suit les lignes de sciage, au lieu de trous circulaires. Cela a l'avantage de moins empiéter sur la zone utile des composants actifs et sur les métallisations et d'augmenter les tolérances d'alignement.
Bien entendu, l'invention peut s'appliquer à tout type de composant ; elle est particulièrement intéressante pour la réalisation de blocs mémoires avec des plans mémoires très minces.

Claims

REVENDICATIONS
1. Procédé de blindage et/ou de découplage répartis pour un dispositif électronique à composants électroniques intégrés dans lequel lesdits composants comportant à leur périphérie des plots de connexion sont empilés et assemblés pour constituer un bloc (1) à interconnexion en trois dimensions, caractérisé en ce que ledit procédé consiste à intercaler entre chaque composant (2) et le composant adjacent au moins un plan séparateur (10, 11 , 12) constitué d'une feuille mince en matériau diélectrique (10) dont au moins une face porte une métallisation (11 , 12), ladite métallisation étant reliée à la masse, pour assurer le blindage du ou des composants adjacents.
2. Procédé selon la revendication 1 , caractérisé en ce que chaque face des plans séparateurs est métallisée pour constituer des plans condensateurs, lesdites métallisations (11 , 12) d'un plan étant respectivement reliées à la masse et à la tension d'alimentation d'au moins un des composants adjacents
3. Procédé selon la revendication 1 ou 2, caractérisé en ce que l'on connecte les. métallisations (11 , 12) et les plots de connexions (25, 26) par des conducteurs (13, 14) disposés sur au moins une des faces latérales (21 à 24) du bloc.
4. Procédé selon l'une des revendications 1 à 3, caractérisé en ce que les métallisations (11 , 12) des plans sont délimitées pour n'affleurer le bord du bloc que par des pattes de connexion (110, 120) disposées vers au moins une des faces du bloc, lesdits conducteurs (13, 14) étant disposés pour relier lesdites pattes et les plots de connexion correspondants des composants.
5. Procédé selon l'une quelconque des revendications 1 à 4, caractérisé en ce que l'on associe à chaque composant au moins un plan séparateur ou condensateur adjacent à celui-ci.
6. Procédé selon l'une quelconque des revendications 2 à 5, caractérisé en ce que, pour renvoyer une connexion (131 , 132) d'une face du bloc à une autre, on découpe (122) un conducteur de liaison (121) dans au moins une métallisation (12) de plan condensateur reliée à une tension d'alimentation.
7. Procédé selon l'une quelconque des revendications 1 à 6, caractérisé en ce que, dans l'empilement constituant le bloc, on rajoute au moins une feuille mince en matériau diélectrique ayant au moins une face métallisée pour constituer un plan topologique pour le routage de connexions entre les diverses faces latérales du bloc.
8. Dispositif électronique à composants électroniques intégrés à blindage et/ou découplage répartis, dans lequel lesdits composants comportant à leur périphérie des plots de connexion sont empilés et assemblés pour constituer un bloc à interconnexion en trois dimensions, caractérisé en ce que ledit dispositif comprend un empilage alterné de composants électroniques intégrés (2) et de plans séparateurs pour former ledit bloc (1 '), chaque plan comportant une feuille mince en matériau diélectrique (10) métallisée (11 , 12) sur au moins une de ses deux faces et l'empilage comprenant au moins un plan séparateur entre deux composants consécutifs, et en ce que les faces latérales (21 à 24) du bloc (1') comportent des conducteurs (13, 14) disposés sur au moins une des faces pour relier les métallisations (11 , 12) des plans séparateurs et les plots de connexion (25, 26) correspondants des composants.
9. Dispositif selon la revendication 8, caractérisé en ce que chaque plan est métallisé sur ses deux faces (11 , 12) pour constituer un plan condensateur.
10. Dispositif selon la revendication 9, caractérisé en ce que les métallisations (11 , 12) des plans condensateurs sont délimitées pour n'affleurer les faces latérales du bloc que par des pattes de connexion (110, 120) disposées vers au moins une face du bloc et en contact avec lesdits conducteurs (13, 14) associés.
11. Dispositif selon l'une des revendications 8 à 10, caractérisé en ce que, pour chaque plan (10, 11 , 12), ladite feuille mince (10) est en polyéthylène téréphtalate ou en polyéthylène naphtalate.
12. Dispositif selon la revendication 11 , caractérisé en ce que ladite feuille mince a une épaisseur de quelques dixièmes de micromètre à quelques micromètres.
13. Dispositif selon l'une des revendications 11 ou 12, caractérisé en ce que lesdites métallisations (11 , 12) des plans sont en aluminium et ont une épaisseur de quelques dixièmes de micromètre.
14. Dispositif selon l'une quelconque des revendications 8 à 13, caractérisé en ce que lesdits composants électroniques intégrés (2) sont des plans mémoires.
15. Dispositif selon l'une quelconque des revendications 8 à 13, caractérisé en ce que lesdits composants sont constitués par des puces de circuit intégré nues.
16. Dispositif selon l'une quelconque des revendications 8 à 13, caractérisé en ce que lesdits composants sont constitués par des boîtiers encapsulant des puces de circuit intégré.
17. Dispositif selon l'une quelconque des revendications 8 à 16, caractérisé en ce que les différents plans séparateurs et/ou condensateurs et composants d'un bloc (1 ') sont assemblés par une colle ou résine.
18. Dispositif selon l'une quelconque des revendications 8 à 17, caractérisé en ce que ledit bloc comporte en outre, de part et d'autre de l'empilement, une couche de fermeture en matériau diélectrique.
.
19. Procédé d'obtention collective de dispositifs électroniques selon l'une quelconque des revendications 8 à 18, caractérisé en ce que ledit procédé consiste à :
- réaliser lesdits composants côte à côte selon un motif géométrique régulier dans des plans actifs (200) ;
- réaliser sur des feuilles minces de matériau diélectrique lesdites métallisations selon le même motif géométrique ;
- empiler et assembler lesdits plans actifs avec lesdites feuilles métallisées de manière alternée, au moins une feuille étant interposée entre chaque plan actif, de sorte que les composants et les métallisations se correspondent pour définir des lignes de sciage (17) délimitant lesdits blocs individuels ;
- percer des trous (170) perpendiculaires auxdits plans et feuilles dans l'assemblage obtenu, le long des lignes de sciage et à l'aplomb desdites pattes (110, 120) et desdits plots de connexion (25, 26) ;
- métalliser lesdits trous ; et
- scier l'assemblage le long des lignes de sciage (17) pour obtenir lesdits blocs dans lesquels les interconnexions en trois dimensions sont constituées par les demi-trous métallisés.
20. Procédé selon la revendication 19, caractérisé en ce que lesdits trous sont réalisés par poinçonnage.
EP01956626A 2000-07-25 2001-07-20 Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions Ceased EP1312116A1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0009731 2000-07-25
FR0009731A FR2812453B1 (fr) 2000-07-25 2000-07-25 Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions , dispositif ainsi obtenu et procede d'obtention de celui- ci
PCT/FR2001/002382 WO2002009182A1 (fr) 2000-07-25 2001-07-20 Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions

Publications (1)

Publication Number Publication Date
EP1312116A1 true EP1312116A1 (fr) 2003-05-21

Family

ID=8852887

Family Applications (1)

Application Number Title Priority Date Filing Date
EP01956626A Ceased EP1312116A1 (fr) 2000-07-25 2001-07-20 Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions

Country Status (5)

Country Link
US (1) US20030173673A1 (fr)
EP (1) EP1312116A1 (fr)
JP (1) JP2004505451A (fr)
FR (1) FR2812453B1 (fr)
WO (1) WO2002009182A1 (fr)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3875568B2 (ja) * 2002-02-05 2007-01-31 株式会社東芝 半導体装置及びその製造方法
US6967411B2 (en) * 2002-02-07 2005-11-22 Irvine Sensors Corporation Stackable layers containing ball grid array packages
US7242082B2 (en) 2002-02-07 2007-07-10 Irvine Sensors Corp. Stackable layer containing ball grid array package
WO2004061961A1 (fr) * 2002-12-31 2004-07-22 Massachusetts Institute Of Technology Structure integree multicouche de semi-conducteur avec partie d'ecran electrique
US7064055B2 (en) 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
US6787902B1 (en) * 2003-03-27 2004-09-07 Intel Corporation Package structure with increased capacitance and method
FR2861930B1 (fr) 2003-11-05 2006-02-03 Dassault Aviat Dispositif d'echange d'informations
US6943294B2 (en) * 2003-12-22 2005-09-13 Intel Corporation Integrating passive components on spacer in stacked dies
JP2006186053A (ja) * 2004-12-27 2006-07-13 Shinko Electric Ind Co Ltd 積層型半導体装置
FR2884049B1 (fr) 2005-04-01 2007-06-22 3D Plus Sa Sa Module electronique de faible epaisseur comprenant un empilement de boitiers electroniques a billes de connexion
FR2894070B1 (fr) * 2005-11-30 2008-04-11 3D Plus Sa Sa Module electronique 3d
FR2895568B1 (fr) * 2005-12-23 2008-02-08 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
US7990727B1 (en) 2006-04-03 2011-08-02 Aprolase Development Co., Llc Ball grid array stack
US7402854B2 (en) * 2006-07-31 2008-07-22 International Business Machines Corporation Three-dimensional cascaded power distribution in a semiconductor device
FR2905198B1 (fr) * 2006-08-22 2008-10-17 3D Plus Sa Sa Procede de fabrication collective de modules electroniques 3d
FR2911995B1 (fr) * 2007-01-30 2009-03-06 3D Plus Sa Sa Procede d'interconnexion de tranches electroniques
US7714426B1 (en) 2007-07-07 2010-05-11 Keith Gann Ball grid array package format layers and structure
US8461542B2 (en) 2008-09-08 2013-06-11 Koninklijke Philips Electronics N.V. Radiation detector with a stack of converter plates and interconnect layers
FR2940521B1 (fr) 2008-12-19 2011-11-11 3D Plus Procede de fabrication collective de modules electroniques pour montage en surface
US8767408B2 (en) 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
US10321569B1 (en) 2015-04-29 2019-06-11 Vpt, Inc. Electronic module and method of making same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908574A (en) * 1986-09-03 1990-03-13 Extrude Hone Corporation Capacitor array sensors for determining conformity to surface shape
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US5397916A (en) * 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5502667A (en) * 1993-09-13 1996-03-26 International Business Machines Corporation Integrated multichip memory module structure
US6005778A (en) * 1995-06-15 1999-12-21 Honeywell Inc. Chip stacking and capacitor mounting arrangement including spacers
US5646446A (en) * 1995-12-22 1997-07-08 Fairchild Space And Defense Corporation Three-dimensional flexible assembly of integrated circuits
US5864177A (en) * 1996-12-12 1999-01-26 Honeywell Inc. Bypass capacitors for chip and wire circuit assembly

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO0209182A1 *

Also Published As

Publication number Publication date
US20030173673A1 (en) 2003-09-18
FR2812453A1 (fr) 2002-02-01
FR2812453B1 (fr) 2004-08-20
WO2002009182A1 (fr) 2002-01-31
JP2004505451A (ja) 2004-02-19

Similar Documents

Publication Publication Date Title
EP1312116A1 (fr) Procede de blindage et/ou de decouplage repartis pour un dispositif electronique a interconnexion en trois dimensions
EP1238431B1 (fr) Procede et dispositif d'interconnexion en trois dimensions de composants electroniques
EP0565391B1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP1880417A2 (fr) Microplaquette de silicium ayant des plages de contact inclinees et module electronique comprenant une telle microplaquette
EP0490739B1 (fr) Procédé et dispositif d'interconnexion de circuits intégrés en trois dimensions
EP0584349B1 (fr) Procede d'interconnexion en trois dimensions de boitiers de composants electroniques, et dispositif obtenu par ce procede
FR2893764A1 (fr) Boitier semi-conducteur empilable et procede pour sa fabrication
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
WO2000043951A1 (fr) Carte a puce munie d'une antenne en boucle, et micromodule associe
EP0682365A1 (fr) Interconnexion en trois dimensions de boîtiers de composants électroniques utilisant des circuits imprimés
FR3007403A1 (fr) Procede de realisation d'un dispositif microelectronique mecaniquement autonome
FR2645681A1 (fr) Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
FR2895390A1 (fr) Boitier avec fonction accordable en frequence
FR2587844A1 (fr) Circuit hyperfrequence a faibles capacites parasites
EP2162908B1 (fr) Procédé de réalisation d'un dispositif électronique reconstitué et dispositif électronique reconstitué correspondant
FR3000604A1 (fr) Circuit electrique et son procede de realisation
WO2004100063A1 (fr) Procede de fabrication d'un inlet prelamine
FR3127642A1 (fr) Microcircuit à guide d’onde intégré
EP3020068B1 (fr) Module electronique et son procede de fabrication
FR3079645A1 (fr) Document electronique dont une liaison electrique entre un port de puce et une plage externe de contact electrique est etablie via un inlay
FR2993712A1 (fr) Resonateur hyperfrequence a saut d'impedance, notamment pour filtres hyperfrequence coupe-bande ou passe-bande
FR2795200A1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
EP3314540B1 (fr) Module électronique multicouche, notamment pour carte à puce sans contact
FR2758417A1 (fr) Boitier d'encapsulation de composant hyperfrequence, et procede d'obtention

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20030217

AK Designated contracting states

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU MC NL PT SE TR

17Q First examination report despatched

Effective date: 20030710

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION HAS BEEN REFUSED

18R Application refused

Effective date: 20050224