CN100576350C - “与非”闪存装置 - Google Patents

“与非”闪存装置 Download PDF

Info

Publication number
CN100576350C
CN100576350C CN200510005520A CN200510005520A CN100576350C CN 100576350 C CN100576350 C CN 100576350C CN 200510005520 A CN200510005520 A CN 200510005520A CN 200510005520 A CN200510005520 A CN 200510005520A CN 100576350 C CN100576350 C CN 100576350C
Authority
CN
China
Prior art keywords
flash memory
memory device
nand flash
butt joint
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200510005520A
Other languages
English (en)
Other versions
CN1697083A (zh
Inventor
朴成基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1697083A publication Critical patent/CN1697083A/zh
Application granted granted Critical
Publication of CN100576350C publication Critical patent/CN100576350C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

披露一种NAND闪存装置。依据本发明，对接分接头是以下列方式所形成：将一多晶硅层及一金属硅化物层经由金属接点连接至多个给定点(包括一NAND闪存装置的DSL及SSL的末端)。因此，可减少该DSL及SSL的电阻，以及因而可减少该DSL及SSL的下载时间。

Description

“与非”闪存装置
技术领域
本发明涉及一种NAND闪存装置，特别是涉及一种NAND闪存装置，其中使漏极选择线(以下称为‘DSL’)及源极选择线(以下称为‘SSL’)的下载时间(loading time)经由该NAND闪存装置的DSL及SSL的电阻的减少而减少。
背景技术
一NAND闪存装置的存储单元的操作是以区块为基础来实施。该存储单元的操作是以区分一经选择区块及一未经选择区块方式来实施。如表1所示，对一存储单元操作时所选择的一区块的DSL及SSL输入一偏压。相反地使一未经选择区域的DSL及SSL接地。在此，如图13所示，该DSL/SSL分别位于一字符串(string)之上及下位置，以便选择一字符串。并且，该字符串是由16或32个串联连接的存储单元所组成。
[表1]
经选择区域 未经选择区域
  DSL   VCC(电源电压)   GND(接地电压)
  SSL   VCC(电源电压)   GND(接地电压)
当该NAND闪存装置以串行方式来操作时，所述存储单元以区块为基础顺序地操作。因此，该DSL/SSL会从电源电压变化至接地电压或从接地电压变化至电源电压。目前所使用的一NAND闪存装置的DSL/SSL结构相邻于一X-译码器20。因而，依据该DSL/SSL的位置而定，会有不同RC延迟。换句话说，相较于一相邻于该X-译码器20的单元，一远离该X-译码器20的单元会遭遇最坏的结果。这是因为只使用一第一多晶硅电阻器(polyresistor)以及该单元远离一偏压输入单元。
发明内容
鉴于上述问题而提出本发明，以及本发明的一目的在于提供一种NAND闪存装置，其中使DSL及SSL的下载时间(loading time)经由该NAND闪存装置的DSL及SSL的电阻的减少而减少。
为了实现上述目的，依据本发明的一观点，提供一种NAND闪存装置，在该装置中多个存储单元彼此串联连接，以形成一字符串，该NAND闪存装置包括：一存储单元阵列，其由多个字符串所组成；以及一漏极选择线及一源极选择线，其用以将从一X-译码器所接收的一偏压传送至该X-译码器的相对侧，以便选择所述字符串，其中构成该漏极选择线及该源极选择线的一多晶硅层及一金属硅化物层经由金属接点电性内连于该X-译码器与该X-译码器的相对侧之间所给定的点，因而形成数个对接分接头(butting taps)，其中所述对接分接头之一是形成于位在该X-译码器的部分的该漏极选择线及该源极选择线的前端，以及所述对接分接头的另一对接分接头是形成于位在该X-译码器的相对侧的该漏极选择线及该源极选择线的末端。
附图说明
图1显示依据本发明的一较佳实施例的一NAND闪存装置的结构的电路图；
图2显示图1中的虚线的放大部分的平面图；
图3是图1所示的一DSL及一SSL的等效电路图；
图4概要地显示图2所示的DSL及SSL的平面图；
图5是用以说明图3所示的DSL及SSL的等效电路图；
图6是图5所示的DSL及SSL的平面图；
图7是施加至该DSL及SSL的偏压的波形图；
图8是图3所示的一对接分接头的剖面图；
图9是依据本发明的另一实施例的一NAND闪存装置的等效电路图；
图10及11是图3所示的DSL及SSL的等效电路图；
图12是图9所示的NAND闪存装置的概念图；以及
图13显示一典型NAND闪存装置的结构的电路图。
具体实施方式
现在将结合附图描述依据本发明的较佳实施例。因为要使本领域的技术人员能了解本发明而提供较佳实施例，所以可以不同方式来修改所述较佳实施例，以及本发明的范围并非局限于稍后所描述的较佳实施例。
图1是显示依据本发明的一较佳实施例的一NAND闪存装置的结构的电路图。图2显示图1中的虚线的放大部分的平面图。图3是图1所示的一DSL及一SSL的等效电路图。图4是纲要性地显示图2所示的DSL及SSL的平面图。
参考图1至图4，在依据本发明的一较佳实施例的NAND闪存装置中，对接分接头(butting tap)Bt0-Bt4形成于DSL及SSL的给定点上。如图8所示，所述对接分接头Bt0-Bt4是以下列方式所形成：一第一多晶硅(poly)层103及一钨(W)金属硅化物层106经由一金属层107电性连接。
所述对接分接头Bt0-Bt4可以每隔512单元方式一个接一个形成。这些对接分接头Bt0-Bt4形成于该相对侧及一X-译码器120的部分上。如图3所示，该对接分接头Bt0是一形成于最靠近该X-译码器120的DSL及SSL中的对接分接头，以及该对接分接头Bt4是一形成于最远离该X-译码器120的DSL及SSL的末端中的对接分接头。这些对接分接头Bt0-Bt4以下列方法所制成。如图8所示，依序在一半导体衬底101上形成一通道氧化膜102、一第一多晶硅层103、一ONO(氧化物/氮化物/氧化物)层104、一第二多晶硅层105及一钨金属硅化物层106。蚀刻该钨金属硅化物层106、该第二多晶硅层105及该ONO层104，以暴露该第一多晶硅层103。然后，在该暴露部分上沉积一用于金属接触的金属层107。该第一多晶硅层103及该钨金属硅化物层106经由该金属层107电性连接。
如上所述，所述对接分接头Bt0-Bt4藉由电性连接该钨金属硅化物层106及该第一多晶硅层103所形成。因而，可减少该DSL及SSL的电阻。这将结合图3来描述。使用所述对接分接头Bt0-Bt4来实现该DSL及SSL的一总电阻RBt以及只使用该第一多晶硅层103来实现该DSL及SSL的一总电阻R(亦即，该第一多晶硅层103与该钨金属硅化物106没有彼此连接的总电阻R)可表示成下列方程式(A)。
RBt
R＝4×Rp＝4×512×170＝348,160    (A)
在方程式(A)中，假设Rw＝Rw0＝Rw1＝Rw2＝Rw3，以及Rp＝Rp0＝Rp1＝Rp2＝Rp3。并且，Rp≤170Ω及Rw≤10Ω.
从此方程式可看出：相较于未使用所述对接分接头Bt0-Bt4，当使用所述对接分接头Bt0-Bt4时，可显著地减少该DSL及SSL的总电阻。
再者，在以施加至该DSL及SSL的偏压来充电该DSL及SSL期间的下载时间t(见图7)可表示成下列方程式(B)。
t＝R×C    (B)
在方程式(B)中，R表示该DSL及SSL的栅极线的总电阻，以及C表示该DSL及SSL与相邻线的总电容。该下载时间越短越好。如从方程式(B)所看到，该下载时间由该DSL及SSL的总电阻所决定。
同时，在依据本发明的一较佳实施例的NAND闪存装置中，所述对接分接头Bt4亦形成于该X-译码器120的相对侧的DSL及SSL的未端上。这将结合图5及图6来描述。如图5及图6所示，当没有形成所述对接分接头Bt4时，一位于部分‘b’的单元只具有在最后对接分接头Bt3中的第一多晶硅层103的电阻器Rp3。这对于下载方面是不利的。此在该下载时间差的情况下会导致许多问题以及在操作均匀性上亦会发生很多问题。再者，当高度整合该NAND闪存装置时，该DSL及SSL的栅极长度会逐渐地变小及总电阻会突然地增加。并且，相邻字符线WL0-WL15间的间隙会变窄，以及使用一高介电材料(例如：氮化膜)。因此，大体上而言，会有总电容增加及下载时间增加的问题。因此，很难在适当时序上以接地电压来处理该DSL及SSL。
如果输入一偏压，则由于在如图5所示的位置‘a’及‘b’上的下载差异而会有电压箝位(voltage clamping)差。这是由RC延迟所造成的值。因为位置‘a’邻近该偏压输入端，所以可箝位该位置‘a’而不会有RC延迟。然而，在位置‘b’的情况中，因为位置‘b’远离该偏压输入端，所以会因RC延迟而使箝位延迟。如果位线Ble及Blo的时序不一致，则会发生漏电电流，以及此甚至在芯片的操作中会成为一产生时间延迟等的因素。
此外，如图9及图12所示，在依据本发明的较佳实施例的NAND闪存装置中，晶体管DT及CT分别连接至该X-译码器120及该X-译码器120的相对侧上的对接分接头Bt0及Bt4。该解码晶体管DT通常连接至该X-译码器120，以便将一偏压经由该解码晶体管DT施加至该DSL及SSL。在本发明的较佳实施例中，如上所述，该译码晶体管DT和该箝位晶体管(clamping transistor)CT均连接至该X-译码器120的相对侧上的对接分接头Bt4。当然，以相同于该译码晶体管DT的方式，将偏压经由该箝位晶体管CT施加至该DSL及SSL。因而，可将该下载时间减少至1/4。
同时，图10及图11显示当R＝(Rw×Rp)/(Rw+Rp)时该DSL及SSL的下载等效电路，其中电容为Ci。在此情况中，R＝R1＝R2＝R3＝R4。并且，在Ci中，‘i’为1至4，以及C1＝C2＝C3＝C4。在将一偏压施加至图10所示的等效电路的一侧的情况中，在此情况中的下载时间t1可表示成下列方程式(C)。在将该偏压施加至图10所示的等效电路的两侧的情况中，在此情况中的下载时间t2可表示成下列方程式(D)。
t1＝0.38×4R×4C    (C)
t2＝0.38×2R×2C    (D)
在方程式(C)中及方程式(D)中，‘0.38’是一常数。
如从方程式(C)及(D)可看出，如果将一偏压施加至该DSL及SSL的两端，可在预充电及放电期间减少该下载时间。
如上所述，依据本发明，对接分接头是以下列方式所形成：将一多晶硅层及一金属硅化物层经由金属接点连接至多个给定点(包括一NAND闪存装置的DSL及SSL的未端)。因此，可减少该DSL及SSL的电阻，以及因而可减少该DSL及SSL的下载时间。
虽然已完成有关于上述较佳实施例的说明，但是可了解的是本领域的技术人员在不脱离本发明的精神及范围及所附权利要求的前提下可实施对本发明的变更及修改。

Claims (3)

1.一种NAND闪存装置，在该装置中多个存储单元彼此串联连接，以形成一字符串，该NAND闪存装置包括：一存储单元阵列，其由多个字符串所组成；以及一漏极选择线及一源极选择线，其用以将从一X-译码器所接收的一偏压传送至该X-译码器的相对侧，以便选择所述字符串，
在该漏极选择线及该源极选择线上的给定点处形成对接分接头，
其中以如下方式形成所述对接分接头，该方式使得构成该漏极选择线及该源极选择线的多晶硅层经由一金属层与一金属硅化物层电性连接，并且所述对接分接头包含在该漏极选择线及该源极选择线的前端与末端上形成的对接分接头，
其中该漏极选择线及该源极选择线的前端位于X-译码器的部分上；
其中该漏极选择线及该源极选择线的末端位于该X-译码器的相对侧。
2.如权利要求1所述的NAND闪存装置，其中所述对接分接头是以彼此相隔512个存储单元方式所形成。
3.如权利要求1所述的NAND闪存装置，其中该漏极选择线及该源极选择线的前端及末端上所形成的对接分接头分别连接至晶体管，以及一偏压经由所述晶体管分别施加至该漏极选择线及该源极选择线。
CN200510005520A 2004-05-15 2005-01-20 “与非”闪存装置 Active CN100576350C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040034518A KR100582422B1 (ko) 2004-05-15 2004-05-15 낸드 플래시 메모리 소자
KR0034518/04 2004-05-15

Publications (2)

Publication Number Publication Date
CN1697083A CN1697083A (zh) 2005-11-16
CN100576350C true CN100576350C (zh) 2009-12-30

Family

ID=35309245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510005520A Active CN100576350C (zh) 2004-05-15 2005-01-20 “与非”闪存装置

Country Status (5)

Country Link
US (1) US7075824B2 (zh)
JP (1) JP2005328022A (zh)
KR (1) KR100582422B1 (zh)
CN (1) CN100576350C (zh)
TW (1) TWI256642B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4909733B2 (ja) * 2006-12-27 2012-04-04 株式会社東芝 半導体記憶装置
KR101771619B1 (ko) 2011-02-09 2017-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 구동 방법
US11282827B2 (en) 2019-10-16 2022-03-22 Samsung Electronics Co., Ltd. Nonvolatile memory device having stacked structure with spaced apart conductive layers
KR20210045538A (ko) 2019-10-16 2021-04-27 삼성전자주식회사 불휘발성 메모리 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63214997A (ja) * 1987-03-04 1988-09-07 Matsushita Electric Ind Co Ltd 半導体記憶装置
JPH02246149A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体集積回路装置とその欠陥救済法
JP3675500B2 (ja) * 1994-09-02 2005-07-27 株式会社東芝 不揮発性半導体記憶装置
US5696721A (en) * 1995-05-05 1997-12-09 Texas Instruments Incorporated Dynamic random access memory having row decoder with level translator for driving a word line voltage above and below an operating supply voltage range
JP3411129B2 (ja) * 1995-07-03 2003-05-26 沖電気工業株式会社 半導体メモリ
JP4023861B2 (ja) * 1996-03-01 2007-12-19 株式会社ルネサステクノロジ 半導体記憶装置
JPH10112180A (ja) * 1996-10-04 1998-04-28 Hitachi Ltd 半導体記憶装置およびそれを用いたコンピュータシステム
US5880989A (en) * 1997-11-14 1999-03-09 Ramtron International Corporation Sensing methodology for a 1T/1C ferroelectric memory
JP3175705B2 (ja) * 1998-09-18 2001-06-11 日本電気株式会社 不揮発性半導体記憶装置の製造方法
EP1028433B1 (en) * 1999-02-10 2004-04-28 SGS-THOMSON MICROELECTRONICS s.r.l. Nonvolatile memory and reading method therefor
JP3732111B2 (ja) * 2001-04-26 2006-01-05 株式会社ルネサステクノロジ 半導体装置
JP2004241558A (ja) * 2003-02-05 2004-08-26 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム
US6958936B2 (en) * 2003-09-25 2005-10-25 Sandisk Corporation Erase inhibit in non-volatile memories
US6951790B1 (en) * 2004-03-24 2005-10-04 Micron Technology, Inc. Method of forming select lines for NAND memory devices

Also Published As

Publication number Publication date
TWI256642B (en) 2006-06-11
US20050254303A1 (en) 2005-11-17
CN1697083A (zh) 2005-11-16
TW200537508A (en) 2005-11-16
KR100582422B1 (ko) 2006-05-22
US7075824B2 (en) 2006-07-11
KR20050109341A (ko) 2005-11-21
JP2005328022A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
TWI517367B (zh) 包含具有電荷累積層之記憶胞的半導體裝置
JP3854348B2 (ja) Ｎａｎｄ型のフラッシュメモリ素子及びその駆動方法
TWI549130B (zh) P型通道三維記憶陣列
TWI642166B (zh) 半導體裝置及其製造方法
US8773885B2 (en) Semiconductor memory device featuring selective data storage in a stacked memory cell structure
US7145199B2 (en) Nonvolatile semiconductor memory
TWI392088B (zh) 具有開關元件之記憶體系統及製作該記憶體系統的方法
CN101114520A (zh) 具有旁路晶体管的非易失性存储器件及其操作方法
CN100576350C (zh) “与非”闪存装置
US20050253183A1 (en) Non-volatile semiconductor memory device and method of fabricating the same
CN100367506C (zh) 字节操作非易失性半导体存储装置
JP2007335718A (ja) 不揮発性メモリ及びその製造方法
JP3920550B2 (ja) 不揮発性半導体記憶装置
JPH0581069B2 (zh)
US20040026732A1 (en) Non-volatile memory capable of preventing antenna effect and fabrication thereof
EP0946988A1 (en) Memory redundancy circuit using single polysilicon floating gate transistors as redundancy elements
US6703275B2 (en) Flash memory cell and method of manufacturing the same, and programming/erasing/reading method in the flash memory cell
US6620694B1 (en) Method of making non volatile memory with a protective metal line
US6424568B2 (en) Code addressable memory cell in flash memory device
JP2006210700A (ja) 不揮発性半導体記憶装置およびその製造方法
JPH11145312A (ja) 不揮発性半導体記憶装置
US20050247969A1 (en) Nonvolatile semiconductor memory device
JP2013069759A (ja) 半導体装置
JPH07192486A (ja) 電気的にプログラム可能な読み取り専用メモリ・セルのプログラミング方法
JPH0332067A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant