TWI392088B - 具有開關元件之記憶體系統及製作該記憶體系統的方法 - Google Patents

具有開關元件之記憶體系統及製作該記憶體系統的方法 Download PDF

Info

Publication number
TWI392088B
TWI392088B TW096118020A TW96118020A TWI392088B TW I392088 B TWI392088 B TW I392088B TW 096118020 A TW096118020 A TW 096118020A TW 96118020 A TW96118020 A TW 96118020A TW I392088 B TWI392088 B TW I392088B
Authority
TW
Taiwan
Prior art keywords
memory
transistor
unit
current
memory system
Prior art date
Application number
TW096118020A
Other languages
English (en)
Other versions
TW200805635A (en
Inventor
Taguchi Masao
Original Assignee
Spansion Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion Llc filed Critical Spansion Llc
Publication of TW200805635A publication Critical patent/TW200805635A/zh
Application granted granted Critical
Publication of TWI392088B publication Critical patent/TWI392088B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G11C11/4045—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell using a plurality of serially connected access transistors, each having a storage capacitor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Non-Volatile Memory (AREA)

Description

具有開關元件之記憶體系統及製作該記憶體系統的方法
本發明係大致有關記憶體系統，且更特定有關於非揮發性記憶體系統。
現代電子裝置，例如智慧型手機、個人數位助理、隨選定位服務裝置、數位相機、音樂播放器、伺服器、以及儲存陣列均帶有降低成本之期待將更多之積體電路裝入前所未有之縮小的實體空間。電子裝置不斷擴散入每天生活之一個基礎是資訊之非揮發性儲存，例如行動電話號碼、數位相片、或音樂檔案。多種技術已開發來符合這些要求。
此外，在未來幾年，電子系統，特別是可攜式系統甚至將要求更多之非揮發性記憶體具有高密度且對資料儲存應用具有非常高之寫入產量，以及對程式碼執行具有快速隨機存取。該彈性及成本優點使得非揮發性記憶體被廣泛利用且對大部分非揮發性記憶體應用係成熟技術。
在過去幾年中，各種類型之記憶體已開發作為電腦及類似系統之電子記憶媒體。此種記憶體包括電子式可抹除可編程唯讀記憶體(EEPROM)以及電子式可編程唯讀記憶體(EPROM)。各類型之記憶體具有優點及缺點。EEPROM可被輕易抹除而不需額外之外部設備，但會降低資料儲存密度、速度較低、以及成本較高。相形之下，EPROM係較不貴且具有較大之密度，而缺乏可抹除性。
稱為“快閃”EEPROM或快閃記憶體之較新型的記憶體 已變得非常受歡迎，因為它結合EPROM高密度與低成本以及EEPROM之電子式抹除能力之優點。快閃記憶體可被寫入且不需電力即可保留其內容。
在快閃記憶體中，資訊之位元係被個別程式化，如在舊型之記憶體中，例如動態隨機存取記憶體(DRAM)及靜態隨機存取記憶體(SRAM)記憶體晶片。然而，在個別位元可一次被抹除一位元之DRAM與SRAM中，快閃記憶體必須在固定之多位元區塊(block)或區段(sector)中現時地被抹除。
一種受歡迎及低成本之非揮發性記憶體稱為”NAND”記憶體，該記憶體由於記憶體單元之序列連接架構而與其它非揮發性記憶體部份區隔開。一般之NAND記憶體用在資料儲存應用裝置是好的，但不適用於程式碼儲存所需之快速隨機存取。
NAND記憶體使用諾德漢穿隧電流(Fowler-Nordheim tunneling current)。將資料編程至該NAND記憶體需要高電壓(例如至少15伏特或一般18伏特)以儲存電荷於浮置閘極(floating gate)中。這樣的高電壓對較小的半導體幾何結構並不適合。在較小的半導體幾何結構處理中，較小及較細的實體特徵無法可靠地容許高電壓位準。這些額外的限制負面影響記憶體密度、功能、效能、成本、以及可靠度。
其它記憶體方式使用金屬-絕緣體-金屬(metal-insulator-metal,MIM)結構作為整個記憶體結構之 部份。當所施加的電壓改變且自該MIM型記憶體藉由感測流經該MIM元件的電流而導出資訊時，該MIM元件導通(on)及關斷(off)象徵性類似於機械開關。通常，MIM型記憶體以該MIM元件之“導通”或”關斷”狀態所定義之方式來儲存資料。因此，該MIM元件常稱為作為電流開關之MIM開關單元。
在記憶體陣列利用該MIM開關單元中，例如金屬氧化半導體場效電晶體(metal oxide semiconductor field effect transistor,MOSFET)之電晶體作為允許存取至該記憶體陣列之特定部位的移轉閘(transfer gate)。一般而言，金屬氧化半導體場效電晶體係以串聯連接至MIM開關單元，如同於動態隨機存取記憶體(DRAM)類型單元。然而，今日之技術需要大約100μA以編程或抹除該MIM開關單元。所需之電流依於用在該MIM開關單元之材料而定可低至10μA，但通常更多之電流是需要的。因此該MOSFET必須藉由建立大的單元尺寸而設計大到足以導通該電流，因而造成記憶體密度之降低。
電阻改變的記憶體(包括MIM記憶體及相位改變記憶體)需要相當大的電流以切換該記憶體元件。這樣需要相當大尺寸之開關電晶體(MOSFET)於該記憶體單元中而使單元尺寸變大。電阻改變之記憶體經由該開關單元通過該讀取電流。這樣造成所謂之”讀取擾動(read disturb)”而於開關單元運作時毀損所儲存之資料。
因此，仍存在著提供低成本製造、增進產量、以及降 低記憶體成本之記憶體系統之需要。有鑒於節省成本及改善效益之日益增加的需求，找出這些問題之解決辦法越來越重要。
長期以來一直尋求這些問題之解決方案，但先前之已開發之技術尚未教示或暗示任何解決方案，而因此這些問題之解決方案已長期困惑此技術領域具有通常技藝者。
本發明提供一種記憶體系統，包括：形成具有第一邊及第二邊之開關元件；形成具有閘極端之單元電晶體；形成具有該開關元件及該單元電晶體之記憶體單元，使該閘極端連接至該第二邊；在該第一邊處連接字元線及該記憶體單元；連接位元線及該記憶體單元；以及連接參考電源及該記憶體單元。
本發明之特定實施例除了或替代以上提及之這些實施例，或從以上係明顯的外，還具有其它態樣。該等態樣於參考該等附加圖式時，從讀取以下之詳細發明中，將對此技術領域具有通常知識者變得顯而易見。
在以下說明中，將給予多個特定細節以對本發明提供透徹之瞭解。然而，本發明可在沒有這些特定細節下實作係顯而易見的。為了不模糊本發明，一些已知的系統架構、及製程步驟均不詳細揭露。同樣地，顯示該等裝置之實施例的圖式係半圖式的且不按比例繪製，以及特別是一些該等尺寸為了呈現清晰起見而在該等圖式中非常誇大來顯 示。除此之外，為了清晰及易於其圖解、說明及瞭解起見，多個實施例被揭露且描述具有一些共同之特徵，彼此類似與相同之特徵通常會描述具有相同之參考數字。
如用於此處之該用辭“水平”係定義為平行於該習知積體電路表面之平面，而無關其方向。用辭“垂直”參照垂直於剛剛定義之水平的方向。例如“在…上面(above)”、“在…下面(below)”、“底部(bottom)”、“頂部(top)”、“側邊(side)(如於“側壁(sidewall)”中)”、“較高(higher)”、“較低(lower)”、“上面(upper)”、“在…上方(over)”以及“在…下方(under)”之用辭均相對於該水平表面來定義。該用辭“在…上(on)”係指元件間有直接接觸。
如用於此處之用辭”製程(processing)”包括材料之沈積、圖案化、曝光、顯影、蝕刻、清潔、模製、以及/或該材料之移除或如形成上述結構所需之材料。
茲參考第1圖，係於本發明之實施例中顯示有記憶體系統100之示意圖。該記憶體系統100包括記憶體單元102於陣列架構中。各該記憶體單元102包括開關元件104(例如金屬-絕緣體-金屬(MIM)開關單元、或相位改變開關單元)、以及單元電晶體106(例如接面場效電晶體(junction field effect transistor,JFET)。該單元電晶體106包括閘極端108、汲極端110、以及源極端112。
該開關元件104可以是MIM開關單元，該開關單元可由許多導電板(例如金屬或合金)間之可行之材料製成，例如銅氧化物(Cu x O)、鎳氧化物(NiO)、鉭氧化物(Ta2 O5 )、 或鈦氧化物(TiO2 )。該開關元件104或可是由許多可行之材料製成之相位改變開關單元，例如鍺硒碲(GeSeTe)或鉬銣硒(charcogenide)。
該開關元件104包括第一邊114與第二邊116。該第一邊114連接至諸字元線118之其中一者，例如該記憶體系統100之字元線-1至字元線-1024。該第二邊116連接至該單元電晶體106之閘極端108。
舉例而言，該記憶體系統100包括根據各該等區塊120之三十二條之該等字元線118之區塊120。各該等區塊120包括區塊選擇器122與參考電源124(例如接地、電壓源、或參考電壓)。位元線126連接至各該等區塊120。
該記憶體系統100之架構係類似於NAND型記憶體(圖中未顯示)之結構且該等記憶體單元102係串聯128連接於各該等區塊120中。相鄰於另一者之該等記憶體單元102形成該串聯128，且該記憶體單元之源極端112係連接至該相鄰記憶體單元之汲極端110。
該串聯128之兩端連接至選擇電晶體130，例如JFET。該等區塊選擇器122之其中一者連接至該等選擇電晶體130之選擇閘極132。連接至該參考電源124之該選擇電晶體130作為用於連接該串聯128與該參考電源124(例如接地)之控制閘極。在該串聯128之另一端之該選擇電晶體130也作為用於連接該串聯128與該等位元線126之其中一者之控制閘極。該串聯128中之該單元電晶體106(JFET)係空乏型(depletion type)，且該汲極-源極電 流係被該閘極端108上之該開關元件104之電壓所調整或控制。
為了說明之目的，該開關元件104係顯示為MIM電容器，然而應該瞭解該開關元件104可以是其它電阻式改變裝置。同樣為了說明之目的，該記憶體系統100之架構係顯示為具有從1至1024之該等位元線，然而應該瞭解該等位元線126之數目可能會不同。進一步為了說明之目的，該等字元線118之數目和在該等各區塊120中之數目係分別為1024與32，然而應該瞭解對兩者而言，該數目可能會不同。
現參考第2圖，其中係顯示該記憶體系統100之剖面圖。該剖面圖顯示該記憶體系統100之該等區塊120之其中一者與該等區塊120之其中一者之參考電源124。該記憶體系統100係以如矽p型基板之基板202來形成。井204(例如n型井)係形成於產生隧道(例如n型區埋入式通道)之該基板202中。
該參考電源124之第一歐姆接點206(例如n+區)係在該串聯128之一端形成於該井204中。第一栓(plug)208連接該參考電源124與該第一歐姆接點206。該選擇電晶體130之形成係緊鄰該第一歐姆接點206，且接面閘極210(例如p+區)係形成於該井204中。該第一栓208連接該接面閘極210與該等區塊選擇器122之其中一者。
該記憶體單元102之其中一者之形成係緊鄰該選擇電晶體130，且該閘極端108(例如p+區)係形成於該井204 中。該第一栓208係選擇性的，且連接該開關元件104之第二邊116與該閘極端108。該開關元件104與該閘極端108可在沒有該第一栓208下連接。該開關元件104之第一邊114與該等字元線118之預定物件連接。
於該串聯128之另一端處，該等記憶體單元102之另一者係緊鄰連接至該等位元線126之其中一位元線之該選擇電晶體130。該等位元線126之其中一位元線以該井204(例如n+區)中之第二歐姆接點212連接至該井204。該井204中之該n+區可形成該等JFET之源極與汲極之該等歐姆接觸點，例如該選擇電晶體130或該單元電晶體106。
現參考第3圖，其中係顯示該記憶體系統於編程階段中之更詳細示意圖。該等區塊120之其中一區塊具有該串聯128之一端，該端連接至該等位元線126之其中一位元線與感測電路302。該感測電路302作用為電流源或用於讀取或寫入(或編程)之限制器(limiter)，以及該記憶體系統100之抹除作業。如先前所述，該串聯128在各端處具有該選擇電晶體130。
為了將資料編程至該記憶體單元102，所選取之字元線304(該等字元線118之其中一字元線)幫助選取該等記憶體單元102之位置。電壓源306提供電壓位準V1 於所選取之字元線304上，且提供電壓位準V1 至該開關元件104之第一邊114，該開關元件104之第一邊114係連接至所選取之字元線304。例如，V1 可以是3伏特，用於編程該開關元件104。高電壓位準編程所選取之記憶體單元102。 該串聯128之非選取的部份具有連接至不被選取之該記憶體單元102之字元線118，而提供接地電位。
連接至該參考電源124之該選擇電晶體130係“關斷(off)”的。連接至該等位元線126之其中一位元線之該選擇電晶體130係“導通(on)”的。由於該電壓源306係設定成V1 ，該開關元件104導通而經由該開關元件104進行編程電流308。
該編程電流308流至該單元電晶體106且分流至多個電流路徑，基極電流(base current)310與集極電流(collector current)312。該基極電流310流經該閘極端108之p-n接面、p+區、以及第2圖之該井204(例如n型通道)至作用為電流源或電流限制器之該感測電路302。
連接至所選取之字元線304之該單元電晶體106具有電流增益(current gain)，使得該集極電流312等於該基極電流310乘以10或100。該集極電流312流經第2圖之該基板202，其中，該基板202係連接至地面。因為大多數之該編程電流308自該閘極端108流至地面，若連接至該參考電源124之該選擇電晶體130係導通的，則連接至該選取字元線304的所有該記憶體單元102將會不慎地被編程。
為了選擇地編程該串聯128，該感測電路302係導通作為電流源，該電流源控制該等位元線126上之電流至I1 值。若該感測電路302對不被選取之該串聯128係“關斷(off)”的，則共有該選取字元線304之該記憶體單元102 將不被編程。在關斷狀態之感測電路302意味著沒有電流流朝向它。在設有基極電流310情況下，集極電流312不流入基板202中。在沒有該基極電流310且不選取該串聯128中之集極電流312情況下，該編程電流308不會流經該開關元件104用於編程。
參考第4圖，其中係顯示該記憶體系統於該編程階段中之剖面圖。該剖面圖亦顯示於第2圖中，加上新增該電流流動於該記憶體系統中，用於該編程或該寫入作業。
為了編程連接至該選取字元線304之該記憶體單元102之物件，緊鄰該參考電源124及該第一歐姆接點206之該選擇電晶體130係關斷的，而連接該等位元線126之其中一位元線之該選擇電晶體130係導通的。第3圖之該電壓源306設定成V1 用於編程，連接至該選取字元線304的該單元電晶體106作用為雙極pnp電晶體，且該接面閘極210作用為射極(emitter)，該井204作為該基極，且該基板202作為該集極。
電流自該電壓源306流經該選取字元線304之該開關元件104。電流持續流經該閘極端108與該接面閘極210。該電流分流至該基極電流310與該集極電流312。該集極電流312自該閘極端108流經該井204和該基板202，其中該基板202係連接至接地。該基極電流310流入於該井204至該第二歐姆接點212。從該第二歐姆接點212，該基極電流310流經該選擇電晶體130至該等位元線126之依附的物件且朝向第3圖之該感測電路302，而作為電流限 制器。
為了說明之目的，該單元電晶體106及該選擇電晶體130係顯示為具有垂直pnp結構之接面場效電晶體，然而應該瞭解該單元電晶體106、該選擇電晶體130或兩者可以是其它電晶體形式，例如蕭特基(Schottky)閘極場效電晶體。例如，該單元電晶體106可以是在沒有該垂直pnp電晶體結構的情況下而是金屬-n-p結構之蕭特基閘極場效電晶體。
具有該金屬-n-p結構之蕭特基閘極場效電晶體具有與該井204(例如n型井)接觸之閘極端108(例如金屬)，且該井204在沒有該接面閘極210(例如p型接面)的情況下與該基板202(例如p型基板)接觸。這樣的結構產生了如同雙極電晶體之該單元電晶體106且電流增益幾乎為單一性。結果，第3圖之該編程電流308大部分從該閘極端108流至該井204(例如n型通道)，而不是穿入該基板202，因為少數載體(其為該集極電流312之起源)並不是從該閘極端108注入。
現參照第5圖，其中係顯示該記憶體系統100於該編程階段之另一詳細示意圖。此圖繪製非選取區塊502之編程偏壓情況及該記憶體系統100所選取區塊504。
在該選取區塊504中，連接至參考電源124之該選擇電晶體130係被“關斷(off)”的，且該區塊選擇器122之所連接的物件提供施加至該閘極端108之-V1 的電壓位準(例如-3伏特)。應該瞭解可施加其它負電壓位準以關斷該選擇 電晶體130。該選取字元線304具有V1 電壓位準，該電壓位準V1 被施加以選取該選取區塊504中該等記憶體單元102之其中一者。該等字元線118於該選取區塊504中提供不被選取之該等記憶體單元102之接地電位。連接至該等位元線126之其中一位元線之該選擇電晶體130係“導通(on)”的，且該閘極端108在由該區塊選擇器122之另一物件所設置之接地電位處。這些偏壓情況允許第3圖之該編程電流308從該選取字元線304流至該等位元線126之物件，且朝向第3圖之該感測電路302。
在該非選取區塊502中，該選擇電晶體130在該串聯128之兩端處係關斷的，且在兩端處之該區塊選擇器122提供-V1 電壓位準(例如-3伏特)。應該瞭解，可施加其它負電壓位準以關斷該選擇電晶體130。該非選取區塊502中的該等記憶體單元102不被選取，該非選取區塊502中的該等字元線118提供接地電位。該非選取區塊502不提供電流給該感測電路302。
現參考第6圖，其中顯示該記憶體系統100於抹除階段之更詳細之示意圖。如第3圖中所示，該等區塊120之其中一區塊具有連接至該等位元線126之其中一位元線之該串聯128之一端以及該感測電路302。該感測電路302作用為電流源或限制器，用於該記憶體系統100之讀取、寫入(或編程)、以及抹除作業。如先前所述，該串聯128在各端處具有該選擇電晶體130。
為了抹除資料，該選取字元線304幫助選擇該記憶體 單元102之位置。該電壓源306提供電壓位準V2 於該選取字元線304上，且提供給連接至該選取字元線304之該開關元件104之第一邊114。該抹除電壓值V2 係小於該編程電壓值V1 。例如，V2 可以是1.2伏特，用於抹除該開關元件104。該串聯128之非選取的部份具有連接至不被選取之該記憶體單元102之該等字元線118，而提供接地電位。
連接至該參考電源124之該選擇電晶體130係關斷的，連接至該等位元線126之其中一位元線之該選擇電晶體130係導通的。由於該電壓源306設成V2 ，該開關元件104導通，而傳導經由該開關元件104之抹除電流602。該抹除電流602流至該單元電晶體106，且分流至多個電流路徑(該基極電流310和該集極電流312)。該基極電流310經由該閘極端108之p-n接面(p+區)以及第2圖之該井204(例如n型通道)流至作用為電流源或電流限制器之該感測電路。
連接至所選取之字元線304之該單元電晶體106具有電流增益(current gain)，使得該集極電流312等於該基極電流310乘以10或100。該集極電流312流經第2圖之該基板202，其中，該基板202係連接至接地。因為大多數之該抹除電流602自該閘極端108流至接地，若連接至該參考電源124之該選擇電晶體130係導通的，則連接至該選取字元線304的所有該記憶體單元102將會不慎地被抹除。
為了有選擇地抹除該串聯128，該感測電路302係導 通作為電流源，該電流源控制該等位元線126上之電流至I2 值。在I2 處之該抹除電流602係高於在I1 處第3圖之該編程電流308。在該等位元線126之高電流值抹除被選取之該等記憶體單元102。由於該感測電路302對不被選取之該串聯128係關斷的，所以共用該選取字元線304之該等記憶體單元102不會被抹除。該感測電路302處於”關斷”狀態意指沒有電流流向它。在沒有該基極電流310的情況下，該集極電流312不會流進該基板202。在沒有不被選取之該串聯128中之該基極電流310與該集極電流312之情況下，該抹除電流602不會流經用於抹除的該開關元件104。
現參考第7圖，其中係顯示該記憶體系統100於該抹除階段之另一詳細示意圖。此圖繪製抹除非選取區塊502之偏壓情況及該記憶體系統100所選取區塊504。
在該選取區塊504中，連接至參考電源124之該選擇電晶體130係關斷的，且該區塊選擇器122之所連接的物件提供施加至該閘極端108之-V1 的電壓位準(例如-3伏特)。應該瞭解可施加其它的負電壓位準以關斷該選擇電晶體130。該選取字元線304具有V2 電壓位準(1.2伏特)，該電壓位準被施加以選取於該選取區塊504中該等記憶體單元102之其中一者。該等字元線118於該選取區塊504中提供不被選取之該等記憶體單元102之接地電位。連接至該等位元線126之其中一位元線之該選擇電晶體130係導通的，且該閘極端108在該區塊選擇器122之另一物件 所設置之接地電位處。這些偏壓情況允許第6圖之該抹除電流602從該選取字元線304流至該等位元線126之物件，且朝向第3圖之該感測電路302。
在該非選取區塊502中，該選擇電晶體130在該串聯128之兩端係關斷的，且在兩端處之該區塊選擇器122提供-V1 電壓位準(例如-3伏特)。應該瞭解，施加其它負電壓位準可以關斷該選擇電晶體130。該非選取區塊502中的該等記憶體單元102不被選取，該非選取區塊502中的該等字元線118提供接地電位。該非選取區塊502不提供電流給該感測電路302。
現參考第8圖，其中係顯示該記憶體系統100於讀取階段中更詳細之示意圖。此圖繪製被編程或抹除之該等記憶體單元102中之該開關元件104。對讀取作業而言，用於讀取之該選取位置具有提供負電壓位準(例如-V1 或-3伏特)之該等字元線118。編程單元802係已被編程之該等記憶體單元102之其中一者。抹除單元804係已被抹除之該等記憶體單元102之其中一者。
該編程單元802包括已編程之該開關元件104，並且係導通以傳導電流。處於該導通狀態下之該開關元件104係與該單元電晶體106電性連接。對該抹除單元804或尚未被編程之該等記憶體單元102之其中一者而言，該開關元件104作用為電容器。
現參考第9圖，其中係顯示該記憶體系統100於該編程單元802之讀取階段中的剖面圖。對於讀取作業而言， 用於讀取之該選取位置具有提供負電壓位準(例如-V1 或-3伏特)之該等字元線118。同樣地，該選取區塊504在該串聯128之兩端上具有該區塊選擇器122，以提供該接地電位給各端之該選擇電晶體130。該等非選取位置具有提供接地電位之該等字元線118，而該串聯128之兩端上之該區塊選擇器122提供負電壓位準，例如-V1 或-3伏特。該負讀取電壓形成空乏區902。
該編程單元802將該空乏區902擴展至該井204之端處成為D-部904且夾止該井204。該空乏區902阻擋該側電流流進該井204中。同樣地，該編程單元802不會傳導電流至接地。
施加至該編程單元802之該單元電晶體106之負讀取電壓產生被選取用於讀取之從該單元電晶體106之反向偏壓該接面閘極之偏移。該反向偏壓阻礙電流流動有效地關斷該單元電晶體106。來自於該等位元線126之電流不會流經被選取之該單元電晶體106。該受阻擋之電流允許第3圖之該感測電路302決定儲存於該記憶體單元102之此物件中的”1”值。
為了說明之目的，該單元電晶體106係顯示為具有垂直pnp結構之接面場效電晶體，然而應該瞭解該單元電晶體106可以是其它電晶體形式，例如蕭特基閘極場效電晶體。例如，該單元電晶體106可以是在沒有該垂直pnp電晶體結構的情況下而是金屬-n-p結構之蕭特基閘極場效電晶體。
具有該金屬-n-p結構之蕭特基閘極場效電晶體具有與該井204(例如n型井)接觸之閘極端108(例如金屬)，且該井204在沒有該接面閘極210(例如p型接面)的情況下與該基板202接觸(例如p型基板)。這樣的結構產生了如同雙極電晶體之該單元電晶體106且電流增益幾乎為單一性。該空乏區902繞著該閘極端108(譬如金屬)展開，相似於接面場效電晶體之接面閘極210(譬如p型接面)。
茲參照第10圖，其中顯示於該抹除單元804之讀取階段之記憶體系統100之剖示圖。此圖描繪於被編程或抹除之記憶體系統100中之開關元件104。對於讀取作業，用於讀取之選擇位置具有提供負電壓位準(譬如-V1 或-3伏特)之字元線118。該等非選取位置具有提供接地電位之該等字元線118。該負讀取電壓形成該空乏區902。
對該抹除單元804或尚未被編程之該等記憶體單元102之其中一者而言，該開關元件104作用為電容器。施加至該抹除單元804或非編程單元之該負讀取電壓形成該接面閘極210上之電壓，該接面閘極210上之電壓起因於該開關元件104之該電容之電容耦合以及該閘極端108與該源極端112間之相鄰寄生電容(parasitic capacitance)。對該單元電晶體106係JFET且該接面閘極210係p+區且該井204作為n-區之此例子而言，該負讀取電壓產生形成該相鄰寄生電容之該空乏區902。
若C1係該開關元件104之電容且C2係該空乏區902所形成之該寄生接面電容，則在該接面閘極210或該閘極 端108處之電壓具有根據該負讀取電壓之C1/(C1+C2)的分壓(voltage division)。若C1相較於C2係非常大的，則該分壓係非常微小的。若C1相較於C2係非常小的，則該分壓係大的。
在典型的例子中，舉例而言，C1與C2值係幾乎相等的。在該接面閘極210處之電壓擺幅(voltage swing)對該被抹除單元804相較於第8圖具有該開關元件104與該單元電晶體106間之內部直接電性連接之該被編程單元802而言係大約一半。同樣地，在該閘極端108之電壓對該被抹除單元804相較於該被編程單元802而言係較高。該電壓從該選取字元線304與該接面閘極210間浮接之該電容耦合係略為負電壓。該井204仍然傳導而允許電流經由該串聯128之兩端上之該選擇電晶體130流至接地。
調整該開關元件104或該閘極端108處之電壓調整該單元電晶體106(JFET)能導電。若該單元電晶體106具有接地之路徑，則電流將會流動而允許第3圖之該感測電路302決定該被抹除或非被編程之情況。
為了說明之目的，該單元電晶體106係顯示為具有垂直pnp結構之接面場效電晶體，然而應該瞭解該單元電晶體106可以是其它電晶體形式，例如蕭特基閘極場效電晶體。例如該單元電晶體106可以是在沒有該垂直pnp電晶體結構情況下而是金屬-n-p結構之蕭特基閘極場效電晶體。
具有該金屬-n-p結構之蕭特基閘極場效電晶體具有與該井204(例如n型井)接觸之閘極端108(例如金屬)，且該 井204在沒有該接面閘極210(例如p型接面)的情況下與該基板202接觸(例如p型基板)。這樣的結構產生了如同雙極電晶體之該單元電晶體106且電流增益幾乎為單一性。該空乏區902類似於該接面場效電晶體之該接面閘極210(例如p型接面)在該閘極端108(例如金屬)周圍散佈。
現參照第11圖，其中係顯示該記憶體系統100於該讀取階段之另一詳細示意圖。此圖繪製非選取區塊502之讀取偏壓情況及該記憶體系統100所選取區塊504。
在該選取區塊504中，該選擇電晶體130在該串聯128之兩端處係導通的，且該區塊選擇器122所連接之物件提供接地電位。應該瞭解，可施加其它電壓電位以導通該選擇電晶體130。該選取字元線304具有-V1 電壓位準(例如-3伏特)，該電壓位準被施加以選取該選取區塊504中該等記憶體單元102之其中一者。該等字元線118於該選取區塊504中提供不被選取之該等記憶體單元102之接地電位。這些偏壓情況允許感測電流從該選取字元線304流至該等位元線126之物件，且朝向第3圖所示之該感測電路302。
在該非選取區塊502中，該選擇電晶體130在該串聯128之兩端處係關斷的，且在兩端處之該區塊選擇器122提供-V1 電壓位準(例如-3伏特)。應該瞭解，可施加其它負電壓位準以關斷該選擇電晶體130。該非選取區塊502中的該等記憶體單元102不被選取，該非選取區塊502中的該等字元線118提供接地電位。該非選取區塊502不提供 電流給第3圖之該感測電路302。
現參考第12圖，其中係顯示於本發明之實施例中用於製造該記憶體系統100之記憶體系統1200之流程圖。該記憶體系統1200包括：於方塊1202中，形成具有第一邊與第二邊之開關元件；於方塊1204中，形成具有閘極端之單元電晶體；於方塊1206中，形成記憶體單元，該記憶體單元具有該開關元件與該單元電晶體，使該閘極端連接至該第二邊；於方塊1208中，在該第一邊處連接字元線與該記憶體單元；於方塊1210中，連接位元線與該記憶體單元；以及於該方塊1212中，連接參考電源與該記憶體單元。
已發現本發明因此具有多個態樣。
已發現本發明提供MIM開關單元(或其它電阻式改變裝置)至JFET之閘極端的連接、增進記憶體密度、降低電力消耗、減少記憶體尺寸、增加可靠度、以及降低該記憶體系統之成本。
本發明之一個態樣係提供該開關元件可藉由具有低電流之高電壓來導通，而藉由具有高電流之低電壓來關斷。該電壓與電流需求條件係夠低的且隨著較小之半導體幾何製程而調節。
本發明之另一態樣係JFET用於該等記憶體單元中以及用於該區塊選擇電晶體。該JFET可在沒有MOSFET之尺寸障礙情況下傳導所需之電流。
本發明之又另一態樣係提供該JFET於該記憶體單元中且對所選取記憶體單元具有空乏區。該空乏區之深度依 被編程或抹除/非編程之該記憶體單元而定。這樣的深度於讀取作業期間控制感測之電流量以決定被編程或被抹除/非被編程之狀況。
本發明之再另一態樣每一區塊具有感測電路，該每一區塊係連接至各位元線。這些感測電路之每一感測電路可被關斷或導通，用以編程或抹除選取之記憶體單元或不選擇該等記憶體單元，以避免不慎的編程或抹除。
本發明之又另一態樣為具有程式碼儲存所需之快速隨機存取之效能。該較低電壓與電流需求條件容許該記憶體單元比要求裝置結構容忍較高電壓位準(例如18伏特)之記憶體單元更快速回應。
因此，本發明之記憶體系統方法提供重要且迄今未知與達不到之解決方案、效力、以及功能性態樣，用於增進系統中產量、可靠度、可縮放性以及成本。該產生之製程及架構係直接的、有成本效益的、不複雜的、高度廣泛性以及有效的、能藉由改造已知的技術來實施、以及因而容易適用於有效與經濟製造堆疊式積體電路封裝中封裝裝置。
雖然本發明已結合特定最佳模式來描述，但是應該瞭解鑑於先前描述，許多替代物、修改物、以及變化對在此技術領域具有通常知識者將會顯而易見。因此，本發明係欲包含所有落於該附加之申請專利範圍之範疇內的所有此種替代物、修改以及變化。所有本文以上所述或於附加圖式中所顯示之標的均以示範及非限制的意義來詮釋。
100‧‧‧記憶體系統
102‧‧‧記憶體單元
104‧‧‧開關元件
106‧‧‧單元電晶體
108‧‧‧閘極端
110‧‧‧汲極端
112‧‧‧源極端
114‧‧‧第一邊
116‧‧‧第二邊
118‧‧‧字元線
120‧‧‧區塊
122‧‧‧區塊選擇器
124‧‧‧參考電源
126‧‧‧位元線
128‧‧‧串聯
130‧‧‧選擇電晶體
132‧‧‧選擇閘極
202‧‧‧基板
206‧‧‧第一歐姆接點
208‧‧‧第一栓
210‧‧‧接面閘極
212‧‧‧第二歐姆接點
302‧‧‧感測電路
304‧‧‧字元線
306‧‧‧電壓源
308‧‧‧編程電流
310‧‧‧基極電流
312‧‧‧集極電流
502‧‧‧非選取區塊
504‧‧‧選取區塊
602‧‧‧抹除電流
802‧‧‧編程單元
804‧‧‧抹除單元
902‧‧‧空乏區
904‧‧‧D-部
1200‧‧‧記憶體系統
1202、1204、1206、1208、1210、1212‧‧‧方塊
V1 ‧‧‧電壓位準、編程電壓值
V2 ‧‧‧電壓位準、抹除電壓值
第1圖係本發明之實施例中記憶體系統之示意圖；第2圖係該記憶體系統之剖面圖；第3圖係該記憶體系統於編程階段中之更詳細示意圖；第4圖係該記憶體系統於該編程階段中之剖面圖；第5圖係該記憶體系統於該編程階段中之另一詳細示意圖；第6圖係該記憶體系統於抹除階段中之更詳細示意圖；第7圖係該記憶體系統於該抹除階段中之另一詳細示意圖；第8圖係該記憶體系統於讀取階段中之更詳細示意圖；第9圖係該記憶體系統於被編程單元之讀取階段中的剖面圖；第10圖係該記憶體系統於被抹除單元之讀取階段中的剖面圖；第11圖係該記憶體系統於該讀取階段中之另一詳細示意圖；以及第12圖係於本發明之實施例中之用於製造該記憶體系統之記憶體系統之流程圖。
100‧‧‧記憶體系統
102‧‧‧記憶體單元
104‧‧‧開關元件
106‧‧‧單元電晶體
108‧‧‧閘極端
110‧‧‧汲極端
112‧‧‧源極端
114‧‧‧第一邊
116‧‧‧第二邊
118‧‧‧字元線
120‧‧‧區塊
122‧‧‧區塊選擇器
124‧‧‧參考電源
126‧‧‧位元線
128‧‧‧串聯
130‧‧‧選擇電晶體
132‧‧‧選擇閘極

Claims (10)

  1. 一種用來製作記憶體系統(1200)的方法，包括：形成具有第一邊(114)與第二邊(116)之開關元件(104)；形成具有閘極端(108)之單元電晶體(106)；形成記憶體單元(102)，該記憶體單元(102)具有該開關元件(104)與該單元電晶體(106)，使該閘極端(108)連接至該第二邊(116)；在該第一邊(114)處連接字元線(118)與該記憶體單元(102)；連接位元線(126)與該記憶體單元(102)；以及將參考電源(124)只連接至該記憶體單元(102)的源極，其中，該開關元件為電阻式改變開關元件。
  2. 如申請專利範圍第1項之方法，進一步包括連接感測電路(302)與該位元線(126)。
  3. 如申請專利範圍第1項之方法，其中，連接該位元線(126)與該記憶體單元(102)包含：連接選擇電晶體(130)於該記憶體單元(102)與該位元線(126)之間；以及將區塊選擇器(122)連接至該選擇電晶體(130)之選擇閘極(132)。
  4. 如申請專利範圍第1項之方法，其中，連結該參考電源(124)與該記憶體單元(102)包含： 連接選擇電晶體(130)於該記憶體單元(102)與該參考電源(124)之間；以及將區塊選擇器(122)連接至該選擇電晶體(130)之選擇閘極(132)。
  5. 如申請專利範圍第1項之方法，其中，形成該單元電晶體(106)係接面場效電晶體或蕭特基閘極場效電晶體。
  6. 一種記憶體系統(100)，包括：開關元件(104)，具有第一邊(114)與第二邊(116)；單元電晶體(106)，具有閘極端(108)；記憶體單元(102)，具有該開關元件(104)與該單元電晶體(106)，使該閘極端(108)連接至該第二邊(116)；字元線(118)，在該第一邊(114)處與該記憶體單元(102)連接；位元線(126)，與該記憶體單元(102)連接；以及參考電源(124)，只與該記憶體單元(102)的源極連接，其中，該開關元件為電阻式改變開關元件。
  7. 如申請專利範圍第6項之記憶體系統(100)，進一步包括與該位元線(126)連接之感測電路(302)。
  8. 如申請專利範圍第6項之記憶體系統(100)，其中，與該記憶體單元(102)連接之該位元線(126)包含：在該記憶體單元(102)與該位元線(126)之間之選擇電晶體(130)；以及 連接至該選擇電晶體(130)之選擇閘極(132)的區塊選擇器(122)。
  9. 如申請專利範圍第6項之記憶體系統(100)，其中，與該記憶體單元(102)連接之該參考電源(124)包含：在該記憶體單元(102)與該參考電源(124)之間之選擇電晶體(130)；以及連接至該選擇電晶體(130)之選擇閘極(132)的區塊選擇器(122)。
  10. 如申請專利範圍第6項之記憶體系統(100)，其中，該單元電晶體(106)係接面場效電晶體或蕭特基閘極場效電晶體。
TW096118020A 2006-05-22 2007-05-21 具有開關元件之記憶體系統及製作該記憶體系統的方法 TWI392088B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/419,705 US8014199B2 (en) 2006-05-22 2006-05-22 Memory system with switch element

Publications (2)

Publication Number Publication Date
TW200805635A TW200805635A (en) 2008-01-16
TWI392088B true TWI392088B (zh) 2013-04-01

Family

ID=38704740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096118020A TWI392088B (zh) 2006-05-22 2007-05-21 具有開關元件之記憶體系統及製作該記憶體系統的方法

Country Status (6)

Country Link
US (1) US8014199B2 (zh)
JP (2) JP5331683B2 (zh)
KR (1) KR101348374B1 (zh)
CN (1) CN101449370B (zh)
TW (1) TWI392088B (zh)
WO (1) WO2007142817A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8014199B2 (en) * 2006-05-22 2011-09-06 Spansion Llc Memory system with switch element
US7463524B2 (en) * 2006-10-27 2008-12-09 Winbond Electronics Corp. Reading and writing method for non-volatile memory with multiple data states
US8681528B2 (en) * 2012-08-21 2014-03-25 Ememory Technology Inc. One-bit memory cell for nonvolatile memory and associated controlling method
US9425237B2 (en) 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9768234B2 (en) 2014-05-20 2017-09-19 Crossbar, Inc. Resistive memory architecture and devices
US9633724B2 (en) 2014-07-07 2017-04-25 Crossbar, Inc. Sensing a non-volatile memory device utilizing selector device holding characteristics
US10211397B1 (en) 2014-07-07 2019-02-19 Crossbar, Inc. Threshold voltage tuning for a volatile selection device
US9698201B2 (en) 2014-07-09 2017-07-04 Crossbar, Inc. High density selector-based non volatile memory cell and fabrication
US9685483B2 (en) 2014-07-09 2017-06-20 Crossbar, Inc. Selector-based non-volatile cell fabrication utilizing IC-foundry compatible process
US9460788B2 (en) * 2014-07-09 2016-10-04 Crossbar, Inc. Non-volatile memory cell utilizing volatile switching two terminal device and a MOS transistor
US10115819B2 (en) 2015-05-29 2018-10-30 Crossbar, Inc. Recessed high voltage metal oxide semiconductor transistor for RRAM cell
TWI560715B (en) * 2014-07-28 2016-12-01 Univ Nat Chiao Tung A nonvoltile resistance memory and its operation thereof
CN105304669B (zh) * 2014-07-28 2018-08-10 财团法人交大思源基金会 一种非挥发性阻变式储存电路及其控制方法
US10096362B1 (en) 2017-03-24 2018-10-09 Crossbar, Inc. Switching block configuration bit comprising a non-volatile memory cell

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2445078A1 (de) * 1974-09-20 1976-04-01 Siemens Ag In integrierter technik hergestellter elektronischer speicher
JPH05129559A (ja) * 1991-09-01 1993-05-25 Tenki Ri バイシモスｄｒａｍセルの構造および製造方法
US5808935A (en) * 1995-01-07 1998-09-15 Samsung Electronics Co., Ltd. Common source line driving circuit for use in nonvolatile semiconductor memories
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
US5998264A (en) * 1998-03-06 1999-12-07 Wu; Shye-Lin Method of forming high density flash memories with MIM structure
US6785155B2 (en) * 2001-04-19 2004-08-31 Sanyo Electric Co., Ltd. Ferroelectric memory and operating method therefor
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US20050174835A1 (en) * 2004-02-06 2005-08-11 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US6982205B2 (en) * 2001-07-27 2006-01-03 Samsung Electronics Co., Ltd. Method and manufacturing a semiconductor device having a metal-insulator-metal capacitor
US20060019460A1 (en) * 2004-07-20 2006-01-26 Texas Instruments Incorporated Method of manufacturing a metal- insulator-metal capacitor
US20060024899A1 (en) * 2004-07-31 2006-02-02 Crenshaw Darius L Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4090254A (en) 1976-03-01 1978-05-16 International Business Machines Corporation Charge injector transistor memory
NL7700880A (nl) 1976-12-17 1978-08-01 Philips Nv Naar willekeur toegankelijk geheugen met junctieveldeffekttransistoren.
US4417325A (en) 1981-07-13 1983-11-22 Eliyahou Harari Highly scaleable dynamic ram cell with self-signal amplification
US4791611A (en) 1985-09-11 1988-12-13 University Of Waterloo VLSI dynamic memory
US4888630A (en) * 1988-03-21 1989-12-19 Texas Instruments Incorporated Floating-gate transistor with a non-linear intergate dielectric
JP3099887B2 (ja) * 1990-04-12 2000-10-16 株式会社東芝 不揮発性半導体記憶装置
JP3207226B2 (ja) * 1991-11-08 2001-09-10 ローム株式会社 不揮発性半導体記憶装置
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
KR100200078B1 (ko) 1996-10-28 1999-06-15 윤종용 강유전체 메모리 장치의 제조 방법
KR100243294B1 (ko) * 1997-06-09 2000-02-01 윤종용 반도체장치의 강유전체 메모리 셀 및 어레이
KR100224702B1 (ko) 1997-06-17 1999-10-15 윤종용 기준 셀 커패시터로 선형 커패시터를 사용하는 강유전체 메모리소자, 그에 저장된 정보를 읽는 방법 및 그 제조방법
JP2004096014A (ja) * 2002-09-03 2004-03-25 Sharp Corp 半導体不揮発性メモリセル、半導体不揮発性メモリ装置および半導体不揮発性メモリセルの製造方法
JP3835455B2 (ja) * 2003-02-21 2006-10-18 松下電器産業株式会社 不揮発性ラッチの駆動方法
JP4113493B2 (ja) * 2003-06-12 2008-07-09 シャープ株式会社 不揮発性半導体記憶装置及びその制御方法
US7099192B2 (en) * 2004-06-07 2006-08-29 Yield Microelectronics Corp. Nonvolatile flash memory and method of operating the same
DE102004041330B3 (de) * 2004-08-26 2006-03-16 Infineon Technologies Ag Speicherschaltung mit ein Widerstandsspeicherelement aufweisenden Speicherzellen
JP4783002B2 (ja) * 2004-11-10 2011-09-28 株式会社東芝 半導体メモリ素子
US7391664B2 (en) * 2006-04-27 2008-06-24 Ovonyx, Inc. Page mode access for non-volatile memory arrays
US8014199B2 (en) * 2006-05-22 2011-09-06 Spansion Llc Memory system with switch element

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2445078A1 (de) * 1974-09-20 1976-04-01 Siemens Ag In integrierter technik hergestellter elektronischer speicher
JPH05129559A (ja) * 1991-09-01 1993-05-25 Tenki Ri バイシモスｄｒａｍセルの構造および製造方法
US5808935A (en) * 1995-01-07 1998-09-15 Samsung Electronics Co., Ltd. Common source line driving circuit for use in nonvolatile semiconductor memories
US5981335A (en) * 1997-11-20 1999-11-09 Vanguard International Semiconductor Corporation Method of making stacked gate memory cell structure
US5998264A (en) * 1998-03-06 1999-12-07 Wu; Shye-Lin Method of forming high density flash memories with MIM structure
US6785155B2 (en) * 2001-04-19 2004-08-31 Sanyo Electric Co., Ltd. Ferroelectric memory and operating method therefor
US6982205B2 (en) * 2001-07-27 2006-01-03 Samsung Electronics Co., Ltd. Method and manufacturing a semiconductor device having a metal-insulator-metal capacitor
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US20050174835A1 (en) * 2004-02-06 2005-08-11 Unity Semiconductor Corporation Multi-resistive state element with reactive metal
US20060019460A1 (en) * 2004-07-20 2006-01-26 Texas Instruments Incorporated Method of manufacturing a metal- insulator-metal capacitor
US20060024899A1 (en) * 2004-07-31 2006-02-02 Crenshaw Darius L Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode

Also Published As

Publication number Publication date
JP2009538491A (ja) 2009-11-05
JP5705247B2 (ja) 2015-04-22
CN101449370B (zh) 2013-06-26
WO2007142817A3 (en) 2008-03-13
WO2007142817A2 (en) 2007-12-13
KR20090020594A (ko) 2009-02-26
CN101449370A (zh) 2009-06-03
KR101348374B1 (ko) 2014-01-07
US8014199B2 (en) 2011-09-06
US20070268744A1 (en) 2007-11-22
TW200805635A (en) 2008-01-16
JP2013118043A (ja) 2013-06-13
JP5331683B2 (ja) 2013-10-30

Similar Documents

Publication Publication Date Title
TWI392088B (zh) 具有開關元件之記憶體系統及製作該記憶體系統的方法
US10192622B2 (en) Systems, methods, and apparatus for memory cells with common source lines
US20070279977A1 (en) Semiconductor magnetic memory
KR20040068552A (ko) 반도체 디바이스
US8259500B2 (en) Non volatile memory circuit with tailored reliability
US10825827B2 (en) Non-volatile memory with pool capacitor
US10056262B2 (en) Non-volatile memory having individually optimized silicide contacts and process therefor
US10789992B2 (en) Non-volatile memory with capacitors using metal under pads
TW202013380A (zh) 非揮發性記憶體單元以及非揮發性記憶體陣列
US10818685B2 (en) Non-volatile memory with pool capacitor
CN100367506C (zh) 字节操作非易失性半导体存储装置
KR100624463B1 (ko) 노어 구조의 하이브리드 멀티비트 비휘발성 메모리 소자 및그 동작 방법
US8759915B2 (en) Semiconductor field-effect transistor, memory cell and memory device
US10192616B2 (en) Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US9245898B2 (en) NAND flash memory integrated circuits and processes with controlled gate height
US11444016B2 (en) Non-volatile memory with capacitors using metal under signal line or above a device capacitor
US8379431B2 (en) Semiconductor memory device and writing method thereof
TWI533310B (zh) The operation of low cost electronic erasure rewritable read only memory array
JP4917363B2 (ja) 半導体記憶装置およびそれを備えた電子機器
CN116266468A (zh) 非易失性存储器胞及非易失性存储器胞阵列
JP2007128564A (ja) 不揮発性半導体記憶装置及びその書き込み方法
JP2003173689A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees