JP2013069759A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013069759A JP2013069759A JP2011205945A JP2011205945A JP2013069759A JP 2013069759 A JP2013069759 A JP 2013069759A JP 2011205945 A JP2011205945 A JP 2011205945A JP 2011205945 A JP2011205945 A JP 2011205945A JP 2013069759 A JP2013069759 A JP 2013069759A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- type transistor
- resistance element
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】第1の絶縁膜111、第1の電極112、第2の絶縁膜113、及び第2の電極114を含むゲート構造を有するメモリセルMCが複数設けられた記憶部11と、少なくとも外部100からのデータを受信し、記憶部にデータを供給する端子15と、第1の絶縁膜、第1及び第2の電極とを含むゲート構造を有し、電流経路の一端に第1の電圧が印加される第1導電型の第1のトランジスタ16a、一端が第1のトランジスタの電流経路の他端に接続され、他端が端子に接続される第1の抵抗素子16b、一端が端子及び第1の抵抗素子の他端に接続される第2の抵抗素子16c及び、ゲート構造を有し、電流経路の一端が第2の抵抗素子の他端に接続され、電流経路の他端に第2の電圧が印加される第2導電型の第2のトランジスタ16dを含む第1の回路16と、を備える。
【選択図】 図3
Description
<1.1 構成>
<1.1.1 メモリシステムの構成>
図1を用いて、第1の実施形態に係る半導体装置の構成について説明する。図1は、第1の実施形態に係るメモリシステムの基本的な構成を概略的に示したブロック図である。
図2を用いて、第1の実施形態に係るNAND型フラッシュメモリ10の構成を概略的に説明する。図2は、第1の実施形態に係るNAND型フラッシュメモリ10の基本的な構成を模式的に示すブロック図である。
図3を用いて、第1の実施形態に係るデータ入出力端子15、及び終端回路16の回路を概略的に説明する。図3は、第1の実施形態に係るデータ入出力端子15、及び終端回路16の基本的な回路を模式的に示す回路図である。
抵抗素子16bは、一端がトランジスタ16aの電流経路の他端に接続され、他端がIOピン15aに接続される。
抵抗素子16cは、一端がIOピン15a及び抵抗素子16bの他端に接続される。
n型トランジスタ16dは、電流経路の一端が抵抗素子16cの他端に接続され、電流経路の他端に接地電位VSSQが印加され、ゲートに信号ODTENBが印加される。
尚、p型トランジスタ16a及びn型トランジスタ16dを区別しない場合には、単にスイッチトランジスタと称することがある。また、信号ODTENBnは、信号ODTENBの反転信号である。そして、信号ODTENBn及び信号ODTENBは、制御回路18から与えられるものである。
次に、図5を用いて、p型トランジスタ及びn型トランジスタの電流―電圧(|IDS|―|VDS|)特性(抵抗特性とも称す)について説明する。図5は、p型トランジスタ16a及びn型トランジスタ16dの電流―電圧特性を示したグラフである。横軸が電圧、縦軸が電流である。また、横軸の数値は、具体的な電圧そのものを示すものではない。
本例の終端回路16では、プルアップ回路の抵抗値Rpup_totalと、プルダウン回路の抵抗値Rpdn_totalとが等しくなる(Rpup_total=Rpdn_total)ように、p型トランジスタ16aの抵抗値及び抵抗素子16bの抵抗値と、n型トランジスタ16dの抵抗値及び抵抗素子16cの抵抗値とが調整される。尚、本明細書では、製造ばらつき等に起因するばらつきは、誤差範囲内とする。そのため、Rpup_totalと、Rpdn_totalとが多少ばらついていても、互いの値は等しいと解する。
次に、図3を用いて、第1の実施形態に係る終端回路16の動作について説明する。
上述した実施形態の半導体装置(メモリ)10によれば、半導体基板110a上に設けられた第1の絶縁膜111、第1の絶縁膜111上に設けられた第1の電極112、第1の電極112上に設けられた第2の絶縁膜113、及び第2の絶縁膜113上に設けられた第2の電極114を含むゲート構造を有するメモリセルMCが複数設けられた記憶部11と、少なくとも外部(コントローラ)100からのデータを受信し、記憶部(メモリセルアレイ)11にデータを供給する端子15と、を有している。また、半導体装置10は、半導体基板110c上に設けられた第1の絶縁膜111と、第1の絶縁膜111上に設けられた第1及び第2の電極112、114とを含むゲート構造を有し、電流経路の一端に第1の電圧が印加される第1導電型(p型)の第1のトランジスタ16a、一端が第1のトランジスタ16aの電流経路の他端に接続され、他端が端子15に接続される第1の抵抗素子16b、一端が端子15及び第1の抵抗素子16bの他端に接続される第2の抵抗素子16c及び、半導体基板110e上に設けられ、前記第1のトランジスタ16aと同一のゲート構造を有し、電流経路の一端が第2の抵抗素子16cの他端に接続され、電流経路の他端に第2の電圧が印加される第1導電型とは異なる第2導電型(n型)の第2のトランジスタ16dを含む第1の回路16を備える。ところで、第1のトランジスタ16aの抵抗値Ron_pと、第2のトランジスタ16dの抵抗値Ron_nとは異なり、第1の抵抗素子16bの抵抗値Rpupと、第2の抵抗素子16cの抵抗値Rpdnとは異なる。更に第1のトランジスタ16aの抵抗値Ron_pと、第1の抵抗素子16bの抵抗値Rpupとの合計Rpup_totalは、第2のトランジスタ16dの抵抗値Ron_nと、第2の抵抗素子16cの抵抗値Rpdnとの合計Rpdn_nと等しい。
次に、第2の実施形態に係る半導体装置ついて説明する。第2の実施形態では、プルアップ回路において、それぞれ抵抗値の異なる複数のトランジスタを並列に配置し、プルダウン回路において、それぞれ抵抗値の異なる複数のトランジスタを並列に配置する点で第1の実施形態と異なる。尚、第2の実施形態において、上述した第1の実施形態と略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
図8を用いて、第2の実施形態に係る終端回路16の回路を概略的に説明する。図8は、第2の実施形態に係る終端回路16の基本的な回路を模式的に示す回路図である。
次に、p型トランジスタ及びn型トランジスタを選択する方法について説明する。
例えば、出荷前にメモリ(チップ)10毎にテストを行い、終端回路16の終端抵抗の線形性が最も良くなるように、p型トランジスタ16a0〜16a4の中から一つを選択し、同様にn型トランジスタ16d0〜16d4の中から一つを選択する。その際、p型トランジスタ16a0〜16a4に対応する信号ODTENBn<0>〜<4>、及びn型トランジスタ16d0〜16d4に対応するODTENB<0>〜<4>を適宜制御する。最適なp型トランジスタ16a及び最適なn型トランジスタ16dが選択された後は、上述した第1の実施形態で説明した動作と同様に動作する。
上述した実施形態によれば、半導体装置10は、半導体基板110c上に設けられた第1の絶縁膜111と、第1の絶縁膜111上に設けられた第1及び第2の電極112、114とを含むゲート構造を有し、電流経路の一端に第1の電圧が印加され、ゲート構造のサイズがそれぞれ異なる複数の第1導電型の第1のトランジスタ16a0〜16a4、一端が第1のトランジスタ16a0〜16a4の電流経路の他端に接続され、他端が端子15に接続される第1の抵抗素子16b、一端が端子15及び第1の抵抗素子16bの他端に接続される第2の抵抗素子16c及び、半導体基板110e上に設けられ、第1のトランジスタ16a0〜16a4と同一構造のゲート構造を有し、電流経路の一端が第2の抵抗素子16cの他端に接続され、電流経路の他端に第2の電圧が印加され、ゲート構造のサイズがそれぞれ異なる複数の第2導電型の第2のトランジスタ16d0〜16d4を含む第1の回路16を備えている。
次に、第3の実施形態に係る半導体装置ついて説明する。第3の実施形態では、メモリセルアレイ11に、終端回路16のトランジスタ情報を記憶する点で第2の実施形態と異なる。尚、第3の実施形態において、上述した第2の実施形態と略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
第3の実施形態に係る制御部18は、第2の実施形態で説明した終端回路16の終端抵抗のテストの後、選択された信号ODTENBn<0>〜<4>、及びODTENB<0>〜<4>(以下、トランジスタ選択情報等と呼ぶ)を、ROM fuse領域11aに記憶する。
上述した実施形態によれば、メモリセルアレイ11は、第1のトランジスタ16a0〜16a4のゲートに印加される第1の信号ODTENBn<0>〜<4>と、第2のトランジスタ16d0〜16d4のゲートに印加される第2の信号ODTENB<0>〜<4>と、を格納する。
次に、第4の実施形態に係る半導体装置ついて説明する。第4の実施形態では、データ出力バッファに終端回路を組み込む点で第1の実施形態と異なる。尚、第4の実施形態において、上述した第1の実施形態と略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
図9を用いて、第4の実施形態に係るデータ入出力バッファ14について説明する。図9は、第4の実施形態に係るデータ入出力バッファ14の基本的な構成について模式的に示した回路図である。
抵抗素子14bは、一端にp型トランジスタ14aの電流経路の他端が接続され、他端にIOピン15aが接続される。
抵抗素子14cは、一端にIOピン15a及び抵抗素子14bの他端が接続される。
n型トランジスタ14dは、電流経路の一端に抵抗素子14cの他端が接続され、電流経路の他端に接地電位VSSQが印加される。
NOR回路14fは、第1の入力端子に信号BUFENBnが入力され、第2の入力端子に信号IO_preが入力され、NOR回路14eの第2の入力端子にNOR演算結果を出力する。
NOR回路14eは、第1の入力端子に信号ODTENBが入力され、第2の入力端子にNOR回路14fの出力が入力され、p型トランジスタ14aのゲートにNOR演算結果を出力する。
NAND回路14hは、第1の入力端子に信号BUFENBが入力され、第2の入力端子に信号IO_preが入力され、NAND回路14gの第2の入力端子にNAND演算結果を出力する。
NAND回路14gは、第1の入力端子に信号ODTENBnが入力され、第2の入力端子にNAND回路14hの出力が入力され、n型トランジスタ14dのゲートにNAND演算結果を出力する。
尚、信号BUFENBnは、信号BUFENBの反転信号であり、信号ODTENBnは、信号ODTENBの反転信号であり、制御回路18によって供給される。
<4.2.1 データを外部からメモリ10に入力する場合>
p型トランジスタ14aをオン状態に保つように、各信号を制御する。具体的には、信号ODTENBは“H”である。また、n型トランジスタ14dをオン状態に保つように、各信号を制御する。具体的には、信号ODTENBnは“L”である。
p型トランジスタ14aをオフ状態に保つように、各信号を制御する。具体的には、信号BUFENBnは“L”、信号IO_preは“H”、信号ODTENBは“L”である。また、n型トランジスタ14dをオン状態に保つように、各信号を制御する。具体的には、信号BUFENBは“H”、信号ODTENBnは“H”である。
p型トランジスタ14aをオン状態に保つように、各信号を制御する。具体的には、信号BUFENBnは“L”、信号IO_preは“L”、信号ODTENBは“L”である。また、n型トランジスタ14dをオフ状態に保つように、各信号を制御する。具体的には、信号BUFENBは“H”、信号ODTENBnは“H”である。
上述した実施形態によれば、端子15が、データを記憶部11に供給する場合、第1のトランジスタ16a及び第2のトランジスタ16dはオン状態になり、第1の回路16が、端子15にデータを出力する場合、記第1のトランジスタ16a及び第2のトランジスタ16dのいずれか一方がオン状態になり、他方がオフ状態になる。
尚、上述した各抵抗素子は、メタル配線(W、Cu、Al等)、ゲート材料(シリサイド)、またはフローティングゲート材料(ポリシリコン)等を用いることで形成することも可能である。終端回路が動作する際は、電流が流れ続けているので、上述した各抵抗素子としては、エレクトロマイグレーションに強い材料、例えばWが好ましい。
11…メモリセルアレイ、 11a…ROM fuse領域
12…ビット線制御回路、 13…カラムデコーダ、 14…データ入出力バッファ
14a…p型トランジスタ、 14b…抵抗素子、 14c…抵抗素子
14d…n型トランジスタ、 14f…NOR回路、 14e…NOR回路
14h…NAND回路、 14g…NAND回路
15…データ入出力端子、 15a…入出力ピン
16…終端回路、 16a…p型トランジスタ、 16b…抵抗素子
16c…抵抗素子、 16d…n型トランジスタ、
16a0〜16a4…p型トランジスタ、 16d0〜16d4…n型トランジスタ
17…ロウデコーダ、 18…制御回路、 19…制御信号入力端子
20…ソース線制御回路、 100…コントローラ
141…データ入力バッファ、 142…データ出力バッファ
161…プルアップ回路、 162…プルダウン回路
200…ホスト機器。
Claims (5)
- 半導体基板上に設けられた第1の絶縁膜、前記第1の絶縁膜上に設けられた第1の電極、前記第1の電極上に設けられた第2の絶縁膜、及び前記第2の絶縁膜上に設けられた第2の電極を含むゲート構造を有するメモリセルが複数設けられた記憶部と、
少なくとも外部からのデータを受信し、前記記憶部に前記データを供給する端子と、
前記半導体基板上に設けられた前記第1の絶縁膜と、前記第1の絶縁膜上に設けられた前記第1及び第2の電極とを含むゲート構造を有し、電流経路の一端に第1の電圧が印加される第1導電型の第1のトランジスタ、
一端が前記第1のトランジスタの電流経路の他端に接続され、他端が前記端子に接続される第1の抵抗素子、
一端が前記端子及び前記第1の抵抗素子の他端に接続される第2の抵抗素子及び、
前記第1のトランジスタと同一の前記ゲート構造を有し、電流経路の一端が前記第2の抵抗素子の他端に接続され、電流経路の他端に第2の電圧が印加される前記第1導電型とは異なる第2導電型の第2のトランジスタ
を含む第1の回路と、
を備えることを特徴とする半導体装置。 - 前記第1のトランジスタの抵抗値と、
前記第2のトランジスタの抵抗値とは異なり、
前記第1の抵抗素子の抵抗値と、
前記第2の抵抗素子の抵抗値とは異なり、
前記第1のトランジスタの抵抗値と、前記第1の抵抗素子の抵抗値との合計は、前記第2のトランジスタの抵抗値と、前記第2の抵抗素子の抵抗値との合計と等しいことを特徴とする請求項1に記載の半導体装置。 - 半導体基板上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられた第1の電極と、前記第1の電極上に設けられた第2の絶縁膜と、前記第2の絶縁膜上に設けられた第2の電極を含むゲート構造を有するメモリセルが複数設けられた記憶部と、
少なくとも外部からのデータを受信し、前記記憶部に前記データを供給する端子と、
前記半導体基板上に設けられた前記第1の絶縁膜と、前記第1の絶縁膜上に設けられた前記第1及び第2の電極とを含むゲート構造を有し、電流経路の一端に第1の電圧が印加され、サイズがそれぞれ異なる複数の第1導電型の第1のトランジスタ、
一端が前記第1のトランジスタの電流経路の他端に接続され、他端が前記端子に接続される第1の抵抗素子、
一端が前記端子及び前記第1の抵抗素子の他端に接続される第2の抵抗素子及び、
前記第1のトランジスタと同一の前記ゲート構造を有し、電流経路の一端が前記第2の抵抗素子の他端に接続され、電流経路の他端に第2の電圧が印加され、サイズがそれぞれ異なる複数の前記第1導電型とは異なる第2導電型の第2のトランジスタ
を含む第1の回路と、
を備えることを特徴とする半導体装置。 - 前記記憶部は、
前記第1のトランジスタのゲートに印加される第1の信号と、
前記第2のトランジスタのゲートに印加される第2の信号と、
を記憶することを特徴とする請求項3に記載の半導体装置。 - 前記端子が、データを前記記憶部に供給する場合、
前記第1のトランジスタ及び前記第2のトランジスタはオン状態になり、
前記第1の回路が、前記端子にデータを出力する場合、
前記第1のトランジスタ及び前記第2のトランジスタのいずれか一方がオン状態になり、他方がオフ状態になることを特徴とする、請求項1乃至4のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011205945A JP2013069759A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011205945A JP2013069759A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013069759A true JP2013069759A (ja) | 2013-04-18 |
Family
ID=48475142
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011205945A Withdrawn JP2013069759A (ja) | 2011-09-21 | 2011-09-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013069759A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11232051B2 (en) | 2020-02-27 | 2022-01-25 | Kioxia Corporation | Non-volatile semiconductor storage device |
-
2011
- 2011-09-21 JP JP2011205945A patent/JP2013069759A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11232051B2 (en) | 2020-02-27 | 2022-01-25 | Kioxia Corporation | Non-volatile semiconductor storage device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7404219B2 (ja) | 複数の選択ゲートと異なるバイアス条件を有するメモリ素子 | |
US10354730B2 (en) | Multi-deck memory device with access line and data line segregation between decks and method of operation thereof | |
US11670370B2 (en) | 3D memory device including shared select gate connections between memory blocks | |
US7812390B2 (en) | Semiconductor memory device with memory cells on multiple layers | |
US11929352B2 (en) | Semiconductor memory device having transistors between bonding pads and word lines | |
US10074664B2 (en) | Semiconductor memory device including slimming structure | |
US7940563B2 (en) | Nonvolatile storage device and bias control method thereof | |
US11211403B2 (en) | Nonvolatile memory device having a vertical structure and a memory system including the same | |
JP5491741B2 (ja) | 半導体記憶装置 | |
US10770149B2 (en) | Non-volatile memory device | |
US9601207B2 (en) | Semiconductor memory device and method of operating the same | |
US20230136479A1 (en) | Data erasure verification for three-dimensional non-volatile memory | |
US11682581B2 (en) | Memory device including self-aligned conductive contacts | |
JP2013069759A (ja) | 半導体装置 | |
US11824003B2 (en) | Semiconductor device | |
US11189335B2 (en) | Double write/read throughput by CMOS adjacent array (CaA) NAND memory | |
US10622033B2 (en) | Semiconductor storage device | |
US11114171B2 (en) | Non-volatile memory device | |
US20230395501A1 (en) | Memory device including source structure having conductive islands of different widths | |
US20240005997A1 (en) | Semiconductor storage device | |
CN117750783A (zh) | 半导体存储装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20141202 |