CN100535713C - 液晶显示器件及其驱动方法 - Google Patents

液晶显示器件及其驱动方法 Download PDF

Info

Publication number
CN100535713C
CN100535713C CNB2006100872725A CN200610087272A CN100535713C CN 100535713 C CN100535713 C CN 100535713C CN B2006100872725 A CNB2006100872725 A CN B2006100872725A CN 200610087272 A CN200610087272 A CN 200610087272A CN 100535713 C CN100535713 C CN 100535713C
Authority
CN
China
Prior art keywords
pattern
polycrystalline semiconductor
electrode
semiconductor pattern
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006100872725A
Other languages
English (en)
Other versions
CN1963602A (zh
Inventor
安智煐
朴容仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1963602A publication Critical patent/CN1963602A/zh
Application granted granted Critical
Publication of CN100535713C publication Critical patent/CN100535713C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Abstract

液晶显示器件包括在基板非显示区域中的p-型驱动薄膜晶体管和n-型驱动薄膜晶体管。该p-型驱动薄膜晶体管包括第一多晶硅半导体图案、第一栅极、第一源极和第一漏极。该n-型驱动薄膜晶体管包括第二多晶硅半导体图案、第二栅极、第二源极和第二漏极。液晶显示器件进一步包括在基板显示区域中彼此交叉确定像素区域的栅线和数据线、和与栅线和数据线连接的像素驱动薄膜晶体管。该像素薄膜晶体管包括第三多晶硅半导体图案、第三栅极、第三源极和第三漏极。液晶显示器件进一步包括覆盖并直接接触第三漏极的像素电极、覆盖并直接接触第一源极和第一漏极、第二源极和第二漏极每一个的遮光图案、和覆盖并直接接触数据线和第三源极的遮光线。

Description

液晶显示器件及其驱动方法
本发明要求2005年11月9日在韩国提交的韩国专利申请第10-2005-0106839号的优先权，在此引入其全部内容作为参考。
技术领域
本发明涉及一种液晶显示器件，尤其涉及一种液晶显示器件及其制造方法。
背景技术
近年来，显示器件一般使用阴极射线管(CRT)。目前，正在努力研究和发展作为CRT替代品的各种类型的平板显示器，如液晶显示(LCD)器件、等离子体显示面板(PDP)、场发射显示器(FED)、和电致发光显示器(ELD)。具体地说，这些类型的平板显示器件以有源矩阵型显示驱动，在有源矩阵型显示中利用其中的多个薄膜晶体管驱动以矩阵形式排列的多个像素。在有源矩阵型平板显示中，液晶显示(LCD)器件和电致发光显示(ELD)器件由于其高分辨率、显示色彩的能力以及在显示运动图像方面的优越性而广泛用于笔记本计算机和台式计算机。
一般地，LCD器件包括彼此间隔并面对的矩阵基板和彩色滤色片基板，在两个基板之间夹入液晶材料。两个基板包括彼此面对的电极从而在电极之间施加的电压产生液晶材料的电场。液晶材料中液晶分子的排列根据产生的电场强度而在产生的电场方向上改变，由此改变LCD器件的光透射率。因而，LCD器件通过改变产生的电场强度显示图像。
近年来，使用有源矩阵型LCD器件，其中薄膜晶体管以矩阵方式设置在阵列基板上。多晶硅或多晶硅用作薄膜晶体管的半导体层。当使用氢化多晶硅(a-Si:H)时，可使用较低的温度处理，因而可使用较低价格的基板。然而，因为氢化多晶硅具有较差的电场特性，如0.1到1.0cm2/Vs的迁移率，所以很难使用氢化多晶硅形成直接在阵列基板上的驱动电路。多晶硅具有比氢化多晶硅高的迁移率。因此，当使用多晶硅时，可在阵列基板上很容易地直接形成驱动电路，且液晶显示面板具有紧凑的尺寸。
图1是依照现有技术的LCD器件阵列基板的示意性平面图。
如图1中所示，在基板10中确定了显示区域D1和非显示区域D2。在显示区域D1中，多条栅线12和多条数据线14设置在基板10上并彼此交叉从而确定多个像素区域P。在每个像素区域P中，设置有像素薄膜晶体管T和像素电极17。像素薄膜晶体管T是n-型或p-型。
在非显示区域D2中，在基板10上设置有栅驱动电路16和数据驱动电路18。栅驱动电路16设置在基板10的一侧并给栅线12供给栅信号，数据驱动电路18设置在基板10的另一侧并给数据线14供给数据信号。栅和数据驱动电路16和18包括CMOS(互补金属氧化物半导体)器件，其具有n-型驱动晶体管和p-型驱动薄膜晶体管。
图2是图1中LCD器件的阵列基板显示区域的平面图。
如图2中所示，在基板30上，栅线GL沿着第一方向延伸，数据线DL沿着第二方向延伸。栅线GL和数据线DL彼此交叉以确定像素区域P。存储线SL沿阵第一方向延伸并与栅线GL间隔开。
像素薄膜晶体管T设置在栅线和数据线GL和DL的交叉部分处。像素薄膜晶体管T包括栅极52、多晶硅半导体图案38、源极74a和漏极74b。像素电极82设置在像素区域P中并与漏极74b接触。在像素区域P中设置有包含第一，第二和第三存储电极40，54和76的存储电容器Cst。
图3A是图1中LCD器件的一部分驱动电路的截面图，图3B是沿图2的线III-III提取的截面图。
如图3A和3B中所示，非显示区域D2中的驱动电路(栅或数据驱动电路)DC包括CMOS器件，CMOS器件包括p-型驱动薄膜晶体管T(p)和n-型驱动薄膜晶体管T(n)。
在显示区域D1的像素区域P中，设置有与像素薄膜晶体管Ts接触的像素电极82和像素存储电容器Cst。像素薄膜晶体管Ts是n-型或p-型薄膜晶体管，n-型薄膜晶体管主要用作像素薄膜晶体管Ts。像素存储电容器Cst包括第一，第二和第三存储电极40，54和76。像素存储电容器Cst包括第一存储电容器C1和第二存储电容器C2。
图4A到4I所示为在现有技术阵列基板非显示区域的制造工序中的截面图，图5A到5I所示为在现有技术阵列基板显示区域的制造工序中的截面图，图6A到6I是分别沿图5A到5I的线III-III提取的截面图。
如图4A，5A和6A中所示，在具有显示区域D1和非显示区域D2的基板30上形成缓冲层32。显示区域D1具有像素区域P、开关区域A3和存储区域A4，非显示区域D2具有p-型区域A1和n-型区域A2。在缓冲层32上沉积氢化多晶硅(a-Si:H)并结晶。以第一掩模工序将结晶的硅(多晶硅)层构图，从而在p-型区域A1、n-型区域A2、开关区域A3和存储区域A4中分别形成第一，第二，第三和第四多晶硅半导体图案34，36，38和40。第三和第四多晶硅图案38和40形成为一体。
如图4B，5B和6B中所示，在具有多晶硅半导体图案34，36，38和40上沉积光刻胶并以第二掩模工序构图，从而形成光刻胶图案42。光刻胶图案42覆盖了p-型区域A1、n-型区域A2和开关区域A3。对第四多晶硅半导体图案40执行使用n+离子的离子掺杂工序。通过掺杂工序，减小了第四多晶硅半导体图案40的电阻。在掺杂工序之后，移除光刻胶图案42。掺杂的第四多晶硅半导体图案40是第一存储电极40。
如图4C，5C和6C中所示，在具有第一存储电极40的基板30上形成栅绝缘层46。在栅绝缘层46上沉积金属材料层并以第三掩模工序构图，从而形成第一到第三栅极48，50和52以及第二存储电极54。第一到第三栅极48，50和52分别对应于第一到第三多晶硅半导体图案34，36和38的中部，第二存储电极54对应于第一存储电极40。在第三掩模工序中，还形成了栅线GL和存储线SL。
如图4D，5D和6D中所示，在第四掩模工序中，在具有栅极48，50和52的基板30上沉积光刻胶并进行构图，从而形成光刻胶图案56。光刻胶图案56覆盖了p-型区域A1。对n-型区域A2和开关区域A3执行使用n+离子的离子掺杂工序。用n+离子掺杂第二和第三多晶硅半导体图案36和38的侧部。第二和第三多晶硅半导体图案36和38的离子掺杂的侧部具有欧姆接触特性。然后移除光刻胶图案56。
如图4E，5E和6E中所示，在第五掩模工序中，在完成了n+掺杂工序的基板30上沉积光刻胶并进行构图，从而形成光刻胶图案58。光刻胶图案58覆盖n-型区域A2、开关区域A3和存储区域A4。对p-型区域A1执行使用p+离子的离子掺杂工序。用p+离子掺杂第一多晶硅半导体图案34的侧部。第一多晶硅半导体图案34的离子掺杂的侧部具有欧姆接触特性。然后移除光刻胶图案58。
如图4F，5F和6F中所示，在其中完成了p+掺杂工序的基板30上形成层间绝缘膜60。在第六掩模工序中，对栅绝缘层46和层间绝缘膜60进行构图，从而形成暴露第一多晶硅半导体图案34的离子掺杂部分的第一和第二接触孔62a和62b、暴露第二多晶硅半导体图案36的离子掺杂部分的第三和第四接触孔64a和64b、和暴露第三多晶硅半导体图案38的离子掺杂部分的第五和第六接触孔66a和66b。
如图4G，5G和6G中所示，在第七掩模工序中，在钝化层60上沉积金属材料并构图，从而形成与第一多晶硅半导体图案34的离子掺杂部分接触的第一源极和漏极70a和70b、与第二多晶硅半导体图案36的离子掺杂部分接触的第二源极和漏极72a和72b、和与第三多晶硅半导体图案38的离子掺杂部分接触的第三源极和漏极74a和74b。同时形成数据线DL，并在存储区域A4中形成从第三漏极74b延伸的第三存储电极76。
通过上面的第一到第七掩模工序，在非显示区域D2中形成具有n-型驱动薄膜晶体管和p-型驱动薄膜晶体管的CMOS。在显示区域D1的开关区域A3中形成n-型像素薄膜晶体管，并且形成了包括由第一和第二电极40和54形成的第一存储电容器C1和由第二和第三电极54和76形成的第二存储电容器C2的像素存储电容器。
如图4H，5H和6H中所示，在具有数据线DL的基板30上形成钝化层78。在第八掩模工序中，对钝化层78进行构图，从而形成暴露第三存储电极76(或第三漏极74b)的漏极接触孔80。
如图4I，5I和6I中所示，在第九掩模工序中，在钝化层78上沉积透明导电材料并构图，从而形成像素电极82。像素电极82通过漏极接触孔(图6H中的80)与第三漏极74b连接。
通过上面的第一到第九掩模工序，制造了其上直接形成有驱动电路的现有的阵列基板。随着掩模工序增加，产品成本也增加，且生产率降低了。因此需要减小掩模工序。
发明内容
液晶显示器件包括在基板非显示区域中的p-型驱动薄膜晶体管和n-型驱动薄膜晶体管。该p-型驱动薄膜晶体管包括第一多晶硅半导体图案、第一栅极、第一源极和第一漏极。该n-型驱动薄膜晶体管包括第二多晶硅半导体图案、第二栅极、第二源极和第二漏极。液晶显示器件进一步包括在基板显示区域中彼此交叉确定像素区域的栅线和数据线、和与栅线和数据线连接的像素驱动薄膜晶体管。该像素薄膜晶体管包括第三多晶硅半导体图案、第三栅极、第三源极和第三漏极。液晶显示器件进一步包括覆盖并直接接触第三漏极的像素电极、覆盖并直接接触第一源极和第一漏极、第二源极和第二漏极每一个的遮光图案、和覆盖并直接接触数据线和第三源极的遮光线。
在另一个方面中，一种制造液晶显示器件的方法包括：在基板非显示区域的p-型和n-型区域中分别形成第一和第二多晶硅半导体图案、在基板显示区域的开关区域和存储区域中分别形成第三和第四多晶硅半导体图案、在第四多晶硅半导体图案上形成存储图案。第四多晶硅半导体图案从第三多晶硅图案延伸。一种制造液晶显示器件的方法进一步包括在第一到第四多晶硅半导体图案上形成栅绝缘层，在栅绝缘层上方，在p-型区域中形成第一栅极、在n-型区域中形成第一金属图案、在开关区域和存储区域中形成第二金属图案、形成与第二金属图案连接的栅线。一种制造液晶显示器件的方法进一步包括在形成第一栅极和第一和第二金属图案后用p+离子掺杂第一多晶硅半导体图案的第一源部和漏部，由n-型区域中的第一金属图案形成第二栅极，由开关区域和存储区域中的第二金属图案分别形成第三栅极和第二存储电极。一种制造液晶显示器件的方法进一步包括在形成第二和第三栅极以及第二存储电极之后用n+离子掺杂第二多晶硅半导体图案的第二源极和漏极部以及第三多晶硅半导体图案的第三源极和漏极部，在第一到第三栅极和第二存储电极上形成层间绝缘膜，形成层间绝缘膜的接触孔，其暴露第一源部和漏部、第二源部和漏部、第三源部的每一个以及第三漏部、第四多晶硅半导体图案和存储图案之一。该制造液晶显示器件的方法进一步包括在n-型区域、p-型区域和开关区域的每一个中都形成源极和漏极、在存储区域中形成第二存储电极、在层间绝缘膜上形成与开关区域的源极连接的数据线，在开关区域的漏极和第三存储电极上形成像素电极、在n-型区域和p-型区域的源极和漏极上形成遮光图案、在数据线和开关区域的源极上形成遮光线，其中第一存储电极包括所述存储图案和第四多晶硅半导体图案。
在另一个方面中，液晶显示器件包括：在基板非显示区域中的p-型驱动薄膜晶体管和n-型驱动薄膜晶体管以及在基板显示区域中的像素薄膜晶体管。p-型、n-型和像素薄膜晶体管每一个都包括多晶硅半导体图案、在多晶硅半导体图案上的栅极、和栅极上的源极和漏极。液晶显示器件进一步包括在多晶硅半导体图案和栅极之间的栅绝缘层、在栅极与源极和漏极之间的层间绝缘膜、和彼此交叉从而确定显示区域的像素区域的栅线和数据线。液晶显示器件进一步包括像素区域中的像素电极、和与像素薄膜晶体管连接的存储电容器。存储电容器包括第一存储电极，其具有从像素薄膜晶体管延伸的多晶硅半导体图案延伸的存储多晶硅半导体图案和在存储多晶硅半导体图案正上方的存储图案、在栅绝缘层上的第二存储电极、和从像素薄膜晶体管的漏极延伸的第三存储电极。
应当理解，前面一般的描述和下面详细的描述都是示范性的和解释性的，意在提供如权利要求所述的本发明的进一步解释。
附图说明
所附附图用于对发明作进一步说明并作为本说明书的一部分，其阐述了本发明的实施方式并与附图说明结合以用于解释本发明的原理。
图1所示为依照现有技术的LCD器件阵列基板的示意性平面图；
图2所示为图1中LCD器件阵列基板的显示区域的平面图；
图3A所示为图1中LCD器件的一部分驱动电路的截面图；
图3B所示为沿图2的线II-II提取的截面图；
图4A到4I所示为在现有技术阵列基板的非显示区域的制造工序中的截面图；
图5A到5I所示为在现有技术阵列基板的显示区域的制造工序中的平面图；
图6A到6I所示为分别沿图5A到5I的线III-III提取的截面图；
图7所示为依照本发明示例性实施方式的LCD器件阵列基板的显示区域的平面图；
图8A所示为依照本发明示例性实施方式的LCD器件阵列基板的驱动电路的非显示区域的截面图；
图8B所示为沿图7的线V-V提取的截面图；
图9A到9N所示为在依照本发明示例性实施方式的阵列基板的非显示区域制造工序中的截面图；
图10A到10N所示为在依照本发明示例性实施方式的阵列基板的显示区域制造工序中的平面图；以及
图11A到11N所示为分别沿图10A到10N的线V-V的截面图。
具体实施方式
现在将详细描述本发明的优选实施方式，在附图中示出了其实施例。
图7是依照本发明示例性实施方式的LCD器件阵列基板的显示区域的平面图。
如图7中所示，在基板100上，栅线GL沿第一方向延伸，数据线DL沿第二方向延伸。栅线GL和数据线DL彼此交叉以确定像素区域P。存储线SL与栅线GL间隔开并沿第一方向延伸。
像素薄膜晶体管设置在栅线GL和数据线DL的交叉部分处。像素薄膜晶体管包括栅极148、多晶硅半导体图案116、源极164a和漏极164b。
像素电极170设置在像素区域P中并不需要通过接触孔而是直接与漏极164b接触。
在像素区域P中设置有包括第一，第二和第三存储电极S1，150和166的存储电容器Cst。第一存储电极S1具有从多晶硅半导体图案116延伸的存储部118和存储图案124。第二存储电极150从存储线SL延伸。第三存储电极166从漏极164b延伸。
像素电极170覆盖了漏极164b和第三存储电极166。以与像素电极170相同的层设置遮光线173，其覆盖数据线DL和源极164a。
图8A是依照本发明示例性实施方式的LCD器件阵列基板的驱动电路的非显示区域的截面图，图8B是沿图7的线V-V提取的截面图。
如图8A和8B中所示，阵列基板包括显示区域D1和非显示区域D2。非显示区域D2中的驱动电路(栅或数据驱动电路)包括CMOS器件，CMOS器件包括在p-型区域A1中的p-型驱动薄膜晶体管，在n-型区域中的n-型驱动薄膜晶体管。P-型驱动薄膜晶体管包括第一栅极136、第一多晶硅半导体图案112和第一源极和漏极160a和160b。n-型驱动薄膜晶体管包括第二栅极146、第二多晶硅半导体图案114和第二源极和漏极162a和162b。遮光图案172设置在每第一源极和漏极160a和160b以及第二源极和漏极162a和162b每一个的正上方并将它们覆盖。
在显示区域D1的像素区域P中，设置有像素薄膜晶体管、像素电极170和像素存储电容器。像素薄膜晶体管设置在开关区域A3中并包括第三栅极148、第三多晶硅半导体图案116和第三源极和漏极164a和164b。遮光线173在数据线(图7的DL)和第三源极164a正上方并将它们覆盖。像素电极170设置在像素区域P中并在漏极164b和第三存储电极166正上方且将它们覆盖。
像素存储电容器设置在存储区域A4中并包括第一和第二存储电容器C1和C2。第一和第二存储电极S1和150形成了第一存储电容器C1，第二和第三存储电极150和166形成了第二存储电容器C2。第一和第二存储电容器C1和C2并联。第一存储电极S1包括第四多晶硅半导体图案118和第四多晶硅半导体图案118上的存储图案124。第四多晶硅半导体图案118与第三多晶硅半导体图案116一体形成。第三存储电极166也与第三漏极164b一体形成。
层间绝缘膜包括两层，第一层152a由硅的氧化物(SiO2)形成，第二层152b由硅的氮化物(SiNx)形成。由硅的氮化物(SiNx)形成的第二层152b与像素电极170接触。
图9A到9N所示为在依照本发明示例性实施方式的阵列基板的非显示区域制造工序中的截面图，图10A到10N所示为在依照本发明示例性实施方式的阵列基板的显示区域制造工序中的平面图，图11A到11N分别是沿图10A到10N的线V-V提取的截面图。
如图9A，10A和11A中所示，在具有显示区域D1和非显示区域D2的基板100上形成缓冲层102、多晶硅层104和第一金属层106。非显示区域D2具有p-型区域A1和n-型区域A2，显示区域D1具有像素区域P、开关区域A3和存储区域A4。
缓冲层102由包括硅的氮化物(SiNx)和硅的氧化物(SiO2)的无机绝缘材料形成。多晶硅层104可通过沉积、脱氢和结晶氢化多晶硅(a-Si:H)形成。第一金属层106包括钨(W)、钼(Mo)、铬(Cr)和钼-钨(MoW)。
在第一金属层106上形成第一光刻胶层108。在第一光刻胶层108上方设置第一掩模M。第一掩模M包括透射部M1、遮挡部M2和半透射部M3。半透射部M3透射具有比遮挡部M2大并小于透射部M1的量的光，半透射部M3具有半透射膜或狭缝结构。
掩模M1设置为遮挡部M2对应于存储区域A4，半透射部M3对应于p-型区域A1、n-型区域A2和开关区域A3，透射部M1对应于上面的区域A1到A4之外的其它区域。对应于开关区域A3的半透射部M3和对应于存储区域A4的遮挡部M1彼此相邻。
使用掩模M将第一光刻胶层108曝光。假设第一光刻胶层108是p-型，其中曝光的部分被显影，而没有曝光的部分保留下来。
如图9B，10B和11B中所示，将用第一掩模(图9A和11A的M)曝光的第一光刻胶层(图9A，10A和11A的108)显影，从而形成第一到第三光刻胶图案110a，110b和110c。因为n-型和p-型区域A1和A2对应于半透射部(图9A的M3)，所以第一和第二光刻胶图案110a和110b具有比第一光刻胶层低的高度。因为对应于开关区域A3的半透射部(图11A的M3)和对应于存储区域A4的遮挡部(图11A的M1)彼此相邻，所以开关区域A3中的一部分第三光刻胶图案110c具有比存储区域A4中的一部分第三光刻胶图案110c低的高度。第三光刻胶图案110c在开关区域A3和存储区域A4之间具有台阶。
使用第一到第三光刻胶图案110a，110b和110c作为蚀刻掩模蚀刻第一金属层106和多晶硅层104。
如图9C，10C和11C中所示，通过蚀刻工序，在第一光刻胶图案110a下方形成第一金属图案120和第一多晶硅半导体图案112，在第二光刻胶图案110b下方形成第二金属图案122和第二多晶硅半导体图案114，在第三光刻胶图案110c下方一体形成第三金属图案124以及第三和第四多晶硅半导体图案116和118。对于第一到第三光刻胶图案110a到110c执行灰化工序。
如图9D，10D和11D中所示，通过灰化工序，完全移除了第一和第二光刻胶图案(图9C的110a和110b)，还完全移除了对应于开关区域A3的第三光刻胶图案110c部分，并部分移除了对应于存储区域A的第三光刻胶图案110c部分。
使用灰化的第三光刻胶图案110c作为蚀刻掩模蚀刻第一到第三金属图案120，122和124。
如图9E，10E和11E中所示，通过灰化工序，移除第一和第二金属图案(图9D的120和122)和对应于开关区域A3的第三金属图案124的部分，并且保留对应于存储区域A4的第三金属图案124的部分。蚀刻后的第三金属图案124是存储图案124。
通过上述的第一掩模工序，分别在p-型和n-型区域A1和A2中形成了第一和第二多晶硅半导体图案112和114。分别在开关区域A3和存储区域A4中一体形成了第三和第四多晶硅半导体图案116和118。在第四多晶硅半导体图案118上形成了存储图案124。因为在第四多晶硅半导体图案118上形成有存储图案124，所以不需要像现有技术一样使用第四多晶硅半导体图案118作为存储电极的单独掺杂工序。存储图案124和第四多晶硅半导体图案组成了第一存储电极(图8B的S1)。
如图9F，10F和11F中所示，在具有第一存储电极的基板110上形成栅绝缘层128。在栅绝缘层128上形成第二金属层130。第二金属层130包括铬(Cr)、钼(Mo)、钨(W)、铜(Cu)和铝合金(AlNd)。在第二金属层130上形成第二光刻胶层132。使用第二掩模(没有示出)对第二光刻胶层132执行包括曝光工序和显影工序的光刻工序。
如图9G，10G和11G中所示，通过光刻工序，形成了第一到第三光刻胶图案134a到134c。第一光刻胶图案134a对应于第一多晶硅半导体图案112的中部。第二光刻胶图案134b覆盖第二多晶硅半导体图案114。第三光刻胶图案134c覆盖第三和第四多晶硅半导体图案116和118。
使用第一到第三光刻胶图案134a到134c作为蚀刻掩模蚀刻第二金属层(图9F，10F和11F的130)，从而形成第一栅极136和第一和第二金属图案138和140。
参照图10G，第三光刻胶图案134c不仅形成在第三和第四多晶硅半导体图案116和118上而且还形成在其中形成有栅线GL和存储线SL的区域中。因此，以与形成第一栅极136和第一和第二金属图案138和140相同的工序形成栅线GL和存储线SL。
第一多晶硅半导体图案112具有对应于第一栅极136的第一沟道部B1、在第一沟道部B1两侧的第一源极和漏极部B2和B3。第一沟道部B1被第一栅极136覆盖，第一源极和漏极部B2和B3没有被第一栅极136覆盖。第一金属图案138覆盖第二多晶硅半导体图案114，第二金属图案140覆盖第三和第四多晶硅半导体图案116和118。然后移除第一到第三光刻胶图案134a到134c。
如图9H，10H和11H中所示，执行使用p+离子的离子掺杂工序。第一栅极136和第一和第二金属图案138和140用作掺杂掩模。不掺杂第一沟道部B1，而是掺杂第一源部和漏部B2和B3。掺杂的第一源部和漏部B2和B3具有欧姆接触特性。
如图9I，10I和11I中所示，在具有第一栅极136的基板100上形成第三光刻胶层。使用第三掩模(没有示出)对第三光刻胶层执行光刻工序。通过光刻工序，形成了第一到第四光刻胶图案142a到142d。第一光刻胶图案142a覆盖第一多晶硅半导体图案112。第二光刻胶图案142b对应于第二多晶硅半导体图案114的中部。第三光刻胶图案142c对应于第三多晶硅半导体图案116的中部。第三光刻胶图案142c还形成在栅线GL上。第四光刻胶图案142d形成在存储区域A4中。第四光刻胶图案142d还形成在存储线SL上。
使用第一到第四光刻胶图案142a到142d作为蚀刻掩模蚀刻第一和第二金属图案(图9H，10H和11H的138和140)，从而形成第二和第三栅极146和148以及第二存储电极150。
第二多晶硅半导体图案114具有第二沟道部C1、在第二沟道部C1两侧的第二源极和漏极部C2和C3、和第二沟道部C1与第二源极和漏极部C2和C3之间的第一轻掺杂漏极(LDD)部C4。第二沟道部C1和第一LDD部C4被第二栅极146覆盖，第二源极和漏极部C2和C3没有被第二栅极146覆盖。
第三多晶硅半导体图案116具有第三沟道部D1、在第三沟道部D1两侧的第三源极和漏极部D2和D3、和第三沟道部D1与第三源极和漏极部D2和D3之间的第二轻掺杂漏极(LDD)部D4。第三沟道部D1和第二LDD部D4被第三栅极148覆盖，第三源极和漏极部D2和D3没有被第三栅极148覆盖。
第二存储电极150与第三栅极148分离并从存储线SL延伸。第二存储电极150面对第一存储电极。
当第一到第四光刻胶图案142a到142d保留时执行使用n+离子的离子掺杂工序。第二和第三沟道部C1和D1以及第一和第二LDD部C4和D4没有被掺杂，第二和第三源极部C2和D2以及第二和第三漏极部C3和D3被掺杂了。被掺杂的第二和第三源极部C2和D2以及第二和第三漏极部C3和D3具有欧姆接触特性。
参照图10I，一部分(较低的部分)第四多晶硅半导体图案118没有被存储图案124和第二存储电极150覆盖。特别地，通过图11C到11E的灰化和蚀刻工序，移除了存储图案124的外部，存储图案124没有覆盖第四多晶硅半导体图案118的外部。在第四多晶硅半导体图案118的轮廓内设置有存储图案124的轮廓。在第四多晶硅半导体图案118的外部中，还有一些部分没有被第二存储电极150覆盖。因此，用n+离子掺杂该些部分(较低的部分)。
如图9J，10J和11J中所示，对第一到第四光刻胶图案142a到142d执行灰化工序。通过灰化工序，部分移除了第一到第四光刻胶图案142a到142d。更详细地，灰化工序执行到第二和第三光刻胶图案142b和142c的端部分别与第二和第三沟道部C1和D1相一致为止。分别暴露对应于第一和第二LDD部的第二和第三栅极146和148的侧部。部分移除第一和第四光刻胶图案142a和142d的侧部。第一光刻胶图案142将覆盖第一栅极136。暴露第二存储电极150、栅线GL和存储线S1的侧部。
蚀刻工序执行为移除第二和第三栅极146和148、第二存储电极150、栅线GL和存储线SL的暴露的侧部。蚀刻后的第二和第三栅极146和148分别对应于第二和第三沟道部C1和D1。
如图9K，10K和11K中所示，当灰化的第一到第四光刻胶图案142a到142d保留时执行使用n-离子的离子掺杂工序。用n-离子掺杂第一和第二LDD部C4和D4。n-离子的剂量小于p+离子和n+离子的剂量。第二源部和漏部C2和C3以及第三源部和漏部D2和D3不受n-离子掺杂的影响。第二和第三沟道部C1和D1没有被n-离子掺杂。由于形成了LDD部C4和D4，所以由于热电效应引起的泄漏电流被最小化。然后移除第一到第四光刻胶图案142a到142d。
通过上面所述的第二和第三掩模工序，形成第一到第三栅极136，146和148，用p+，n+和n-离子掺杂第一到第三多晶硅半导体图案112，114和116，并形成第二存储电极150。
如图9L，10L和11L中所示，在具有第一到第三栅极136，146和148的基板100上形成层间绝缘膜152。层间绝缘膜152具有由硅的氧化物(SiO2)形成的第一层152a和由硅的氮化物(SiNx)形成的第二层152b。
在层间绝缘膜152上形成第四光刻胶层。使用第四掩模将层间绝缘膜152构图，从而形成第一到第六接触孔154a，154b，156a，156b，158a和158b。通过第一和第二接触孔154a和154b分别暴露第一源部和漏部(图9H的B2和B3)。通过第三和第四接触孔156a和156b分别暴露第二源部和漏部(图9J的C2和C3)。通过第五和第六接触孔158a和158b分别暴露第三源部和漏部(图11J的D2和D3)。
在形成接触孔154a，154b，156a，156b，158a和158b后，执行热处理。通过热处理，如上面所述在第四多晶硅半导体图案118的一些部分处掺杂的n+离子向着存储电极124下面扩散。在存储图案124和第四多晶硅半导体图案118之间形成欧姆接触，其中扩散了n+离子，因而存储图案124和n+离子扩散的第四多晶硅半导体部118电连接。
因为第三和第四多晶硅半导体图案116和118一体形成且第四多晶硅半导体图案118具有欧姆接触特性，所以第六接触孔158b可形成在存储图案124外部的第四多晶硅半导体图案118上或形成在存储图案124上。
如图9M，10M和11M中所示，在层间绝缘膜152上形成第三金属层并使用第五掩模构图，从而形成第一源极和漏极160a和160b、第二源极和漏极162a和162b、第三源极和漏极164a和164b以及第三存储电极166。第三存储电极166从第三漏极164b延伸，第三存储电极166和第三漏极164b一体形成。在形成源极和漏极160a，160b，162a，162b，164a和164b以及第三存储电极166的同时形成数据线DL。第三金属层包括铬(Cr)、钼(Mo)、钨(W)、铜(Cu)和铝合金(AlNd)。
如图9N，10N和11N中所示，在具有源极和漏极160a，160b，162a，162b，164a和164b以及第三存储电极166的基板100上形成透明导电材料层。透明导电材料包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)。使用第六掩模将透明导电材料层构图，从而在像素区域P中形成像素电极170。
像素电极170完全覆盖并直接接触第三漏极164b和第三存储电极166。像素电极170还直接与层间绝缘膜152接触。在形成像素电极170的同时形成遮光图案172和遮光线173。遮光图案172完全覆盖并直接接触每一个第一源极和漏极160a和160b以及第二源极和漏极162a和162b。遮光线173完全覆盖并直接接触数据线DL和第三源极164a。
透明导电材料层的蚀刻溶液通过与透明导电材料层下面的金属图案DL，160a，160b，162a，162b，164a，164b和166反应可产生电化现象。为了阻止该问题，像素电极170、遮光图案172和遮光线173完全覆盖下面的金属图案DL，160a，160b，162a，162b，164a，164b和166。像素电极170直接接触层间绝缘膜152的第二层152b。因为第二层152b由硅的氮化物(SiNx)形成，所以层间绝缘膜152和像素电极170的界面特性很好，像素电极170的电阻不会增加。
通过上述的六个掩模工序，制造了示例性实施方式的LCD器件的阵列基板。尽管图中没有示出，但可通过形成与每个像素区域对应的彩色滤色片层、与栅极和数据线对应的黑矩阵、和面对像素电极的公共电极可制造面对阵列基板的彩色滤色片基板。将阵列基板和彩色滤色片基板粘附并在阵列基板和彩色滤色片基板之间填充液晶层，从而制造了LCD。
通过比现有技术少的掩模工序可制造依照示例性实施方式的阵列基板。减小了产品成本且生产率提高了。
在不脱离本发明精神或范围的情况下本发明的液晶显示器件以及制造液晶显示器件的方法可以做各种修改和变化，这对于本领域熟练技术人员来说是显而易见的。因而本发明意在覆盖落入所附权利要求及其等效物范围内的本发明的修改和变化。

Claims (23)

1.一种液晶显示器件，包括：
在基板非显示区域中的p-型驱动薄膜晶体管和n-型驱动薄膜晶体管，该p-型驱动薄膜晶体管包括第一多晶硅半导体图案、第一栅极、第一源极和第一漏极，该n-型驱动薄膜晶体管包括第二多晶硅半导体图案、第二栅极、第二源极和第二漏极；
在基板显示区域中彼此交叉确定像素区域的栅线和数据线；
与栅线和数据线连接的像素薄膜晶体管，该像素薄膜晶体管包括第三多晶硅半导体图案、第三栅极、第三源极和第三漏极；
覆盖并直接接触第三漏极的像素电极；
覆盖并直接接触第一源极和第一漏极、第二源极和第二漏极每一个的遮光图案；和
覆盖并直接接触数据线和第三源极的遮光线；
其中像素电极、遮光图案和遮光线由透明导电材料制成。
2.根据权利要求1所述的器件，其特征在于，进一步包括像素区域中的存储电容器，其中该存储电容器包括第一存储电极、第一存储电极上的第二存储电极、和在第二存储电极上的并从第三漏极延伸的第三存储电极。
3.根据权利要求2所述的器件，其特征在于，第一存储电极包括从第三多晶硅半导体图案延伸的第四多晶硅半导体图案、和在第四多晶硅半导体图案正上方的存储图案。
4.根据权利要求3所述的器件，其特征在于，存储图案的轮廓设置在第四多晶硅半导体图案的轮廓内。
5.根据权利要求3所述的器件，其特征在于，第四多晶硅半导体图案具有离子。
6.根据权利要求3所述的器件，其特征在于，一部分第四多晶硅半导体图案设置在第二存储电极外部。
7.根据权利要求3所述的器件，其特征在于，进一步包括形成在第一到第三多晶硅半导体图案和第一存储电极上的栅绝缘层、和形成在第一到第三栅极和第二存储电极上的层间绝缘膜，其中像素电极在层间绝缘膜正上方。
8.根据权利要求7所述的器件，其特征在于，层间绝缘膜包括与像素电极接触的由硅的氮化物形成的第一层。
9.根据权利要求8所述的器件，其特征在于，层间绝缘膜进一步包括第一层下面的由硅的氧化物形成的第二层。
10.一种制造液晶显示器件的方法，包括：
在基板非显示区域的p-型和n-型区域中分别形成第一和第二多晶硅半导体图案、在基板显示区域的开关区域和存储区域中分别形成第三和第四多晶硅半导体图案、在第四多晶硅半导体图案上形成存储图案，其中第四多晶硅半导体图案从第三多晶硅半导体图案延伸；
在第一到第四多晶硅半导体图案上形成栅绝缘层；
在栅绝缘层上，在p-型区域中形成第一栅极、在n-型区域中形成第一金属图案、在开关区域和存储区域中形成第二金属图案、形成与第二金属图案连接的栅线；
在形成第一栅极和第一和第二金属图案后用p+离子掺杂第一多晶硅半导体图案的第一源部和漏部；
由n-型区域中的第一金属图案形成第二栅极，由开关区域和存储区域中的第二金属图案分别形成第三栅极和第二存储电极；
在形成第二和第三栅极以及第二存储电极之后用n+离子掺杂第二多晶硅半导体图案的第二源部和漏部以及第三多晶硅半导体图案的第三源部和漏部；
在第一到第三栅极和第二存储电极上形成层间绝缘膜；
形成层间绝缘膜的接触孔，其暴露第一源部和漏部、第二源部和漏部、第三源部的每一个以及第三漏部、第四多晶硅半导体图案和存储图案之一；
在n-型区域、p-型区域和开关区域的每一个中都形成源极和漏极、在存储区域中形成第三存储电极、在层间绝缘膜上形成与开关区域的源极连接的数据线；和
在开关区域的漏极和第三存储电极上形成像素电极、在n-型区域和p-型区域的源极和漏极上形成遮光图案、在数据线和开关区域的源极上形成遮光线；
其中像素电极、遮光图案和遮光线由透明导电材料制成，
其中第一存储电极包括所述存储图案和第四多晶硅半导体图案。
11.根据权利要求10所述的方法，其特征在于，第一到第四多晶硅半导体图案和存储图案的形成包括：
顺序形成多晶硅半导体图案、金属层和光刻胶层；
使用第一掩模分别在p-型区域、n-型区域、开关区域和存储区域中形成第一到第三光刻胶图案，其中与存储区域对应的第三光刻胶图案的第一部分具有比第一和第二光刻胶图案以及与开关区域对应的第三光刻胶图案的第二部分的厚度大的厚度；
使用第一到第三光刻胶图案蚀刻多晶硅半导体层和金属层，从而形成第一到第四多晶硅半导体图案、在p-型和n-型区域中分别形成第三和第四金属图案、在开关区域和存储区域中形成第五金属图案；
将第一到第三光刻胶图案灰化，从而移除第一和第二光刻胶图案以及与开关区域对应的第三光刻胶图案的第二部分；和
使用与存储区域对应的第三光刻胶图案的第一部分蚀刻第三到第五金属图案，从而形成存储图案。
12.根据权利要求11所述的方法，其特征在于，第一掩模包括与所述第一部分对应的遮挡部、与第一和第二光刻胶图案和所述第二部分对应的半透射部、和透射部。
13.根据权利要求10所述的方法，其特征在于，第一栅极和第一和第二金属图案的形成包括：
在栅绝缘层上形成金属层；和
将该金属层构图，从而形成与第一多晶硅半导体图案中部对应的第一栅极、覆盖第二多晶硅半导体图案的所述第一金属图案、和覆盖第三和第四多晶硅半导体图案的所述第二金属图案。
14.根据权利要求10所述的方法，其特征在于，第二和第三栅极和第二存储电极的形成包括：
形成覆盖第一多晶硅半导体图案的第一光刻胶图案、分别与第二和第三多晶硅半导体图案中部对应的第二和第三光刻胶图案、和与存储区域对应的第四光刻胶图案；和
使用第一到第四光刻胶图案蚀刻第一和第二金属图案。
15.根据权利要求10所述的方法，其特征在于，一部分第四多晶硅半导体图案没有被第二存储电极覆盖。
16.根据权利要求15所述的方法，其特征在于，在用n+离子掺杂第二源部和漏部以及第三源部和漏部的同时，用n+离子掺杂没有被第二存储电极覆盖的所述一部分第四多晶硅半导体图案。
17.根据权利要求16所述的方法，其特征在于，进一步包括热处理，从而使没有被第二存储电极覆盖的第四多晶硅半导体图案的所述部分中掺杂的n+离子向着存储图案下面扩散。
18.根据权利要求14所述的方法，其特征在于，进一步包括在第二和第三多晶硅半导体图案中形成用n-离子掺杂的轻掺杂漏极部。
19.根据权利要求18所述的方法，其特征在于，轻掺杂漏极部的形成包括：
灰化第一到第四光刻胶图案；
用第一到第四光刻胶图案蚀刻第二和第三栅极，从而移除第二和第三栅极的侧部；和
用n-离子掺杂与第二和第三栅极移除的侧部对应的第二和第三多晶硅半导体图案的部分。
20.根据权利要求10所述的方法，其特征在于，层间绝缘膜的形成包括形成与像素电极接触的由硅的氮化物形成的第一层。
21.根据权利要求20所述的方法，其特征在于，层间绝缘膜的形成进一步包括在第一层下面形成由硅的氧化物形成的第二层。
22.根据权利要求10所述的方法，其特征在于，像素电极覆盖开关区域的漏极和第三存储电极，遮光图案覆盖n-型和p-型区域的源极和漏极，遮光线覆盖数据线和开关区域的源极。
23.根据权利要求10所述的方法，其特征在于，存储图案的轮廓设置在第四多晶硅半导体图案的轮廓内。
CNB2006100872725A 2005-11-09 2006-06-14 液晶显示器件及其驱动方法 Active CN100535713C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050106839A KR20070049742A (ko) 2005-11-09 2005-11-09 액정표시장치용 어레이기판과 그 제조방법
KR1020050106839 2005-11-09

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN2009101594735A Division CN101614921B (zh) 2005-11-09 2006-06-14 液晶显示器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1963602A CN1963602A (zh) 2007-05-16
CN100535713C true CN100535713C (zh) 2009-09-02

Family

ID=38003366

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2006100872725A Active CN100535713C (zh) 2005-11-09 2006-06-14 液晶显示器件及其驱动方法
CN2009101594735A Active CN101614921B (zh) 2005-11-09 2006-06-14 液晶显示器件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2009101594735A Active CN101614921B (zh) 2005-11-09 2006-06-14 液晶显示器件及其制造方法

Country Status (4)

Country Link
US (2) US8289491B2 (zh)
JP (1) JP4580368B2 (zh)
KR (1) KR20070049742A (zh)
CN (2) CN100535713C (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236726B1 (ko) * 2006-06-30 2013-02-25 엘지디스플레이 주식회사 액정표시장치의 제조방법
KR101250789B1 (ko) * 2006-06-30 2013-04-08 엘지디스플레이 주식회사 액정표시장치의 제조방법
EP2042916A4 (en) * 2006-07-19 2010-10-13 Sharp Kk ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, DISPLAY, TELEVISION RECEIVER
KR101399200B1 (ko) * 2007-10-08 2014-05-28 엘지디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
CN101819362B (zh) * 2009-02-27 2011-12-28 北京京东方光电科技有限公司 Tft-lcd阵列基板制造方法
KR102462145B1 (ko) * 2009-10-16 2022-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
KR101604650B1 (ko) * 2009-10-27 2016-03-28 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 표시패널의 제조 방법
KR101658140B1 (ko) * 2009-11-10 2016-09-20 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN102495504A (zh) * 2011-12-19 2012-06-13 深圳市华星光电技术有限公司 平面显示面板及其形成方法
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
US9276050B2 (en) * 2014-02-25 2016-03-01 Lg Display Co., Ltd. Organic light emitting display device
KR102501162B1 (ko) * 2014-02-25 2023-02-16 엘지디스플레이 주식회사 다수의 타입들의 박막 트랜지스터들을 갖는 디스플레이 백플레인
CN104020621B (zh) * 2014-05-26 2017-03-01 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
KR102349285B1 (ko) * 2014-11-17 2022-01-11 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102454728B1 (ko) * 2014-12-06 2022-10-14 엘지디스플레이 주식회사 유기 발광 표시 장치
EP3029733B1 (en) * 2014-12-06 2020-03-04 LG Display Co., Ltd. Organic light emitting display device
KR102422108B1 (ko) * 2015-01-20 2022-07-19 삼성디스플레이 주식회사 유기 발광 표시 장치
US9935127B2 (en) * 2015-07-29 2018-04-03 Wuhan China Star Optoelectronics Technology Co., Ltd. Control circuit of thin film transistor
CN109427820B (zh) * 2017-08-31 2021-02-23 京东方科技集团股份有限公司 一种显示装置用基板及其制备方法、显示面板
CN110752247A (zh) * 2019-11-19 2020-02-04 合肥京东方卓印科技有限公司 显示面板及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3306923B2 (ja) 1992-10-09 2002-07-24 セイコーエプソン株式会社 液晶装置の製造方法
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JP2000002892A (ja) * 1998-04-17 2000-01-07 Toshiba Corp 液晶表示装置、マトリクスアレイ基板およびその製造方法
JP3324535B2 (ja) * 1998-12-01 2002-09-17 カシオ計算機株式会社 表示パネル
JP2003121878A (ja) * 1998-11-26 2003-04-23 Seiko Epson Corp 電気光学装置及び電子機器
JP4869464B2 (ja) * 1998-12-25 2012-02-08 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2001188240A (ja) 1999-12-28 2001-07-10 Sharp Corp 透明導電膜を有する電子装置
JP3516441B2 (ja) * 2000-07-10 2004-04-05 インターナショナル・ビジネス・マシーンズ・コーポレーション アクティブマトリックス基板、表示装置、およびアクティブマトリックス基板の製造方法
JP4306142B2 (ja) * 2001-04-24 2009-07-29 株式会社日立製作所 画像表示装置及びその製造方法
TW490858B (en) * 2001-04-26 2002-06-11 Samsung Electronics Co Ltd Polycrystalline thin film transistor for liquid crystal device(LCD) and method of manufacturing the same
JP2003098515A (ja) 2001-09-25 2003-04-03 Sharp Corp 液晶表示装置及びそれを用いたプロジェクタ
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
KR100904270B1 (ko) * 2002-12-31 2009-06-25 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4202777B2 (ja) 2003-01-30 2008-12-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100584715B1 (ko) 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법

Also Published As

Publication number Publication date
JP4580368B2 (ja) 2010-11-10
US20130084683A1 (en) 2013-04-04
JP2007133366A (ja) 2007-05-31
US8553164B2 (en) 2013-10-08
CN1963602A (zh) 2007-05-16
CN101614921B (zh) 2011-12-07
KR20070049742A (ko) 2007-05-14
CN101614921A (zh) 2009-12-30
US8289491B2 (en) 2012-10-16
US20070103608A1 (en) 2007-05-10

Similar Documents

Publication Publication Date Title
CN100535713C (zh) 液晶显示器件及其驱动方法
CN100422807C (zh) 液晶显示器件的阵列基板及其制造方法
CN101097320B (zh) 液晶显示装置及其制造方法
CN1761049B (zh) 薄膜晶体管阵列面板及其制造方法
CN100559238C (zh) 液晶显示装置及其制造方法
CN100524701C (zh) 薄膜晶体管阵列面板及其制造方法
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
US10825840B2 (en) Thin-film transistor panel
KR20070049743A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR101472849B1 (ko) 박막트랜지스터 기판, 이의 제조 방법 및 이를 갖는액정표시패널
US6580127B1 (en) High performance thin film transistor and active matrix process for flat panel displays
US20080197357A1 (en) Display panel and manufacturing method
US7758760B2 (en) Thin film transistor array panel and method of manufacturing the same
CN101252149A (zh) 薄膜晶体管、包括它的有机发光器件、及其制造方法
KR20110053721A (ko) 어레이 기판 및 이의 제조방법
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
JP3504993B2 (ja) アクティブマトリクス回路
KR20120053770A (ko) 박막트랜지스터 어레이기판 제조방법
KR101429914B1 (ko) 액정 표시 장치 및 그의 제조 방법
KR100551436B1 (ko) 박막 트랜지스터 액정표시장치 및 그의 제조방법
CN101097370B (zh) 液晶显示器及其制造方法
CN116224666A (zh) 阵列基板及其制备方法、显示面板和显示装置
JP2004102291A (ja) アクティブマトリクス回路及び電気光学装置
KR20060039632A (ko) 박막 트랜지스터 및 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant