CN100517681C - 具有内部端互连线的封装板和采用该封装板的半导体封装 - Google Patents

具有内部端互连线的封装板和采用该封装板的半导体封装 Download PDF

Info

Publication number
CN100517681C
CN100517681C CNB2007100001381A CN200710000138A CN100517681C CN 100517681 C CN100517681 C CN 100517681C CN B2007100001381 A CNB2007100001381 A CN B2007100001381A CN 200710000138 A CN200710000138 A CN 200710000138A CN 100517681 C CN100517681 C CN 100517681C
Authority
CN
China
Prior art keywords
pad
ground
main body
plate main
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007100001381A
Other languages
English (en)
Other versions
CN101005058A (zh
Inventor
李钟周
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101005058A publication Critical patent/CN101005058A/zh
Application granted granted Critical
Publication of CN100517681C publication Critical patent/CN100517681C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

本发明提供了一种封装板。该封装板包括具有前表面和后表面的板主体。第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘设置在板主体的前表面上，第二电源焊盘、第二接地焊盘和第二信号焊盘设置在板主体的后表面上。第二电源焊盘、第二接地焊盘和第二信号焊盘分别与第一电源焊盘、第一接地焊盘和第一信号焊盘电连接。内部端互连线设置在板主体的体区域中或者设置在板主体的表面上。内部端互连线将第一内部端焊盘电连接到第二内部端焊盘。本发明还提供了采用该封装板的半导体封装。

Description

具有内部端互连线的封装板和采用该封装板的半导体封装
本申请要求于2006年1月19日提交的第2006-5803号韩国专利申请的优先权，其公开通过引用完全包含于此，就像在此提出一样。
技术领域
本公开涉及一种封装板和采用该封装板的半导体封装，更具体地讲，涉及一种具有内部端互连线的封装板和采用该封装板的半导体封装。
背景技术
半导体器件包括利用外部电源电压来执行各种功能的内部电路。内部电路可包括一些电路，比如利用来自外部电源电压的不同电压作为内部电源电压的高电压电路。用于驱动高电压电路的内部电源电压(即高压)可以由作为内部电路之一的电压发生器来产生。在这种情况下，为了将高电压发生器的输出端电连接到高电压电路的电源端，可以在半导体器件中设置芯片电平内部互连。
随着半导体器件变得集成度越来越高，芯片电平内部互连的节距减小。因此，仅利用芯片电平内部互连来稳定地将内部电源电压提供给高电压电路会存在限制。
此外，半导体器件可包括称作“再分配(redistributed)”金属互连。再分配金属互连被设置成将芯片焊盘(chip pad)电连接到键合焊盘(bonding pad)，其中，芯片焊盘与内部电路电连接。有效的是，再分配金属互连在空间上将芯片焊盘的焊盘布置的第一分配再分配成或者再构造为不同的通常更期望的焊盘布置的第二分配或再分配  键合焊盘对应于与用于封装的焊料凸块或键合引线(bonding wire)直接接触的焊盘。因此，通过分配的芯片焊盘到对应的“再分配”键合焊盘的“再分配”，无论原始分配中芯片焊盘的位置或布置如何，均可以将再分配的键合焊盘设置在期望的位置。
在名称为“Semiconductor Device(半导体器件)”，发明人为Shimizu等人的第6,211,576B1号美国专利中教导了具有再分配金属互连的半导体芯片。根据Shimizu等人的描述，电源引线部分、接地引线部分和信号引线部分被设置在同一水平面，电源引线部分或接地引线部分与至少一部分的信号布线部分的两侧相邻地形成。
发明内容
在一个实施例中，本发明提供了一种封装板，该封装板适于提高半导体芯片中的内部电路之间的内部电源传输效率和/或内部信号传输效率。
在另一个实施例中，本发明还提供了一种采用封装板的半导体封装，该封装板适于提高半导体芯片中的内部电路之间的内部电源传输效率和/或内部信号传输效率。
根据本发明的一个方面，封装板包括具有前表面和后表面的板主体。第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘设置在板主体的前表面上，第二电源焊盘、第二接地焊盘和第二信号焊盘设置在板主体的后表面上。第二电源焊盘、第二接地焊盘和第二信号焊盘分别与第一电源焊盘、第一接地焊盘和第一信号焊盘电连接。内部端互连线设置在板主体的体区域中或者设置在板主体的表面上。内部端互连线将第一内部端焊盘电连接到第二内部端焊盘。
在本发明的一些实施例中，封装板还可包括公共电源互连线，所述公共电源互连线设置在所述板主体的体区域中或设置在所述板主体的表面上，并且所述公共电源互连线与所述第一电源焊盘和所述第二电源焊盘电连接。所述内部端互连线可以被设置成与所述公共电源互连线交叉并与所述公共电源互连线电绝缘。
在其它实施例中，封装板还可包括公共接地互连线，所述公共接地互连线设置在所述板主体的体区域中或设置在所述板主体的表面上，并且所述公共接地互连线与所述第一接地焊盘和所述第二接地焊盘电连接。所述内部端互连线可以被设置成与所述公共接地互连线交叉并与所述公共接地互连线电绝缘。
在其它实施例中，所述第一电源焊盘、所述第一接地焊盘和所述第一信号焊盘可以通过穿过所述板主体的第一孔，第二孔和第三孔分别电连接到所述第二电源焊盘、所述第二接地焊盘和所述第二信号焊盘。
根据本发明的另一方面，半导体封装包括：板主体，具有前表面和后表面；半导体芯片，安装在所述板主体的所述前表面上。第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘设置在板主体的前表面上，第二电源焊盘、第二接地焊盘和第二信号焊盘设置在板主体的后表面上。第二电源焊盘、第二接地焊盘和第二信号焊盘分别与第一电源焊盘、第一接地焊盘和第一信号焊盘电连接内部端互连线形成在板主体的体区域中或者形成在板主体的表面上。内部端互连线将第一内部端焊盘电连接到第二内部端焊盘。半导体芯片具有外部电源键合焊盘、外部接地键合焊盘、外部信号键合焊盘、第一内部键合焊盘和第二内部键合焊盘。第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘分别通过外部电源连接器、外部接地连接器、外部信号连接器、第一内部连接器和第二内部连接器电连接到外部电源键合焊盘、外部接地键合焊盘、外部信号键合焊盘、第一内部键合焊盘和第二内部键合焊盘。
在本发明的一些实施例中，半导体封装还可包括公共电源互连线，所述公共电源互连线设置在所述板主体的体区域中或设置在所述板主体的表面上，并且所述公共电源互连线与所述第一电源焊盘和所述第二电源焊盘电连接。
在其它实施例中，半导体封装还可包括公共接地互连线，所述公共接地互连线设置在所述板主体的体区域中或设置在所述板主体的表面上，并且所述公共接地互连线与所述第一接地焊盘和所述第二接地焊盘电连接。
在其它实施例中，所述第一电源焊盘、所述第一接地焊盘和所述第一信号焊盘通过穿过所述板主体的第一孔、第二孔和第三孔分别电连接到所述第二电源焊盘、所述第二接地焊盘和所述第二信号焊盘。
在其它实施例中，半导体封装还可包括电源焊料球、接地焊料球和信号焊料球，所述电源焊料球、所述接地焊料球和所述信号焊料球与所述第二电源焊盘、所述第二接地焊盘和所述第二信号焊盘接触。
在其它实施例中，所述第一内部键合焊盘电连接到所述半导体芯片的内部电源发生器的输出端，其中，所述第二内部键合焊盘可以电连接到所述半导体芯片中的一个或多个内部电路中的任何一个的电源端。
在其它实施例中，所述半导体芯片可以是倒装芯片。在这种情况下，所述外部电源连接器、所述外部接地连接器、所述外部信号连接器、所述第一内部连接器和所述第二内部连接器可以是倒装芯片凸块。
在其它实施例中，半导体芯片还可包括：半导体基底；内部电路，形成在所述半导体基底上；绝缘层，覆盖所述内部电路和所述半导体基底；芯片焊盘，形成在所述绝缘层上并电连接到所述内部电路；介电层，覆盖所述绝缘层和所述芯片焊盘；电源线、接地线、信号线、第一互连线和第二互连线，被在所述介电层上再分配。所述芯片焊盘可包括外部电源芯片焊盘、外部接地芯片焊盘、外部信号芯片焊盘、第一内部芯片焊盘和第二内部芯片焊盘。再分配的电源线、再分配的接地线、再分配的信号线、第一互连线和第二互连线可以分别电连接到外部电源芯片焊盘、外部接地芯片焊盘、外部信号芯片焊盘、第一内部芯片焊盘和第二内部芯片焊盘。所述再分配的电源线的一部分、所述再分配的接地线的一部分、所述再分配的信号线的一部分、所述第一互连线的一部分和所述第二互连线的一部分可以分别用作所述外部电源键合焊盘、所述外部接地键合焊盘、所述外部信号键合焊盘、所述第一内部键合焊盘和所述第二内部键合焊盘。内部互连线可以设置在所述绝缘层上或者设置在所述绝缘层中。所述内部互连线可以将所述第一互连芯片焊盘电连接到所述第二内部芯片焊盘。所述内部电路可组成DRAM电路。所述DRAM电路可包括阱偏置电路、高电压发生器和板电极电压发生器。所述第一内部芯片焊盘和所述第二内部芯片焊盘中的一个可以电连接到所述阱偏置电路、所述高电压发生器和所述板电极电压发生器中的任何一个的输出端。
附图说明
通过参照附图详细描述本发明的示例性实施例，本发明的以上和其它特征及优点将变得更加清楚，在附图中：
图1是示出了根据本发明实施例的半导体封装中采用的DRAM芯片和连接到该DRAM芯片的内部端互连线的示意性框图。
图2是示出了根据本发明实施例的半导体封装的剖视图。
具体实施方式
现在将在下文中参照附图来更充分地描述本发明，在附图中示出了本发明的优选实施例。然而，本发明可以以许多不同的形式来体现，并不应该被理解为限于这里提出的实施例。相反，提供这些实施例，使得本公开将是彻底和完全的，并将本发明的范围充分传达给本领域的技术人员，在整个说明中，相同的标号指相同的元件。
图1是示出根据本发明实施例的半导体封装中采用的DRAM芯片和连接到该DRAM芯片的内部端互连线的示意性框图，图2是示出了包括图1中的DRAM芯片和内部端互连线的DRAM封装的剖视图。然而，本发明不限于DRAM封装，而是可以应用于所有包括利用来自外部电源电压的不同的电压作为内部电源电压的内部电路的半导体封装。例如，本发明的一些实施例可以应用到包括高电压发生器和高电压电路的闪存器件的封装。本发明还可以应用到所有具有使内部电路彼此电连接的内部信号互连线的半导体封装。
参照图1和图2，DRAM芯片100包括多个芯片焊盘。芯片焊盘可以包括外部电源芯片焊盘55PP、外部接地芯片焊盘55GG、外部信号芯片焊盘、第一内部芯片焊盘和第二内部芯片焊盘。外部信号芯片焊盘可以包括n个输入信号芯片焊盘CPI 1、...、CPIn和m个输出信号芯片焊盘CPO1、...、CPOm。
DRAM芯片100还可包括多个内部电路。例如，DRAM芯片100可包括：单元阵列块CA，具有多个DRAM单元；解码器DEC，用于产生寻址信号，以从DRAM单元中选择至少一个DRAM单元；感应放大器SA1、...、SAm，具有电连接到所选DRAM单元的第一输入端。感应放大器SA1、...、SAm中的每个具有被施加基准信号Фref的第二输入端。解码器DEC具有电连接到外部电源芯片焊盘55PP的电源端Vcc和电连接到外部接地芯片焊盘55GG的接地端Vss。输入信号芯片焊盘CPI1、...、CPIn分别电连接到解码器DEC的输入端。输出信号芯片焊盘CPO1、...、CPOm分别电连接到感应放大器SA1、...、SAm的输出端。
DRAM芯片100还可包括其它的内部电路比如第一内部电源发生器IPG1、第二内部电源发生器IPG2和第三内部电源发生器IPG3以及高电压电路HVC。第一内部电源发生器IPG1、第二内部电源发生器IPG2和第三内部电源发生器IPG3中的每个还具有：电源端Vcc，电连接到外部电源芯片焊盘55PP；接地端Vss，电连接到外部接地芯片焊盘55GG。第一内部电源发生器IPG1，第二内部电源发生器IPG2和第三内部电源发生器IPG3分别具有第一输出端IP1、第二输出端IP2和第三输出端IP3。第一内部电源发生器IPG1通过第一输出端IP1输出施加到单元阵列块CA的板电极PE的第一内部电源电压。第二内部电源发生器IPG2通过第二输出端IP2输出施加到单元阵列块CA的阱(well)区域W的第二内部电源电压。第三内部电源发生器IPG3通过第三输出端IP3输出施加到高电压电路HVC的电源端Vpp的第三内部电源电压。因此，第一内部电源发生器IPG1、第二内部电源发生器IPG2和第三内部电源发生器IPG3可以分别对应于板电极电压发生器，阱偏置电路和高电压发生器。
当施加到电源端Vcc的外部电源电压用“VDD”来表示时，第一内部电源电压可以是外部电源电压VDD的一半的电压。此外，第二内部电源电压可以是与单元阵列块CA中的单元晶体管的反向栅极偏置对应的负电压。第三内部电源电压可以是大于外部电源电压VDD的正高压。最后，高电压电路HVC可以是用于将高压输入信号Фi转换成高压输出信号Φo的高压逻辑电路这些电压是额定的，取决于特定的应用。因此，只要在本发明的精神和范围内，可以设定任何适合的电压。
内部电路比如解码器DEC、单元阵列块CA、感应放大器SA1、...、SAm、第一内部电源发生器IPG1、第二内部电源发生器IPG2和第三内部电源发生器IPG3以及高电压电路HVC可以设置在图2中的半导体基底51中或者设置在半导体基底51上。具有内部电路的基底的主表面51s可以被绝缘层53覆盖。
外部电源芯片焊盘55PP、外部接地芯片焊盘55GG和外部信号芯片焊盘CPI1、...、CPIn和CPO1、...、CPOm(参见图2中的55SS)位于绝缘层53上。此外，第一内部芯片焊盘ICP1′、ICP2′和ICP3′(参见图2中的55i′)和第二内部芯片焊盘ICP1″、ICP2″和ICP3″(参见图2中的55i″)位于绝缘层53上。第一内部芯片焊盘ICP1′、ICP2′和ICP3′分别电连接到第一输出端IP1、第二输出端IP2和第三输出端IP3。第二内部芯片焊盘ICP1″、ICP2″和ICP3″分别电连接到板电极PE、阱区W和高压电源端Vpp。
第一输出端IP1通过位于绝缘层53中或位于绝缘层53上的第一内部互连线IL1电连接到板电极PE。第二输出端IP2通过位于绝缘层53中或位于绝缘层53上的第二内部互连线IL2电连接到阱区W。此外，第三输出端IP3通过位于绝缘层53中或位于绝缘层53上的第三内部互连线IL3电连接到高压电源端Vpp  本领域的技术人员应该理解，可选的合适的连接线在本发明的精神和范围内。
第一内部互连线IL1、第二内部互连线IL2和第三内部互连线IL3的节距大小通常受DRAM芯片100的设计规则制约。通常，DRAM芯片100的集成密度越高，第一内部互连线IL1、第二内部互连线IL2和第三内部互连线IL3的节距大小越小。换言之，由于DRAM芯片100变得更加高度集成，所以第一内部互连线IL1、第二内部互连线IL2和第三内部互连线IL3的阻抗趋于增大，这将限制芯片性能参数比如访问时间和循环时间或者甚至读/写的精确度和可靠性。因此，不希望在试图提高利用第一内部互连线IL1，第二内部互连线IL2和第三内部互连线IL3的集成度高的DRAM芯片的内部电源电压的传输效率(delivery efficiency)上受到限制。
本发明的一些实施例解决的就是这一限制和其它问题。可以看出，本发明通过在板的主体上或板的主体中设置较厚的互连面来提供在第一内部端焊盘和第二内部端焊盘之间的附加的更坚固的连接，所述较厚的互连面具有节距较大的连接焊盘，该连接焊盘将传统的内部互连线IL1、IL2和IL3的电流携载能力(即划分阻抗)加倍(multiple)。根据本发明的实施例，可以增强所有类似的信号、电源和接地的电特性。本领域的技术人员应该理解，不管哪一个位于内部端互连线的上面哪一个位于内部端互连线的下面，电源和接地互连线优选地像电屏蔽一样(like electrical shield)横过板主体的平面二维地广泛延伸。
芯片焊盘55PP、55GG、55SS、55i′和55i″和绝缘层53被钝化层57覆盖。钝化层57可以包括氮化硅层。钝化层57可以被第一介电层59覆盖。第一介电层59可以是氧化硅层或聚酰亚胺层。根据本发明的一些实施例，再分配电源线61PL、再分配接地线61GL、再分配信号线61SL、第一互连线61i′和第二互连线61i″可以设置在第一介电层59上再分配电源线61PL通过穿透第一介电层59和钝化层57的电源通孔电连接到外部电源芯片焊盘55PP。类似地，再分配接地线61GL通过穿透第一介电层59和钝化层57的接地通孔电连接到外部接芯片焊盘55GG。此外，再分配信号线61SL通过穿过第一介电层59和钝化层57的信号通孔电连接到外部信号芯片焊盘55SS。类似地，第一互连线61i′通过穿透第一介电层59和钝化层57的第一通孔电连接到第一内部芯片焊盘55i′同样类似地  第二互连线61i″通过穿透第一介电层59和钝化层57的第二通孔电连接到第二内部芯片焊盘55i″。
根据本发明的一些实施例的再分配电源线61PL、再分配接地线61GL、再分配信号线61SL、第一互连线61i′、第二互连线61i″和第一介电层59被第二介电层63覆盖。第二介电层63可以与第一介电层59是具有相同材料的层。再分配电源线61PI的一部分被穿过第二介电层63的电源通孔暴露，以用作电源键合焊盘61PP再分配接地线61GL的一部分被穿过第二介电层63的接地通孔暴露，以用作接地键合焊盘61GG。此外，再分配信号线61SL的一部分被穿过第二介电层63的信号通孔暴露，以用作信号键合焊盘61SS。类似地，第一互连线61i′的一部分被穿过第二介电层63的第一通孔暴露，以用作第一内部键合焊盘61II′(图1中的IBP1′、IBP2′或IBP3′)，第二互连线61i″的一部分被穿过第二介电层63的第二通孔暴露，以用作第二内部键合焊盘61II″(图1中的IBP1″、IBP2″或IBP3″)。
本领域的技术人员应该理解，只要在本发明的精神和范围内，可以合适地使用可选的连接和暴露。类似地，可以合适地使用可选的互连方式。例如，在本发明的精神和范围内，可以使用柔性电路板和/或通孔焊点(solderjunction post)等，以形成所需的或所期望的互连线。
不管芯片焊盘55PP、55GG、55SS、55i′和55i″的位置如何，键合焊盘61PP、61GG、61SS、61II′和61II″有利地设置在期望的位置。这是因为存在这里描述和示出为形成本发明一部分的再分配电源线61PL、再分配接地线61GL、再分配信号线61SL、第一互连线61i′和第二互连线61i″。
根据本发明的可选实施例，可以不设置再分配电源线61PL、再分配接地线61GL、再分配信号线61SL、第一互连线61i′、第二互连线61i″、即省略这些部分。在这种情况下，本领域的技术人员应该理解芯片焊盘55PP、55GG、55SS、55i′和55i″用作键合焊盘。
根据另一实施例，第一互连线61i′和第二互连线61i″可以延伸用作将第一内部键合焊盘61II′电连接到第二内部键合焊盘61II″的再分配内部互连线(图1中的61i)。尽管存在再分配内部互连线61i，但是减小再分配内部互连线61i的电阻抗的方式仍然存在限制。这是因为再分配电源线61PL、再分配接地线61GL和再分配信号线61SL占用了大的面积。即，会难以有效地将再分配内部互连线61i与再分配电源线61PL、再分配接地线61GL和再分配信号线61SL布局在一起 结果，即使设置了内部互连线IL1、IL2和IL3以及再分配内部互连线61i，在当将第一内部电源发生器1PG1，第二内部电源发生器IPG2和第三内部电源发生器IPG3的输出电压发送到对应的内部电路时提高电源传输效率方面也可能受到实践上的限制。
DRAM芯片100可以安装在封装板PB上，封装板PB包括具有前表面71FS和后表面71BS的板主体71，当设置倒装芯片封装中的DRAM芯片100时，DRAM芯片100安装在封装板PB上，使得键合焊盘61PP、61GG、61SS、61II′和61II″面对封装板PB的前表面71FS、如图2所示。
分别与键合焊盘61PP、61GG、61SS、61II′和61II″对应的第一电源焊盘73PP、第一接地焊盘73GG、第一信号焊盘73SS、第一内部端焊盘73i′和第二内部端焊盘73i″设置在前表面71FS上。外部电源键合焊盘61PP、外部接地键合焊盘61GG、外部信号键合焊盘61SS、第一内部键合焊盘61II′和第二内部键合焊盘61II″分别通过外部电源连接器65PP、外部接地连接器65GG、外部信号连接器65SS、第一内部连接器65i′和第二内部连接器65i″电连接到第一电源焊盘73PP、第一接地焊盘73GG、第一信号焊盘73SS、第一内部端焊盘73i′和第二内部端焊盘73i″。当如上所述DRAM芯片100是倒装芯片时，连接器65PP、65GG、65SS、65i′和65i″通常采用凸块(bump)的形式，如图2中所示。凸块，即倒装芯片凸块可以包括焊料凸块或钉头型金凸块(gold studbump)。本领域的技术人员应该理解适用可选的实施例，使得只要在本发明的精神和范围内，适用包含更多或更少的不同互连线、更多或更少的不同的端子和中间连接焊盘(即端接体组件(terminus))的可选的互连线方案。
第一电源焊盘73PP、第一接地焊盘73GG、第一信号焊盘73SS、第一内部端焊盘73i′和第二内部端焊盘73i″以及前表面71FS可以被含有绝缘材料的第一涂层75覆盖。在这种情况下，可以看到焊料凸块65PP、65GG、65SS、65i′和65i″穿透第一涂层75，从而分别与第一电源焊盘73PP、第一接地焊盘73GG、第一信号焊盘73SS、第一内部端焊盘73i′和第二内部端焊盘73i″接触。
第二电源焊盘77PP、第二接地焊盘77GG和第二信号焊盘77SS设置在后表面71BS上。第二电源焊盘77PP、第二接地焊盘77GG、第二信号焊盘77SS和后表面71BS可以被第二涂层79覆盖。第二涂层79可以由与第一涂层75材料相同的材料构成，但是在本发明的精神和范围内，第二涂层79的材料可以与第一涂层75的材料不同。可以看到第二电源焊盘77PP、第二接地焊盘77GG和第二信号焊盘77SS分别与穿过第二涂层79的电源焊料球(ball)85PP、接地焊料球85GG和信号焊料球85SS接触。
第一电源焊盘73PP通过第一导线83PP电连接到第二电源焊盘77PP，其中，第一导线83PP设置在穿过板主体71的第一孔81PP中，第一接地焊盘73GG通过第二导线83GG电连接到第二接地焊盘77GG，其中，第二导线83GG设置在穿过板主体71的第二孔81GG中。类似地，第一信号焊盘73SS通过第三导线83SS电连接到第二信号焊盘77SS，其中，第三导线83SS设置在穿过板主体71的第三孔81SS中。本领域的技术人员应该理解，虽然这些连接被作为典型适用，但是只要在本发明的精神和范围内，就可以适用可选的连接。
在板主体71的体区域(bulk region)中设置了内部端互连线87i。内部端互连线87i的第一区域通过第一孔互连线83i′电连接到第一内部端焊盘73i′，其中，第一孔互连线83i′设置在板主体71的第一互连孔81i′中；内部端互连线87i的第二区域通过第二孔互连线83i″电连接到第二内部端焊盘73i″，其中，第二孔互连线83i″设置在板主体71的第二互连孔81i″中。结果，内部端互连线87i将第一内部端焊盘73i′电连接到第二内部端焊盘73i″。
在另一实施例中，内部端互连线87i可以设置在板主体71的表面上。内部端互连线87i可以对应于第一内部端互连线IL1′、第二内部端互连线IL2′和第三内部端互连线IL3′中的任何一个，其中，第一内部端互连线IL1′、第二内部端互连线IL2′和第三内部端互连线IL3′将第一内部键合焊盘IBP1′、IBP2′和IBP3′(图1)分别电连接到第二内部键合焊盘IBP1″、IBP2″和IBP3″。
内部端互连线87i可以设置在板主体71的体区域中或者设置在板主体71的表面上，如上所述。结果，内部端互连线87i(至少提供第一内部端焊盘73i′和第二内部端焊盘73i″，第一内部端焊盘73i′和第二内部端焊盘73i″在其间限定了所谓的互连线节距或节距尺寸)可以被构造为其提供的节距尺寸大于DRAM芯片100中的任何其它互连线的节距尺寸。这是有帮助的，这是由于设置在封装板PB中的互连线的数目通常比设置在DRAM芯片100中的互连线的数目少得多。此外，内部端互连线87i可以比DRAM芯片100中的互连线具有更大的厚度。因此，内部端互连线87i的电阻抗可以相对于内部互连IL1、IL2、IL3和再分配内部互连61i的电阻抗显著减小。
根据本发明的一个实施例，在板主体71中另外地设置公共电源互连线87PP和公共接地互连线87GG  公共电源互连线87PP通过第一导线83PP电连接到第一电源焊盘73PP。公共接地互连线87GG通过第二导线83GG电连接到第一接地焊盘73GG。可选择地，公共电源互连线87PP和公共接地互连线87GG可以设置在板主体71的表面上。公共电源互连线87PP可以电连接到DRAM芯片100的其它外部电源焊盘(未示出)，公共接地互连线87GG可以电连接到DRAM芯片100的其它外部接地焊盘(未示出)。内部端互连线87i可以设置成与公共电源互连线87PP交叉(从俯视图看时)并与公共电源互连线87PP电绝缘。类似地，内部端互连线87i可以设置成与公共接地互连线87GG交叉(从俯视图看时)并与公共接地互连线87GG电绝缘。
根据如上所述的本发明的一些实施例，内部端互连线设置在封装板中或者设置在封装板上，内部端互连线电连接到安装在封装板上的半导体芯片的第一内部电路和第二内部电路，其中，第一内部电路可以电连接到第一内部键合焊盘61II′，第二内部电路可以电连接第二内部键合焊盘61II″。因此，可以提高第一内部电路和第二内部电路之间的电源传输效率和/或信号传输效率。
在整个说明书中的“一个实施例”或“实施例”表示与实施例结合描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书的不同位置出现的短语“在一个实施例中”或“在实施例中”不必用来表示参照同一实施例。此外，在一个或多个实施例中可以以任何合适的方式将特定的特征、结构或特性相结合。
还表示，对于本领域的技术人员，在本发明的范围内，由在这里包含的详细的书面描述和说明内没有指出的使用或操作的方法、制造的方法、形状、大小、材料的应用的任何改变导致的本发明的任何其它的实施例仍然被认为是明显的或显而易见的。
因此，虽然参照发明的上述实施例已经示出和描述了本发明，但是本领域的技术人员应该清楚，在不脱离如权利要求限定的本发明的精神和范围内，可以对本发明做形式和细节方面的其它改更。

Claims (24)

1、一种封装板，包括：
板主体，具有前表面和后表面；
第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘，设置在所述板主体的所述前表面上；
第二电源焊盘、第二接地焊盘和第二信号焊盘，设置在所述板主体的所述后表面上，所述第二电源焊盘、所述第二接地焊盘和所述第二信号焊盘分别与所述第一电源焊盘、所述第一接地焊盘和所述第一信号焊盘电连接；
内部端互连线，设置在所述板主体的体区域中或者设置在所述板主体的表面上，以将所述第一内部端焊盘电连接到所述第二内部端焊盘。
2、根据权利要求1所述的封装板，还包括公共电源互连线，所述公共电源互连线设置在所述板主体的体区域中或设置在所述板主体的所述表面上，并且所述公共电源互连线与所述第一电源焊盘和所述第二电源焊盘电连接。
3、根据权利要求2所述的封装板，其中，所述内部端互连线被设置成与所述公共电源互连线交叉并与所述公共电源互连线电绝缘。
4、根据权利要求1所述的封装板，还包括公共接地互连线，所述公共接地互连线设置在所述板主体的体区域中或设置在所述板主体的所述表面上，并且所述公共接地互连线与所述第一接地焊盘和所述第二接地焊盘电连接。
5、根据权利要求4所述的封装板，其中，所述内部端互连线被设置成与所述公共接地互连线交叉并与所述公共接地互连线电绝缘。
6、根据权利要求1所述的封装板，其中，所述第一电源焊盘、所述第一接地焊盘和所述第一信号焊盘分别通过穿透所述板主体的第一孔、第二孔和第三孔电连接到所述第二电源焊盘、所述第二接地焊盘和所述第二信号焊盘。
7、一种半导体封装体，包括：
板主体，具有前表面和后表面；
第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘，设置在所述板主体的所述前表面上；
第二电源焊盘、第二接地焊盘和第二信号焊盘，设置在所述板主体的所述后表面上，所述第二电源焊盘、所述第二接地焊盘和所述第二信号焊盘分别与所述第一电源焊盘、所述第一接地焊盘和所述第一信号焊盘电连接；
内部端互连线，设置在所述板主体的体区域中或者设置在所述板主体的表面上，以将所述第一内部端焊盘电连接到所述第二内部端焊盘；
半导体芯片，安装在所述板主体的所述前表面上，所述半导体芯片具有外部电源键合焊盘、外部接地键合焊盘、外部信号键合焊盘、第一内部键合焊盘和第二内部键合焊盘；
外部电源连接器、外部接地连接器、外部信号连接器、第一内部连接器、第二内部连接器，分别将所述第一电源焊盘、所述第一接地焊盘、所述第一信号焊盘、所述第一内部端焊盘和所述第二内部端焊盘电连接到所述外部电源键合焊盘、所述外部接地键合焊盘、所述外部信号键合焊盘、所述第一内部键合焊盘和所述第二内部键合焊盘。
8、根据权利要求7所述的封装体，还包括公共电源互连线，所述公共电源互连线设置在所述板主体的体区域中或设置在所述板主体的所述表面上，并且所述公共电源互连线与所述第一电源焊盘和所述第二电源焊盘电连接。
9、根据权利要求7所述的封装体，还包括公共接地互连线，所述公共接地互连线设置在所述板主体的体区域中或设置在所述板主体的所述表面上，并且所述公共接地互连线与所述第一接地焊盘和所述第二接地焊盘电连接。
10、根据权利要求7所述的封装体，其中，所述第一电源焊盘、所述第一接地焊盘和所述第一信号焊盘通过穿透所述板主体的第一孔、第二孔和第三孔分别电连接到所述第二电源焊盘、所述第二接地焊盘和所述第二信号焊盘。
11、根据权利要求7所述的封装体，还包括电源焊料球、接地焊料球和信号焊料球，所述电源焊料球、所述接地焊料球和所述信号焊料球与所述第二电源焊盘、所述第二接地焊盘和所述第二信号焊盘接触。
12、根据权利要求7所述的封装体，其中，所述第一内部键合焊盘电连接到所述半导体芯片的内部电源发生器的输出端，其中，所述第二内部键合焊盘电连接到所述半导体芯片中的一个或多个内部电路中的任何一个的电源端。
13、根据权利要求7所述的封装体，其中，所述半导体芯片是倒装芯片。
14、根据权利要求13所述的封装体，其中，所述外部电源连接器、所述外部接地连接器、所述外部信号连接器、所述第一内部连接器和所述第二内部连接器是倒装芯片凸块。
15、根据权利要求7所述的封装体，其中，所述半导体芯片包括：
半导体基底；
内部电路，形成在所述半导体基底上；
绝缘层，覆盖所述内部电路和所述半导体基底；
外部电源芯片焊盘、外部接地芯片焊盘、外部信号芯片焊盘、第一内部芯片焊盘和第二内部芯片焊盘，设置在所述绝缘层上并电连接到所述内部电路；
介电层，覆盖所述绝缘层和所述芯片焊盘；
电源线、接地线、信号线、第一互连线和第二互连线，被在所述介电层上再分配并分别电连接到所述外部电源芯片焊盘、所述外部接地芯片焊盘、所述外部信号芯片焊盘、所述第一内部芯片焊盘和所述第二内部芯片焊盘，
其中，再分配的电源线的一部分、再分配的接地线的一部分、再分配的信号线的一部分、所述第一互连线的一部分和所述第二互连线的一部分分别对应于所述外部电源键合焊盘、所述外部接地键合焊盘、所述外部信号键合焊盘、所述第一内部键合焊盘和所述第二内部键合焊盘。
16、根据权利要求15所述的封装体，还包括内部互连线，所述内部互连线设置在所述绝缘层上或设置在所述绝缘层中，其中，所述内部互连线将所述第一内部芯片焊盘电连接到所述第二内部芯片焊盘。
17、根据权利要求15所述的封装体，其中，所述一个或多个内部电路被构造为DRAM电路。
18、根据权利要求17所述的封装体，其中，所述DRAM电路包括阱偏置电路、高电压发生器和板电极电压发生器。
19、根据权利要求18所述的封装体，其中，所述第一内部芯片焊盘和所述第二内部芯片焊盘中的一个电连接到所述阱偏置电路、所述高电压发生器和所述板电极电压发生器中的任一个的输出端。
20、根据权利要求15所述的封装体，还包括再分配内部互连线，所述再分配内部互连线设置在所述介电层上，以将所述第一内部键合焊盘电连接到所述第二内部键合焊盘。
21、一种电子封装体，包括：
板主体，具有前表面和后表面，所述后表面与所述前表面相对；
第一电源焊盘、第一接地焊盘、第一信号焊盘、第一内部端焊盘和第二内部端焊盘，设置在所述板主体的所述前表面上；
第二电源焊盘、第二接地焊盘和第二信号焊盘，设置在所述板主体的所述后表面上；
第一信号焊盘和第二信号焊盘，通过穿过所述板主体的在所述第一信号焊盘和所述第二信号焊盘之间延伸的一个或多个信号通路电连接在一起；
内部端互连线，设置在所述板主体的内部体区域中，以将所述第一内部端焊盘电连接到所述第二内部端焊盘。
22、根据权利要求21所述的电子封装体，其中，所述第一电源焊盘和所述第二电源焊盘通过穿过所述板主体的在所述第一电源焊盘和所述第二电源焊盘之间延伸的一个或多个电源通路电连接在一起。
23、根据权利要求22所述的电子封装体，其中，所述第一接地焊盘和所述第二届第焊盘通过穿过所述板主体的在所述第一接地焊盘和所述第二接地焊盘之间延伸的一个或多个接地通路电连接在一起。
24、根据权利要求23所述的电子封装体，还包括：
公共电源互连线，设置在所述板主体的体区域中或设置在所述板主体的表面上，所述公共电源互连线电连接到所述第一电源焊盘和所述第二电源焊盘并且与所述第一接地焊盘和所述第二接地焊盘、所述第一信号焊盘和所述第二信号焊盘以及所述第一内部端焊盘和所述第二内部端焊盘电绝缘；
公共接地互连线，设置在所述板主体的所述体区域中或者设置在所述板主体的所述表面上，所述公共接地互连线电连接到所述第一接地焊盘和所述第二接地焊盘，并且与所述第一电源焊盘和所述第二电源焊盘、所述第一内部端焊盘和所述第二内部端焊盘以及所述第一信号焊盘和所述第二信号焊盘电绝缘。
CNB2007100001381A 2006-01-19 2007-01-05 具有内部端互连线的封装板和采用该封装板的半导体封装 Active CN100517681C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060005803A KR100782483B1 (ko) 2006-01-19 2006-01-19 내부단자 배선을 갖는 패키지 보드 및 이를 채택하는반도체 패키지
KR1020060005803 2006-01-19

Publications (2)

Publication Number Publication Date
CN101005058A CN101005058A (zh) 2007-07-25
CN100517681C true CN100517681C (zh) 2009-07-22

Family

ID=38262420

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100001381A Active CN100517681C (zh) 2006-01-19 2007-01-05 具有内部端互连线的封装板和采用该封装板的半导体封装

Country Status (3)

Country Link
US (2) US7745922B2 (zh)
KR (1) KR100782483B1 (zh)
CN (1) CN100517681C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751261A (zh) * 2011-04-20 2012-10-24 南亚科技股份有限公司 芯片堆叠封装结构

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7746661B2 (en) * 2006-06-08 2010-06-29 Sandisk Corporation Printed circuit board with coextensive electrical connectors and contact pad areas
US20080079150A1 (en) * 2006-09-28 2008-04-03 Juergen Simon Die arrangement and method for producing a die arrangement
SG177449A1 (en) * 2009-07-17 2012-02-28 Sumitomo Bakelite Co Method for manufacturing electronic component, and electronic component
JP2011258757A (ja) * 2010-06-09 2011-12-22 Toshiba Corp 半導体装置
WO2012127614A1 (ja) * 2011-03-22 2012-09-27 ルネサスエレクトロニクス株式会社 半導体装置
US8659144B1 (en) * 2011-12-15 2014-02-25 Marvell International Ltd. Power and ground planes in package substrate
US8890302B2 (en) 2012-06-29 2014-11-18 Intel Corporation Hybrid package transmission line circuits
TWI594380B (zh) * 2015-05-21 2017-08-01 穩懋半導體股份有限公司 封裝結構及三維封裝結構
JP2017204511A (ja) * 2016-05-10 2017-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
KR102639101B1 (ko) * 2017-02-24 2024-02-22 에스케이하이닉스 주식회사 전자기간섭 차폐 구조를 갖는 반도체 패키지
US10304792B1 (en) 2017-11-16 2019-05-28 Futurewei Technologies, Inc. Semiconductor package having reduced internal power pad pitch
WO2020227896A1 (en) * 2019-05-13 2020-11-19 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
US11309246B2 (en) * 2020-02-05 2022-04-19 Apple Inc. High density 3D interconnect configuration

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4537726A (en) 1984-11-09 1985-08-27 E. I. Du Pont De Nemours And Company Multi-stage process with adiabatic reactors for the preparation of isocyanates
JPH05206218A (ja) * 1991-11-27 1993-08-13 Nec Corp 半導体集積回路配線構造
KR950012658B1 (ko) * 1992-07-24 1995-10-19 삼성전자주식회사 반도체 칩 실장방법 및 기판 구조체
US6111317A (en) * 1996-01-18 2000-08-29 Kabushiki Kaisha Toshiba Flip-chip connection type semiconductor integrated circuit device
AU6878398A (en) * 1997-04-02 1998-10-22 Tessera, Inc. Chip with internal signal routing in external element
JPH1126638A (ja) 1997-07-09 1999-01-29 Sumitomo Kinzoku Electro Device:Kk フリップチップ実装用セラミックパッケージ
US6008534A (en) * 1998-01-14 1999-12-28 Lsi Logic Corporation Integrated circuit package having signal traces interposed between power and ground conductors in order to form stripline transmission lines
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
JP3745276B2 (ja) * 2001-01-17 2006-02-15 キヤノン株式会社 多層プリント配線板
JP2002299512A (ja) * 2001-03-30 2002-10-11 Nec Corp 半導体装置及びその製造方法
JP3561747B2 (ja) * 2001-03-30 2004-09-02 ユーディナデバイス株式会社 高周波半導体装置の多層配線構造
US6800947B2 (en) * 2001-06-27 2004-10-05 Intel Corporation Flexible tape electronics packaging
KR100399437B1 (ko) 2001-06-29 2003-09-29 주식회사 하이닉스반도체 내부 전원전압 발생장치
JP3967108B2 (ja) * 2001-10-26 2007-08-29 富士通株式会社 半導体装置およびその製造方法
JP3773896B2 (ja) * 2002-02-15 2006-05-10 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003264256A (ja) * 2002-03-08 2003-09-19 Hitachi Ltd 半導体装置
US6891258B1 (en) * 2002-12-06 2005-05-10 Xilinx, Inc. Interposer providing low-inductance decoupling capacitance for a packaged integrated circuit
JP4195883B2 (ja) * 2004-02-04 2008-12-17 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層モジュール
JP4647243B2 (ja) * 2004-05-24 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751261A (zh) * 2011-04-20 2012-10-24 南亚科技股份有限公司 芯片堆叠封装结构
CN102751261B (zh) * 2011-04-20 2015-04-08 南亚科技股份有限公司 芯片堆叠封装结构

Also Published As

Publication number Publication date
US7745922B2 (en) 2010-06-29
US20070164429A1 (en) 2007-07-19
KR20070076657A (ko) 2007-07-25
CN101005058A (zh) 2007-07-25
KR100782483B1 (ko) 2007-12-05
USRE46666E1 (en) 2018-01-09

Similar Documents

Publication Publication Date Title
CN100517681C (zh) 具有内部端互连线的封装板和采用该封装板的半导体封装
US7242093B2 (en) Semiconductor device
US7420281B2 (en) Stacked chip semiconductor device
US8022523B2 (en) Multi-chip stack package
US7629689B2 (en) Semiconductor integrated circuit having connection pads over active elements
US7795713B2 (en) Semiconductor device and method for producing the same
JP4449824B2 (ja) 半導体装置およびその実装構造
US9087710B2 (en) Semiconductor device with stacked semiconductor chips
JP2001024150A (ja) 半導体装置
US7800227B2 (en) Semiconductor device with crack-resistant multilayer copper wiring
US20080142847A1 (en) Semiconductor apparatus having a large-size bus connection
US7847404B1 (en) Circuit board assembly and packaged integrated circuit device with power and ground channels
US8633596B2 (en) Semiconductor package with bonding wires of reduced loop inductance
JP2005191447A (ja) 半導体装置およびその製造方法
JP4068616B2 (ja) 半導体装置
US8362614B2 (en) Fine pitch grid array type semiconductor device
CN102057481A (zh) 具有电源和接地通孔的封装
US6791193B2 (en) Chip mounting substrate, first level assembly, and second level assembly
US7180185B2 (en) Semiconductor device with connections for bump electrodes
US6803666B2 (en) Semiconductor chip mounting substrate and semiconductor device using the same
US6181005B1 (en) Semiconductor device wiring structure
US6020631A (en) Method and apparatus for connecting a bondwire to a bondring near a via
JP4828270B2 (ja) 半導体装置
US7202546B2 (en) Integrated circuit with copper interconnect and top level bonding/interconnect layer
JPH03108338A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant