CN100468671C - 接触结构制造方法 - Google Patents

接触结构制造方法 Download PDF

Info

Publication number
CN100468671C
CN100468671C CNB2005100041661A CN200510004166A CN100468671C CN 100468671 C CN100468671 C CN 100468671C CN B2005100041661 A CNB2005100041661 A CN B2005100041661A CN 200510004166 A CN200510004166 A CN 200510004166A CN 100468671 C CN100468671 C CN 100468671C
Authority
CN
China
Prior art keywords
substrate
layer
conducting shell
sandwich construction
seed layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100041661A
Other languages
English (en)
Other versions
CN1655334A (zh
Inventor
C·阿赫伦斯
J·胡伯
U·塞德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1655334A publication Critical patent/CN1655334A/zh
Application granted granted Critical
Publication of CN100468671C publication Critical patent/CN100468671C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明是一种接触结构制造方法。本发明提供了一种用于在一结构表面(100a)上制造一接触结构(116)之方法，其包含了于该结构表面(100a)上制造一第一传导层(112)，而该第一传导层(112)包含钨。一传导种子层(114)乃形成于该第一传导层(112)上；该接触结构(116)乃藉由电镀方式而形成于该种子层(114)上。该第一传导层(112)乃作为自背侧选择性移除基板材料时的一终止层。

Description

接触结构制造方法
技术领域
本发明系与一基板之一结构表面上的接触结构之制造有关。
背景技术
由于对品质与尺寸之需求的增加，制造接触结构时便产生了在许多领域中所需要考量的挑战；特别是对于半导体基板而言，由于对其电性性能的强大需求，因而亦产生了许多关于电性接触的问题。当半导体应用的发展逐渐达到高于1GHz的频率范围时，对于主动组件与RF接地点之接触的最佳化便成为一项重要的需求；到目前为止，在硅组件方面，其应用之主要潜力在于经由接合联机而将芯片前方接合至封装结构之接地点接触，此一接合联机所具有之电感值一般约为0.5nH，该值端视于接合联机之长度；其于1GHz时所对应之阻抗值系为3Ohm，在射极及/或一RF放大器电路之源极路径中所存在之此一大小的阻抗值将大幅降低有效增益。10dB之增益损失并不正常，即使多重接合具有某一程度之助益，然而，其仍非为主要解决之道。
因此，在GaAs技术中，长久以来的一般技术皆在于利用金属信道的方式而将源极接触从半导体芯片的后方连接至前方；许多在硅科技中关于处理的困难，特别是对硅的蚀刻速率相当低，则不利于该等基板信道接触之使用。
覆晶(flip-chip，即倒装芯片)技术便是用于解决上述问题之一替代方式，其系在该等接触上设有金属凸块(bump)，然而此技术的缺点在于其热逸散并不良好；而在微小组件中，例如分离式晶体管与MMIC(单晶微波集成电路)，由于凸块的存在，便须使用较大尺寸的硅芯片，这是覆晶技术的另一项缺点；另外，至少到目前为止，覆晶技术的循环次数仍不如“直立”之芯片接合。
在专利文件DE 19816245中揭露了一种制造信道的技术，其中该技术需要在一反侧光微影过程与另一反侧处理步骤，与在薄晶圆上执行这样的技术是一项极其困难的工作。在另一方面，有许多原因均需要使得硅晶圆能够薄至50至200μm，因此，基于此一理由，以及由于处理时间过长的原因，厚晶圆上的信道便显得用处极少。
此外，专利文件US 5618752与US 5608264说明了关于在一硅基板上形成一开口的技术，其中在沉积了一阻障金属层与一氧化物层之后，便填充一金属至该开口中。然而，根据上述专利文献中所描述的电流状态，利用传统之金属涂布方法，在实际上并不可能完全填满具有相当高深宽比之信道孔洞(其宽度/深度比例约为1:10)至一所须深度，因此在上述专利文献中，均假设在金属沉积藉由溅镀、蒸镀或CVD制程而产生后，所残留的开口则须使用另一填充材料来填充；因此上述之专利文件所揭露者并不足以有效制作基板信道。此外，在上述专利文件中亦未具体说明如何以一个简便的方法而在一完成晶圆前侧时，便将信道自其反侧暴露与连接。
在目前技术领域中，已知利用电镀方式来制造接触；在半导体技术中，由于铜金属化的引入，因而使得基于电镀之种种处理，原则上均适用于填充大信道开口。
电镀的先决条件在于一作为种子层之传导层，且其一般皆包含铜；该种子层是藉由PVD(物理气相沉积)方式实施，而CVD与电镀之方式亦同样可行。在此方法中，通常沉积铜种子层于所使用之一钽扩散阻障及/或钽基之扩散阻障，其中，一般是利用PVD沉积而实施，但其它的方法亦同样可行；而亦可使用其它的阻障材料，例如CVD-TiN或是电镀阻障。
对于具有高的宽度/深度比例(一般为1:10)之较深信道而言，无法藉由一般的PVD方法来达成可靠、有效的信道开口侧壁之覆盖区域以及信道底部之覆盖区域；文献中所说明者通常是利用铜-CVD方法来制造铜种子层，例如Masataka Hoshino等人之文献“Wafer Process and Issue ofThrough Electrodes in Si Wafer Using Cu Damascene for ThreeDimensional Chip Stacking，Superficies y Vacio 13，1-6，Diciembre 2001”以及S.Burkett等人之文献“Processing Techniques for 3-FD IntegrationTechniques，Superficies y Vacio 13，1-6，Diciembre 2001”。上述之铜-CVD方法亦已经年使用于许多实验研究中，但仍未被引入半导体制造技术中使用；此外，电解质的制造厂商亦研发出能够将电解铜沉积于阻障上之电解质，其亦被称为高电阻电解质。
简言之，藉由习知技术仍无法制造出目前技术所需要的结构表面上之接触，特别是半导体技术所需要者。
发明内容
本发明之目的在于提供一种用以制造接触结构的改良方法。
此一目的系藉由权利要求1所主张之方法而达成。
本发明提供了一种用于在一基板之一结构表面上制造一接触结构之方法，该方法包含:
制造一第一传导层于该结构表面上，该第一传导层包含钨；
制造一传导种子层于该第一层上；以及
电镀该种子层上之该接触结构。
本发明系将种子层制造于一含有钨(W)之膜层上，便可在后续的电镀步骤中沉积出一高品质的接触结构；该含有钨之膜层，亦即以下所述之W层，呈现出绝佳的边缘覆盖，这就是可减少对种子层的要求之原因。此外，所形成之该W层亦具有一高度的均匀性，藉由钨的使用，可以达到高度的边缘覆盖；本发明之膜层较佳为完全由钨所形成，或是由钨重量含量至少为10％之钨合金层所形成。特别是，该有利之边缘覆盖使具有不连续接点或边缘之结构得以使用，其中由于该绝佳之边缘覆盖，因而仍然能够达到均匀且高品质的电镀效果。
该等膜层之有利的边缘覆盖亦使得在一具有电传导层的基板中，能够实施一封闭涂布，甚至是深开口之封闭涂布。含有钨之该膜层可以在电镀中作为一电流乘载层，藉以保持对种子层要求较小；特别是，该种子层可具有一非常小的厚度，即使沉积在含有钨之该膜层上的铜轨迹(trace)有助于施行高品质之电镀；特别是，由于含有钨之该膜层的高度均匀性与高品质，因而能够在电镀过程中供应一均匀电流，其有助于制造高均匀性与小尺度机械干扰之接触结构。本发明之W层呈现了电解质铜沉积所需之传导层的特性，其系依所需达成的要求而配置有一溅镀之铜层、一连接至该基板信道内部之传导性连接。
本发明之方法特别有助于在半导体基板的结构表面上制造电接触，且特别是与目前及未来半导体技术相关之硅基板；特别是，在该等应用中，本发明方法使半导体基板中之一深开口或一深信道之完全填充得以实现，以制造符合半导体技术高度需求的电性信道，其中该等信道孔洞具有高宽度/深度比，例如1:10。而更佳的是该能够完全填充之宽度/深度比系更可高于1:4。至于在长度尺寸方面，本发明之方法能够填充具有横向尺寸<50μm之开口、或是具有深度>20μm之信道孔洞。
该第一传导层具有之厚度较佳为0.1μm至1μm之范围，而最佳则为0.4μm；第一传导层的厚度低于0.1μm时是比较不利的，其系由于在施加电流时将导致较大的电阻之故。此外，在该第一传导层作为选择性移除过程(例如选择性蚀刻或是CMP处理)中之一终止层时，其厚度低于0.1μm亦比较不利，这是因为第一传导层的厚度不利于提供移除处理一个安全的终止。该种子层系具有仅约数纳米(nanometer)之微小厚度，较佳的是在该种子层具有最小厚度的位置处系自一单层至10nm之范围；然而，亦可形成一厚度达5μm之种子层，然种子层厚度高于5μm之缺点在于其减少了边缘覆盖，使得由此一种子层所制造的电性接触结构会具有较低的电性于机械性质。
特别是，该方法亦适用于电接触该基板中的其它接触面积或金属化区域。
含有钨之该膜层较佳为藉由一CVD制程而产生，其优点为该等制程步骤系为最新发展，且可省略近年来半导体技术中常使用的W-CVD制程，藉此可整合至现今的半导体制程，而无须任何重大改变，因此本发明一方面可保持其低制作成本，而另一方面则能够快速引入市场中使用。此外，由于W-CVD可达成有利之边缘与底部覆盖，因而W-CVD之使用仍适用于制造本发明之膜层，以施行具有一电性传导层之深基板信道开口的封闭涂布。
当本发明方法应用至硅半导体技术时，其可制造能够由一硅晶圆的前侧穿透至其反侧之金属信道，该方法适合用于能够整合至一标准IC制程之制造，并符合了对于均匀性、信道开口完全填充、以及具有高宽度/深度比与大深度之信道开口表面接触之间的良好黏合性等高度需求。
在本发明方法之较佳实施例中，亦可使用一或数层阻障层；举例而言，本发明之W层包含一层堆栈，其中除了一含W层或一含W合金层外，亦形成一或数层阻障层，而该等阻障层可为金属层，举例而言，该等阻障层可为Ti或Ti基层(如TiN)、Ta或Ta基层(TaN)；由于Ti及/或氮化钛之使用极适合作为阻障，因而在本发明之较佳实施例中，系在含钨层或含钨合金层之间的堆栈中以及所欲产生接触的结构表面上使用一含Ti及/或TiN之层堆栈，以形成一Ti/TiN/W之堆栈。此外，为了该等金属层与该基板间之绝缘，亦可是先对该基板信道开口涂布一介电材料，使得该层堆栈更包含了一介电层；此外，除了形成于该结构表面与该W层之间的金属阻障层之外，尚可配置一或数层另一阻障层于含钨或钨合金层与电镀起始层之间。换言之，沉积至该W层之种子层可包含一层堆栈，其中除了电镀起始层之外，亦具有一或数层另一阻障层；配置在该电镀起始层与该W层之间的阻障层较佳为根据该电镀起始层材料而加以选择。在一较佳实施例中，该电镀起始层包含了存在于电解质的材料，并于电镀过程中沉积而成，特别是，此处之材料较佳为铜；当使用由铜制程之一起始层时，该等起始层与该W层之间的阻障层最好是包含Ta或是Ta基之材料，这是由于该等材料特别适合用于避免铜扩散。
然而，与在电镀过程中所沉积的材料不同之其它材料亦可作为电镀起始层之用，只要该等材料能够符合对于该起始层上沉积材料的高度黏合性之需求。
多层结构的使用则有助于平面化之结果，在选择性移除以电解所沉积之接触结构时，位于该多层结构中的该等阻障层系可作为一终止层；举例而言，在该W层与该电镀起始层之间的该等阻障层堆栈系可作为一抛光终止，使得由先前制造步骤中所产生之下方膜层能够在不受控制的抛光过程中受到保护。此外，亦可选择性移除该层堆栈或其残余物本身，例如利用钨对铜移除率的高度选择而达成；其有利于省略额外之附属层，例如氮化硅层，因而简化了制造过程，且其制造成本亦相对较低。可替代者，亦可使用屏蔽电镀，例如屏蔽铜电镀，其仅包含在该基板信道中之一铜沉积；然而，由于此屏蔽电镀非常昂贵，因而在本发明之较佳实施例中系省略了此一方式，因而相较于习知的电镀方式，本发明的制造成本明显较低。
此外，本发明方法亦特别有利于基板中信道之制造；由于在一反侧蚀刻(例如湿式化学破坏性蚀刻)中，钨层系作为一终止层，因而在此处亦证明了使用本发明之W层的优势。同样的，若使用一或数层阻障层，该钨层及/或该等阻障层可作为一蚀刻终止，藉此该等金属信道可在选择性蚀刻之后，自该等表面凸出而作为接脚，使得该等接脚系可利用一标准CMP步骤而平面化。此处之另一项优势为合适的填充物之使用，例如一铜填充，该W层可以与铜填充大约相同的速率而磨耗；此过程系终止于平坦的硅表面上，使得蚀刻并不会发生于钨材料中，亦不发生于铜材料中。因而上述方法能够在一小深度中，以一简单方式来执行化学-机械抛光步骤，实现了高品质之平坦表面，且其接触中具有绝少之污染物。藉此，可以一简单且低成本的方式来达成信道之反侧平面化，由于表面中的接触区域处于绝对平坦，因而该平面化使得该等信道能够没有接触问题而藉由一沉积金属化的方式而电连接。
上述之信道制造有利于藉由具有信道之重叠的数基板来制造3D堆栈，使得个别之重叠基板的信道能够电连接。举例而言，为了此一目的，可将金属凸块制造于所沉积之金属上，以配置该等堆栈彼此之间的电接触。在本发明之较佳实施例中，系利用电镀来从一液相电解质沉积一固相材料，其中所供应之直流电流系自电解质中一电极经由该电解质而流至该种子层，亦称之为“贾凡尼”(galvanic)沉积。
附图说明
本发明之较佳实施例将配合伴随之下列图式而加以详细说明，其中:
图1A至1D表示一基板之截面图，其说明了根据本发明之一较佳实施例的处理步骤；
图2A至2D表示一基板之截面图，其说明了根据本发明之另一较佳实施例的处理步骤；以及
图3A至3E表示一基板之截面图，其说明了根据本发明之一较佳实施例的信道制造方式。
附图中的参考标号如下:
100 基板
100a 结构表面
110 开口
112 第一传导层
114 种子层
116 接触结构
200 基板
210 信道孔洞
220 作用层
222 作用层
224 绝缘层
226 电接触
228 罩幕层
230 开口
232 绝缘层
300 基板
302 前侧
304 反侧
306 金属化
310 信道孔洞
400 基板
402 前侧表面
404 截面
410 截面
416 接触结构
500 基板
具体实施方式
本发明之一第一基本实施方式将根据图1A至1D而说明。根据图1A，一结构表面100a系形成于一基板100中，举例而言，该表面100a系为该基板100中之一凹处或是开口110的表面，而该开口系由一电性传导接触所填充。即使在较佳实施例中仅说明了一基板之信道孔洞中的接触之制造，然本发明之方法仍不受限于该等结构，而包含了，例如一凸出物或是其它结构表面之传导性接触的制造。基板100系包含任何习知之基板。较佳为，本发明系特别适用于制作一半导体基板中之接触，以及在较佳实施例中，系指一硅半导体基板。基板100亦可整合而形成或是包含一具有多种膜层材料之多层结构。
根据本发明并参考图1B，含有钨之一第一传导层系形成于该结构表面100a上；该第一传导层本身之材料仅包含钨，或是包含含有其它合金元素之钨。此外，该第一传导层亦包含一多层结构，其中仅有一层含有钨，而其它层则包含一绝缘性材料，例如氧化硅，及/或含有阻障材料之一或复数膜层。该阻障材料包含了，例如Ti、Ta、TiN与TaN。该第一传导层较佳为以一CVD(化学气相沉积)的方式而形成，藉以达成一绝佳之表面与边缘覆盖。正如先前已经解释过的，钨的使用有助于达成特别良好的表面与边缘覆盖，其具有的间隙较小，使得包含钨之该膜层能够被均匀形成，并能够在后续的电镀过程中，使得电镀接触具有绝佳品质之特性。由图1B可知，该第一传导层完全覆盖了该开口110之整体表面以及基板100的一主要表面。
在接下来的步骤中，沉积一种子层114于该第一传导层112上，参见图1C；在后续之电镀中，该种子层114系作为一起始层，以使该接触材料能够从电解质而沉积，使得所沉积之该膜层呈现出良好的机械锚接。因此，该种子层较佳为包含了与该电解质所电镀之材料相同的材料；此处特别是使用铜，其系由于在习知技术中已经对铜基电镀有充分了解。
种子层114亦包含一多层结构，其一外层系作为电镀起始层；而该多层结构之一或复数层之膜层包含了一阻障材料，较佳为一金属阻障材料。当使用铜起始层时，特别适用之阻障材料系为一TaN/Ta或是Ta/TaN之堆栈。本发明之一特别优势为，该第一传导层112系作为电镀传导层，使得该种子层114不需要去迎合任何关于电流传导之需求；特别是，种子层114可以非常小，甚至其厚度可达仅有数层原子之厚度范围。
图1D说明了图1C所示之结构在执行电镀之后所呈现的情形。在此，一接触结构116系藉由电镀而形成于该种子层114上，在此一实施例中，该接触结构系延伸至该开口110与该基板100之上主要表面。
本发明之方法特别适用于信道孔洞之完全填充，特别是具有高宽度/深度比之信道孔洞；本发明方法因而能够制造垂直排列的接触结构，其具有之直径为5μm至50μm，且在垂直方向上延伸达20μm至200μm之深度。因此，所述之方法特别适于半导体业对于硅晶圆中信道制造之需求，其厚度系薄至20至200μm。
上述之在该开口与主要表面上制造接触的一替代方式为使用屏蔽式电镀，使得该接触仅形成于预定之区域中，例如在该开口110中。在该结构表面100a上形成了该接触结构116之后，便可施行一平面化处理。
参考图2A至2D，以下系说明关于施行一平面化处理之一较佳实施例。图2A说明了一个包含一信道孔洞210之基板200，而像是包含了主动或被动半导体组件或半导体电路的掺杂半导体层之作用层220与222，系形成于基板200的一主要表面上。该等作用层220与222上具有一绝缘层224，其中用以连接该等作用层之一电接触226系以一垂直方向延伸延伸；为了制造信道孔洞210与绝缘层224中之一开口230，系形成一罩幕层228于该绝缘层224上；该罩幕层228系包含例如一硬罩幕，其系开放于预定之区域，使得该等信道孔洞210与该开口230系可藉由移除材料(例如蚀刻)而形成于该绝缘层224中。
接着，如图1A至1D所述，包含了钨之该第一传导层与该种子层系被形成；然而在此一实施例中，最初系形成一绝缘层232以作为基板绝缘，而在其上则接着形成一Ti/TiN阻障、一W-CVD阻障、一TaN/Ta阻障与铜起始层；换言之，在此实施例中，该第一传导层112包含了Ti/TiN阻障与W-CVD阻障，而种子层114包含了TaN/Ta阻障与铜起始层。该绝缘层232系暴露于该电接触226之区域以达成与相同信道层堆栈之电接触。
接着，该接触结构116系藉由上述之电镀方式而形成；在此一实施例中系电镀铜而使得该接触结构116系由铜所形成。在藉由电解质沉积的方式而填充该等基板开口之后，则将不需要的接触结构116之材料从基板晶圆之平坦表面移除，其系使用一CMP制程而将于以下加以说明。此处之CMP制程系使用于标准铜金属化，其亦使用于本发明之此一较佳实施例中。为了基板信道之填充，所沉积之该接触结构116包含一非常厚之膜层，其系与填充过程有关，而这些非常厚的膜层对该CMP制程的抛光特性有不利的影响；在此制程中，所产生之层堆栈系较佳为作为终止层；由于抛光终止之有利使用，在先前制造步骤中所形成的下方膜层系可于不受控制的抛光过程中受到保护。该堆栈层Ti/TiN/W或其残余物系可藉由所整合之其它制程而加以移除，其可相对于较低之该绝缘层224(例如一氧化层)而加以选择；在此可省略额外之辅助层(例如氮化硅)，同样的，亦不需要昂贵的屏蔽式电镀。即使在此一实施例中，阻障层之堆栈系作为光终止，亦可达成该接触结构116之选择性前侧移除，在其它的实施例中，包含了一钨层之该第一传导层112则作为一终止层。
图2D说明了图2C所示之结构在执行上述之平面化后所呈现的情形。正如所示，可由上述方法来达成一贯平坦之表面，使得在该开口230外部之该第一传导层112系可与该开口230区域中的接触结构116形成于相同平坦面。
参阅图3A至3E，本发明之另一较佳实施例系叙述如下，其中一信道系自基板之一前侧主要表面而形成至基板之一反侧主要表面。
参阅图3A，一信道孔洞310系形成于一基板300中，在该信道孔洞310上则形成有如前述实施例之第一传导层112与种子层114；正如在之前已经叙述的，该接触结构116系暴露并与基板300之一前侧表面302同样平坦，而举例而言，该信道孔洞310系可于垂直方向上延伸达100μm而至基板300；在该半导体产品完成后，基板300系自其反侧而被磨薄。图3B说明了图3A所示之结构在执行了反侧移除后所呈现的情形，其中该基板已被磨至一约100μm之厚度；一般而言，较佳为执行研磨至终止于一特定厚度，使得在信道底部之第一传导层系与该基板经研磨之反侧表面分隔约10μm之距离。接着则执行湿式化学“破坏性蚀刻”，较佳为，其系从该基板进一步移除约20μm。在此破坏性蚀刻中，基板信道系自反侧而暴露；在此实施例中，该钨及/或该等阻障层系作为用以抵抗破坏性蚀刻的蚀刻化学药品之一蚀刻终止。因此，本方法并不需要一额外之蚀刻终止层。
如图3C所示，该金属化之基板信道系部分自该基板300之反侧表面凸出，而作为所谓之接脚；该表面系由切除之基板300所形成。接着，藉由一化学-机械光步骤而执行一标准平坦化处理；在此一实施例中，该信道孔洞系藉由电镀方式而填满铜，其有利于该W层与铜填充以相同速率被移除。此过程终止于该基板之平坦表面上，其在蚀刻中并不会破坏钨材料与铜材料；因此，上述之方法能够在一小深度中，以一简单方式来执行化学-机械抛光步骤，实现了高品质之平坦表面，且其接触中具有绝少之污染物。
为了电连接已被光至平坦或平面之该等反侧接触，系于一接续步骤中沉积一金属层；为制造一RF接地连接，其仅需要制造一膜层，而该膜层的全部区域系以一均匀方式沉积而成。由于表面中的接触区域处于绝对平坦，因而所述之方法虽缺少一覆盖步骤，但仍没有接触问题或其它问题产生。图3E说明了图3D所示之结构在执行了上述之平面化处理后所呈现的情形；如图所示，在基板300之反侧304上，该金属化层306系延伸作为一横越了该接触结构116区域之金属层，藉以电连接至该金属化层306。
作为一接触材料之该金属化层306系包含与铜仅限制反应之金属或化合物，例如:Ti、Cr、W、Ta、TiW、TiN与TaN等，此外，亦可与其它具有良好传导性或可焊之金属组合，其端视于进一步之处理程序。特别是，接触凸块系用于形成3D堆栈，以达成3D堆栈之不同基板间的电接触。即使在上述实施例中已经说明，该基板信道之深度为100μm，然于其它实施例中，其亦可明显小于或大于100μm。此外，基板信道的宽度及/或直径系较佳为10μm，然于其它实施例中，亦可明显小于或大于10μm。

Claims (22)

1.一种用于在一基板(100)的一结构表面(100a)上制造一接触结构(116)的方法，该方法包含:
于该结构表面(100a)上制造一第一传导层(112)，该第一传导层(112)包含钨；
于该第一传导层(112)上制造一传导种子层(114)，该种子层(114)包含一多层结构，其中该第一传导层(112)不是该多层结构的一部份；以及
在该种子层(114)上电镀该接触结构(116)；以及
选择性地移除该接触结构(116)，而该种子层(114)的该多层结构中的至少一层乃在该选择性的移除中作为一终止层。
2.如权利要求1之方法，其中该第一传导层是藉由CVD沉积方式而制造。
3.如权利要求1或2之方法，其中该基板(100)包含一半导体基板。
4.如权利要求3之方法，其中该半导体基板是一硅基板。
5.如权利要求1或2之方法，其中该结构表面(100a)是该基板(100)中的一开口(110)的一表面。
6.如权利要求5之方法，其中该开口(110)的直径的范围是从5μm到50μm，并且该开口(110)的深度的范围是从20μm到200μm。
7.如权利要求5之方法，其中该开口(110)延伸至该基板之垂直方向上的深度乃大于或等于20μm。
8.如权利要求1之方法，其中该种子层(114)的该多层结构中的一或数层含有一金属阻障材料。
9.如权利要求8之方法，其中该种子层(114)的该多层结构包含一含有阻障金属之堆栈。
10.如权利要求9之方法，其中该阻障金属乃选自于包含有Ta、TaN、Ti、TiN与TiW的群组中。
11.如权利要求1或2之方法，其中该第一传导层(112)包含一多层结构。
12.如权利要求11之方法，其中该第一传导层(112)的该多层结构包含一或多层之金属阻障层。
13.如权利要求11之方法，其中该第一传导层(112)的该多层结构包含一绝缘层，其中该绝缘层含有一绝缘层的多层堆栈。
14.如权利要求1或2之方法，其中该第一传导层(112)包含至少一仅含有钨或钨合金的层。
15.如权利要求1或2之方法，其更包含自该基板(100)之反侧选择性移除材料之步骤，该第一传导层(112)乃作为该选择性移除的一终止层。
16.如权利要求15之方法，其中该第一传导层(112)包含一多层结构，该第一传导层(112)的该多层结构中的至少一层乃作为选择性移除该基板(100)材料时的一终止层。
17.如权利要求15之方法，其中该选择性移除包含湿式化学蚀刻。
18.如权利要求1或2之方法，其中该结构表面(100a)为一通道(210，310)的一表面，其自该基板(100)的一前侧以一垂直方向延伸至该基板(100)的一反侧，该方法更包含该基板(100)材料之一反侧移除之步骤。
19.如权利要求18之方法，其中该基板(100)材料的反侧移除包含蚀刻，其中该第一传导层(112)乃作为一终止层。
20.如权利要求19之方法，其中，在选择性移除该基板(100)的材料后施行一化学-机械抛光，藉以使该接触结构(116)暴露于该反侧，而形成一信道结构。
21.如权利要求20之方法，其中，在暴露该接触结构(116)的该反侧后，沉积一传导连接层(306)于该基板之该反侧的整体区域上。
22.如权利要求20之方法，其中，于该反侧上形成凸块以电连接该接触结构。
CNB2005100041661A 2004-01-12 2005-01-12 接触结构制造方法 Expired - Fee Related CN100468671C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP04000444.2 2004-01-12
US10/755,844 US7176128B2 (en) 2004-01-12 2004-01-12 Method for fabrication of a contact structure
EP04000444.2A EP1553625B1 (en) 2004-01-12 2004-01-12 Method for fabrication of a contact structure
US10/755844 2004-01-12

Publications (2)

Publication Number Publication Date
CN1655334A CN1655334A (zh) 2005-08-17
CN100468671C true CN100468671C (zh) 2009-03-11

Family

ID=34828568

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100041661A Expired - Fee Related CN100468671C (zh) 2004-01-12 2005-01-12 接触结构制造方法

Country Status (4)

Country Link
US (1) US7176128B2 (zh)
EP (1) EP1553625B1 (zh)
JP (1) JP2005203785A (zh)
CN (1) CN100468671C (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
JP2008519450A (ja) * 2004-11-08 2008-06-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 基板にダマシン構造を製造する方法、集積回路の製造方法およびこれらの方法によって製造される半導体装置
US7795134B2 (en) * 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20070020904A1 (en) * 2005-07-15 2007-01-25 Stora Michael E Selectively filling microelectronic features
TWI397972B (zh) * 2005-08-26 2013-06-01 Hitachi Ltd Semiconductor device manufacturing method
US7378339B2 (en) * 2006-03-30 2008-05-27 Freescale Semiconductor, Inc. Barrier for use in 3-D integration of circuits
KR100884238B1 (ko) * 2006-05-22 2009-02-17 삼성전자주식회사 앵커형 결합 구조를 갖는 반도체 패키지 및 그 제조 방법
DE102006040585B4 (de) * 2006-08-30 2013-02-07 Infineon Technologies Ag Verfahren zum Auffüllen eines Grabens in einem Halbleiterprodukt
US20080242078A1 (en) * 2007-03-30 2008-10-02 Asm Nutool, Inc. Process of filling deep vias for 3-d integration of substrates
DE102007019552B4 (de) * 2007-04-25 2009-12-17 Infineon Technologies Ag Verfahren zur Herstellung eines Substrats mit Durchführung sowie Substrat und Halbleitermodul mit Durchführung
KR100905784B1 (ko) * 2007-08-16 2009-07-02 주식회사 하이닉스반도체 반도체 패키지용 관통 전극 및 이를 갖는 반도체 패키지
JP2009099589A (ja) * 2007-10-12 2009-05-07 Elpida Memory Inc ウエハまたは回路基板およびその接続構造体
US7863180B2 (en) * 2008-05-06 2011-01-04 International Business Machines Corporation Through substrate via including variable sidewall profile
US7833895B2 (en) * 2008-05-12 2010-11-16 Texas Instruments Incorporated TSVS having chemically exposed TSV tips for integrated circuit devices
US8017471B2 (en) * 2008-08-06 2011-09-13 International Business Machines Corporation Structure and method of latchup robustness with placement of through wafer via within CMOS circuitry
US8227340B2 (en) * 2009-04-30 2012-07-24 Infineon Technologies Ag Method for producing a copper connection between two sides of a substrate
JP5612830B2 (ja) * 2009-05-18 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8193089B2 (en) * 2009-07-13 2012-06-05 Seagate Technology Llc Conductive via plug formation
US8697574B2 (en) * 2009-09-25 2014-04-15 Infineon Technologies Ag Through substrate features in semiconductor substrates
US20110101534A1 (en) * 2009-11-04 2011-05-05 International Business Machines Corporation Automated short length wire shape strapping and methods of fabricting the same
US8846451B2 (en) * 2010-07-30 2014-09-30 Applied Materials, Inc. Methods for depositing metal in high aspect ratio features
CN103492617B (zh) * 2011-01-26 2017-04-19 恩索恩公司 填充微电子器件中的孔的方法
EP2693488A4 (en) * 2011-03-28 2014-10-15 Sanyo Electric Co PHOTOELECTRIC CONVERSION DEVICE AND METHOD FOR THE PRODUCTION THEREOF
CN103094187B (zh) * 2011-10-31 2015-01-21 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法
US9123780B2 (en) * 2012-12-19 2015-09-01 Invensas Corporation Method and structures for heat dissipating interposers
CN107591357B (zh) * 2016-07-07 2020-09-04 中芯国际集成电路制造(北京)有限公司 互连结构及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4314907C1 (de) * 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
JP3537447B2 (ja) * 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6882030B2 (en) * 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6130161A (en) * 1997-05-30 2000-10-10 International Business Machines Corporation Method of forming copper interconnections with enhanced electromigration resistance and reduced defect sensitivity
DE19816245A1 (de) 1998-04-11 1999-10-21 Fraunhofer Ges Forschung Verfahren zur Kontaktierung eines elektrischen Bauelements und elektrisches Bauelement
SG87187A1 (en) 1999-10-18 2002-03-19 Applied Materials Inc Pvd-imp tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminium and copper applications
US6482733B2 (en) * 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
FR2816758B3 (fr) 2000-11-14 2003-04-04 Lionel Girardie Technique de metallisation par le cuivre pour les connexions et interconnexions des transistors
JP2002190477A (ja) * 2000-12-22 2002-07-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6583053B2 (en) * 2001-03-23 2003-06-24 Texas Instruments Incorporated Use of a sacrificial layer to facilitate metallization for small features
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US20040253809A1 (en) * 2001-08-18 2004-12-16 Yao Xiang Yu Forming a semiconductor structure using a combination of planarizing methods and electropolishing
US6599778B2 (en) * 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
JP4110390B2 (ja) * 2002-03-19 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN1655334A (zh) 2005-08-17
JP2005203785A (ja) 2005-07-28
US7176128B2 (en) 2007-02-13
EP1553625B1 (en) 2014-05-07
US20050153546A1 (en) 2005-07-14
EP1553625A1 (en) 2005-07-13

Similar Documents

Publication Publication Date Title
CN100468671C (zh) 接触结构制造方法
US6479902B1 (en) Semiconductor catalytic layer and atomic layer deposition thereof
KR100339179B1 (ko) 상호 접속 구조 및 그 형성 방법
CN100492607C (zh) 包括导电凸起的微电子器件及其制备方法
CN101066004B (zh) 具有被导电材料填充的通孔的基板的制造方法
KR100801077B1 (ko) 웨이퍼 표면 상에 균일한 도금을 제공하기 위한 임베디드전기도금 전류 경로를 갖는 반도체 웨이퍼
US20030010645A1 (en) Barrier enhancement process for copper interconnects
US20080237053A1 (en) Structure comprising a barrier layer of a tungsten alloy comprising cobalt and/or nickel
CN100517621C (zh) 具有包覆层的互连结构及其制造方法
US20060063375A1 (en) Integrated barrier and seed layer for copper interconnect technology
US7704880B1 (en) Method of forming contact layers on substrates
US7763519B2 (en) Method for fabricating an interconnect arrangement with increased capacitive coupling and associated interconnect arrangement
JP5284981B2 (ja) 電気メッキによる垂直素子形成の方法
US9418933B2 (en) Through-substrate via formation with improved topography control
CN102484095A (zh) 半导体衬底中的通孔及导电布线层
US20010027008A1 (en) Method for forming interconnect structure in semiconductor device
US20060012052A1 (en) Dual damascene wiring and method
US8053894B2 (en) Surface treatment of metal interconnect lines
CN107546173A (zh) 衬底和方法
US6071814A (en) Selective electroplating of copper for damascene process
US7186637B2 (en) Method of bonding semiconductor devices
US6811670B2 (en) Method for forming cathode contact areas for an electroplating process
US6974770B2 (en) Self-aligned mask to reduce cell layout area
US6774039B1 (en) Process scheme for improving electroplating performance in integrated circuit manufacture
US20030207558A1 (en) Method forming copper containing semiconductor features to prevent thermally induced defects

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

CF01 Termination of patent right due to non-payment of annual fee