JP2008519450A - 基板にダマシン構造を製造する方法、集積回路の製造方法およびこれらの方法によって製造される半導体装置 - Google Patents

基板にダマシン構造を製造する方法、集積回路の製造方法およびこれらの方法によって製造される半導体装置 Download PDF

Info

Publication number
JP2008519450A
JP2008519450A JP2007539678A JP2007539678A JP2008519450A JP 2008519450 A JP2008519450 A JP 2008519450A JP 2007539678 A JP2007539678 A JP 2007539678A JP 2007539678 A JP2007539678 A JP 2007539678A JP 2008519450 A JP2008519450 A JP 2008519450A
Authority
JP
Japan
Prior art keywords
layer
damascene structure
sacrificial layer
barrier
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007539678A
Other languages
English (en)
Inventor
グエンホアン ヴィエット
イェー アー エム ヴァーヘイデン グリージャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2008519450A publication Critical patent/JP2008519450A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ダマシン構造の製造は、ダマシン構造用の凹部（３０）の周りの領域を保護するため、犠牲層（２０）を基板（１０）上に形成する工程と、前記凹部内に、前記犠牲層と電気接触状態でバリヤ層（４０）を形成する工程と、前記凹部内にダマシン構造（５０）を形成する工程と、平坦化する工程とを含む。平坦化の間、犠牲層は、バリヤ層またはダマシン構造と電気化学的に反応する。これは、ダマシン構造のくぼみまたは突起を減少させ、銅の残渣を減少させ、そして、バリヤ腐食を減少させるように、ダマシン構造および犠牲層の除去の相対速度を変えることができる。バリヤ層は、ＡＬＣＶＤによって形成することができる。バリヤ層の材料は、ＷＣＮおよびＴａＮの１以上である。犠牲層は、ＴａＮ、ＴｉＮまたはＷとすることができる。

Description

本発明は、基板にダマシン構造を製造する方法に関するものであり、例えば、この方法に従って製造される半導体装置ばかりでなく、集積半導体装置のような用途に適用できる。
現在、ダマシン相互接続構造は、ＣＭＰ（化学機械研磨または化学機械平坦化）により製造される。ＣＭＰプロセスは、非特許文献１によって包括的に記載され、かつ図解されている。ＣＭＰプロセスは、試料表面を、平坦化または研磨されるように、研磨パッドとは反対方向に移動させる工程を具える。この研磨パッドは、前記試料表面に対する支持を提供し、かつ平坦化へと導く研磨に影響を及ぼすため、スラリーを試料表面と研磨パッドとの間に供給するために用いられる。ＣＭＰは、液体スラリーを用いて行なわれる。
Ｊ．Ｍ．Ｓｔｅｉｇｅｒｗａｌｄ、Ｓ．Ｐ．Ｍｕｒａｒｋａ ａｎｄ ＲＪ Ｇｕｔｍａｎ、「Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｌａｎａｒｉｓａｔｉｏｎ ｏｆ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ」、Ｊｏｈｎ Ｗｉｌｅｙ＆Ｓｏｎｓ、Ｎｅｗ Ｙｏｒｋ、１９９７
ダマシン構造は、存在する層の表面に象眼され、すなわち、凹部または溝内に象眼される構造である。多くの場合、バリヤ層は、構造物の銅のような金属の拡散を防止し、または銅などの金属の付着を補助するのに必要とされる。ＣＭＰに関連する一の問題は、象眼された金属配線の窪み（ｄｉｓｈｉｎｇ）である。窪みは、金属配線の表面が凹状になることを意味する。これは、金属相互接続部の厚さを減少させ、相互接続抵抗の増加および相互接続寿命の減少を招きうる。加えて、ウェハ表面上の好ましくないでこぼこの表面形態は、その後の処理工程で問題となりうる。
窪むのを回避するため、特別な研磨スラリー（以下、低窪みスラリーと称する。）が開発され、窪み性能に関して、優れた結果が得られており、これらは、従来のＣＭＰよりも優れている。しかしなから、低窪みスラリーを用いるＣＭＰプロセスの一の欠点は、銅などの金属の残渣がウェハ表面上に残存し、取り除くのが非常に困難であることである。このことは、短絡という深刻な危険性を招く。
低窪みスラリーと銅を用いるＣＭＰプロセスの良好な窪み性能に関する説明は、銅とバリヤ材料との間の電気化学的相互作用である。銅およびバリヤ材料の双方が、（銅ＣＭＰプロセスの終了時に、）研磨液に曝されると、それらは、銅をカソードとするガルバニ対を形成する。これは、銅の腐食を停止させ、したがって、窪みからダマシン銅構造を保護する。しかしながら、銅がバリヤ材料と同時に曝されているときの銅の除去を停止することはまた、表面上に残存する銅を除去するのがより困難であるということも意味する。結果として、銅の残渣が存在することとなる。低窪みスラリーを用いるＣＭＰプロセスの他の欠点は、銅腐食を停止している間、バリヤ腐食は促進される可能性があることである。
バリヤ層を、銅特性のためにＡＬＣＶＤ（原子層化学気相蒸着）を用いて設けることもまた知られている。これは、ＷＣＮまたはＴａＮの良好な薄い等角的なバリヤを形成するのに特に有用である。ＷＣＮは、所定の厚さに対する良好なバリヤ特性を有するものとして好ましい。しかしなから、ＷＣＮは化学的に活性バリヤであるので製造するのが困難であり、その結果、ＣＭＰの間中、ＷＣＮは銅よりも速くエッチングされる。その結果として銅の突起が生じ、これは、その後形成される層に対する問題を再び生じさせるおそれがある。また、ＷＣＮバリヤの好ましくない腐食が、ＣＭＰの間中、発生しうる。
ＴｉＮの犠牲層を、酸化物の上方に堆積させて、この酸化物を保護し、かつエンドポイント検出器として作用させることは、特許文献１から知られている。高研磨速度をもつＴｉＮの犠牲層が、窪みを防止するため、酸化物の上方であって、かつバリヤ層とタングステン層の下方に用い得ることは、特許文献２から知られている。例えば、ＴａＮのようなバリヤが、ダマシン構造の銅よりも硬く、かつ化学的により安定である場合に、窪みが問題となり得ることは、特許文献３から知られている。３種類の異なるスラリーを用いて３つの異なるＣＭＰ工程を行うよりはむしろ、この文献は、２つの工程を提案する。第１の工程は、窪みをそのまま残す工程であり、第２の工程は銅の突起をそのまま残す工程である。この突起は、その後、オーバーポリッシングにより減少させることができる。これは、複数の保護層を必要とし、これら複数の保護層は、第１工程で、銅よりも遅く除去されるＴａＮの硬化層と、第２工程で除去される酸化層とを具える。第２工程は、銅よりもはやく酸化物を除去するために酸化物スラリーを用いる。研磨停止層は、酸化層の下に堆積させる。
米国特許第６１５０２６０号公報 米国特許第６２７４４８５号公報 米国特許第６３７６３７６号公報
ＣＭＰ工程のための研磨停止層として、Ｔｉ／ＴｉＮまたはＴａＮ／Ｔａの硬質層を用いることは、特許文献４から知られている。ＲＩＥ工程は、その後、残渣および他の堆積物を除去するのに用いられる。ダマシン凹部または溝内のバリヤ層は、Ｔｉ／ＴｉＮまたはＴａＮ／Ｔａとすることができる。バリヤ層の真下に犠牲酸化層を形成することは、特許文献５から知られている。
米国特許第６２２１７７５号公報 米国特許第６３７２６３２号公報
本発明の目的は、集積半導体装置などの用途のためのダマシン構造を製造するための改良された方法およびこれらの方法に従って製造される半導体装置を提供することにある。
第１の態様によれば、本発明は、（１）例えば金属犠牲層のような導電性犠牲層を基板上に堆積する工程と、（２）前記犠牲層を貫通して基板に溝または凹部をエッチングする工程と、（３）溝または凹部の側壁と底部との間の表面を覆い、かつ前記犠牲層と電気接触状態でバリヤ層を堆積する工程と、（４）例えば銅またはタングステンなどの金属層のような導電層を堆積し、かつ前記溝または前記凹部を過充填する工程と、（５）ダマシン構造を形成するため、前記導電層を除去および／または平坦化する工程とを具え、前記犠牲層と前記バリヤ層の材料は、前記除去または平坦化の間中、前記犠牲層が、バリヤ層またはダマシン構造と電気化学的に反応するように選択される、基板にダマシン構造を製造する方法を提供する。
他の態様によれば、本発明は、ダマシン構造用の凹部または溝の周りの領域を保護するため、基板上に犠牲層を形成する工程と、前記凹部または溝に、犠牲層と電気接触状態でバリヤ層を形成する工程と、凹部または溝にダマシン構造を形成する工程と、ダマシン構造を平坦化する工程とを具え、犠牲層およびバリヤ層の材料は、平坦化の間中、犠牲層がバリヤ層またはダマシン構造と電気化学的に反応するように選択される、基板にダマシン構造を製造する方法を提供する。
この方法は、平坦化を達成するため、本質的に機械的な除去によるものである上述した先行技術の方法とは対照的である。平坦化している間の電気化学反応は、多くの利点を有すことができる。電気化学反応は、ダマシン構造の好ましくない窪みまたは突起を減少させるため、ダマシン構造および犠牲層の除去の相対速度を変えることができる。電気化学反応は、好ましくない金属、例えば銅の残渣のような量を減少させるのにも役立たせることができる。この電気化学反応はまた、バリヤ腐食を減少させることもできる。
本発明に従って、犠牲材料およびバリヤ材料が腐食を減少させるように選択させるのが好ましい。銅などの金属およびバリヤ材料が、ＣＭＰ溶液中に共存すると、電気化学セル（電池）に、多くの場合、カソードとなる銅などの金属を形成する。これは、溶液中の銅イオンなどの金属イオンが、バリヤから電子を捕捉し、Ｃｕ金属などの金属に変化することを意味し、この変化した金属は、ウェハ表面に再堆積する。その平均時間において、バリヤは、電子を放出することによって腐食される。この堆積および／または腐食は、特定溶液中の銅などの金属と特定溶液中のバリヤとの間の電位差、および溶液と接触している、銅などの金属とバリヤの表面積の間の比率に依存する。前記堆積または腐食が発生するのを防止し、または減少あるいは最小化するため、本発明は、金属犠牲層のような導電性犠牲層を、バリヤと銅のような金属との間に導入することを提案する。この犠牲層の材料は、銅などの金属およびバリヤ材料の除去を緩やかにし、かつ電気防食を提供する。
平坦化時にすべての犠牲層を除去することは必ずしも必要ではなく、換言すれば、本発明は、準犠牲層（ｓｅｍｉ―ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒｓ）を含むことを意図する。
本発明の追加的特徴は、犠牲層およびバリヤ層が異なる金属材料であることである。このような材料の導電率および異なる材料の使用は、電気化学反応をアシストする傾向がある。
もう１つの追加的特徴は、バリヤ層の形成（堆積）工程がＡＬＣＶＤ工程を具えることである。これは、より小さい装置寸法または増加する装置性能を可能にするためには重要な工程であるが、関連した技術的問題を有している。それゆえに、犠牲層および電気化学反応を用いてこれらの問題を減少させうることは、潜在的にかつ商業的に価値がある。
もう１つの追加的特徴は、バリヤ層の材料が、ＷＣＮおよびＴａＮの１種以上であることである。これらは、良好なバリヤ特性を有するため、現在、好適な材料である。また、それらは、ＡＬＣＶＤを用いて形成することができる。
もう１つの追加的特徴は、前記犠牲層および前記バリヤ層の材料の組合せが、下記表に示すＮｏ．１〜６のいずれかにすることである。
Figure 2008519450
もう１つの追加的特徴は、ダマシン構造が、金属材料から形成され、基板が誘電体を有することである。
もう１つの追加的特徴は、ダマシン構造が、金属材料から形成され、犠牲層が、ダマシン構造の研磨速度よりも低い研磨速度を有する材料で形成されることである。これは、突起および窪みを最小化するのに役立たせることができる。もう１つの追加的特徴は、凹部が、犠牲層を形成（堆積）する工程の後、パターニング工程によって形成されることである。
もう１つの追加的特徴は、前記平坦化が、オーバーポリッシングを含むＣＭＰを具えることである。
他の態様は、集積回路の一部として、ダマシン構造を製造する前記方法と、平坦化した表面上の一以上のさらなる層を形成する工程を具える集積回路の製造方法を提供する。
本発明の他の態様は、（１）例えば金属犠牲層のような犠牲層を基板上に堆積する工程と、（２）前記犠牲層を貫通して基板に溝または凹部をエッチングする工程と、（３）溝または凹部の側壁と底部との間の表面を覆い、かつ前記犠牲層と電気接触状態でバリヤ層を堆積する工程と、（４）例えば銅、タングステンなどの金属のような導電層を堆積し、かつ前記溝または前記凹部を過充填する工程と、（５）ダマシン構造を平坦化するため、ＣＭＰのような研磨技術を使用する工程とを具える、基板にダマシン構造を形成する方法を提供する。
本発明の他の態様は、ダマシン構造用の凹部または溝も周りの領域を保護するため、犠牲層を基板上に形成する工程と、前記凹部または溝内に、電気接触状態でバリヤ層を形成するため、ＡＬＣＶＤを使用する工程と、ダマシン構造を前記凹部または溝内に計背逸する工程と、前記ダマシン構造を平坦化するため、ＣＭＰのような研磨プロセスを使用する工程とを具える、基板にダマシン構造を形成する方法を提供する。
前記犠牲層とＡＬＣＶＤとの組合せは、ＡＬＣＶＤのいくつかの技術的な欠点を解決することを可能にするのに役立つ。
もう１つの追加的特徴は、バリヤ層の材料が、ＷＣＮ及びＴａＮの１種以上であることである。これらは、良好なバリヤ特性を有するため、現在、好適な材料である。
もう１つの追加的特徴は、前記犠牲層および前記バリヤ層の材料の組合せが、下記表に示すＮｏ．１〜６のいずれかにすることである。
Figure 2008519450
他の態様は、上記で説明した方法のいずれかを用いて製造される集積回路である。
前記追加的特徴のいずれかを組み合わせることができ、また、前記追加的特徴のいずれかを、前記態様のいずれかと組み合わせることもできる。他の利点は、特に他の従来技術にわたって、当業者にとって明らかであるであろう。多数の変更および修正は、本発明の特許請求の範囲から逸脱することなしに行なうことができる。したがって、本発明の前記形態が、例証としてのみ示したものであって、本発明の範囲を限定することを意図していないことは明確に理解されるべきである。
本発明がどのように効果があるのかについては、図面を参照しながら実施例によって以下で説明されるであろう。
本発明は、特定の実施形態に関し、また特定の図面を参照して説明するが、本発明はそれらには限定されず、特許請求の範囲によってのみ限定される。説明される図面は、単なる概略図であり、限定するものではない。図面において、いくつかの要素のサイズは、誇張され、かつ説明のためスケールどおりに示されていないかもしれない。「具えるまたは有する」という用語が、本発明の詳細な説明および請求項に用いられている場合、他の要素または工程を除外しない。単数名詞に関して、「ａ」もしくは「ａｎ」または「ｔｈｅ」などの不定冠詞または定冠詞を用いる場合、特別に定められたものを除いて、その名詞の複数形を含む。
更にまた、詳細な説明および請求項中の第１、第２および第３等の用語は、同様な要素を区別するのに用いられ、必ずしも順次または時系列順を説明するために用いられたものとは限らない。そのように使用される用語が、適当な環境下で代替可能であり、また、本願明細書で説明される本発明の実施形態が、ここで説明されかつ図示されたもの以外の順序で実施可能であるということは理解されるべきである。
請求項で使用される「具えるまたは有する」という用語は、後で挙げる手段に限定されるように解釈されるべきではなく、他の要素または工程を除外しないことに注目すべきである。したがって、「手段Ａおよび手段Ｂを具える装置」という表現の範囲は、構成要素ＡおよびＢのみからなる装置に限定されるべきでない。本発明に関し、装置の関連する唯一の構成要素が、構成要素ＡおよびＢであるということを意味する。
以下に説明する本発明の実施形態は、ダマシン構造、例えば金属相互接続などの導電性相互接続の形成に関するものである。ダマシン構造の形成は、銅の残渣などの望ましくない金属の問題を相殺すると同時に、研磨工程、例えば、ＣＭＰのようなスラリー研磨工程の間中、窪みを減少させるために、導電性犠牲層や導電性バリヤ層を積層することによって行なわれる。この改良の背後にある原理は、銅などの金属と、犠牲材料と、バリヤ材料との間の電気化学反応である。この電気化学反応は、バリヤ腐食を減少させることもでき、すなわち、電気防食を付与することができる。犠牲材料およびバリヤ材料が腐食を減少させるように選択されるならば、本発明に従うのが好ましい。銅などの金属およびバリヤ材料が、ＣＮＰ溶液などのスラリーと一緒に接触している場合、電気化学セルに、多くの場合、カソードとなる銅などの金属を形成する。これは、溶液中の銅イオンなどの金属イオンが、バリヤから電子を捕捉し、ウェハ表面に再堆積するであろうＣｕ金属などの金属に変化することを意味する。平均時間で、バリヤは、電子を放出することによって腐食する。この堆積および／または腐食は、特定溶液中における銅などの金属とバリヤとの間の電位差、および溶液と接触している銅などの金属とバリヤの表面積間の比率に依存する。この現象を防止し、または減少あるいは最小化するために、本発明は、バリヤと銅のような金属との間に、金属層のような犠牲導電層を導入することを提案するものである。この犠牲導電層は、相互接続を形成するためのものである。この犠牲材料は、銅などの金属およびバリヤ材料の除去を緩やかにし、かつ電気防食を付与する。
犠牲層および導電層は、異なる材料からなるのが好ましい。好適な犠牲材料は、ＴｉＮ、ＴａＮ、Ｗ、Ａｌ、および、他の半導体に適合可能な金属および金属化合物である。好適なバリヤ材料は、ＴｉＮ、ＴａＮ、Ｔａ、ＷＣＮまたはこれらの組合せである。これらの材料は、２つの重要な点に関し、好適な材料である。すなわち、何よりもまず第一には、前記材料がＩＣプロセスに適応可能なことであり、第二に、ＩＣ製造プロセスへの集積能力が証明されていることである。
代表的な組合せは、以下の通りである
１． ＴａＮ犠牲層＋ＷＣＮバリヤ層
２． ＴｉＮ犠牲層＋ＷＣＮバリヤ層
３． Ｗ犠牲層＋ＷＣＮバリヤ層
４． Ｗ犠牲層＋ＴａＮバリヤ層
５． Ａｌ犠牲層＋ＷＣＮバリヤ層
６． Ａｌ犠牲層＋ＴａＮバリヤ層。
バリヤ層および犠牲層は、電子交換を容易にし、それ故に、電気化学反応を容易にするため、互いに電気接触しているべきである。
図１は、本発明の一実施形態に従うダマシン構造を形成するための製造プロセスにおける第１の工程を示す。この工程は、例えば誘電体層１０の形で基板の塗布または堆積を含む。
本発明の実施形態では、「基板」という用語は、いずれの下層材料、または、使用されうるか、もしくは、その上に装置、回路若しくはエピタキシャル層が形成される材料を含むことができる。他の代案の実施形態では、この「基板」は、たとえば、ドープされたシリコン、ガリウムヒ素（ＧａＡｓ）、ガリウムヒ素リン化物（ＧａＡｓＰ）、リン化インジウム（ＩｎＰ）、ゲルマニウム（Ｇｅ）またはシリコンゲルマニウム（ＳｉＧｅ）の基板のような半導体基板を含むことができる。この「基板」は、半導体基板部分に加えて、例えば、ＳｉＯ２またはＳｉ３Ｎ４の層のような絶縁層を含むことができる。したがって、基板という用語はまた、ガラス、プラスチック、セラミック、ガラス上シリコン、サファイア上シリコンの基板を含む。このようにして、「基板」という用語は、関心のある層または部分の下にある層に対する要素を一般に定義するのに用いられる。また、「基板」は、その上にガラスまたは金属の層などの層が形成されるいずれかの他のベースであることもできる。それゆえに、この基板層は、ダマシン構造を象眼するのに適しているいずれの材料であってもよく、酸化層、例えば、二酸化ケイ素またはＴＥＯＳなどを含む。それは、基板および半導体または導電層を含む他の下位層の上に形成することができる。
誘電体層に関する例は、ＳｉＯ２、Ｂｌａｃｋ Ｄｉａｍｏｎｄ（登録商標）、Ｏｒｉｏｎ（登録商標）、Ａｕｒｏｒａ（登録商標）、Ｓｉｌｋ（登録商標）、ｐ−Ｓｉｌｋ（登録商標）、および、ＩＣ製造プロセスで調査され、または、使用される他の低誘電率材料である。この誘電体層は、一の誘電体材料または異なる誘電体材料の複数層の組合せから形成することができる。
図２は、犠牲層２０が誘電体層上にどのように堆積させたかについて示す。犠牲層は、例えば、金属層、または単一金属もしくは複数の金属を含む導電性化合物のような金属的であることができる。この場合、「犠牲」層は、平坦化プロセスの次のエッチング部分のためのマスクとして用いられることで、ダマシン構造の周りの領域を保護する。犠牲材料は、ＰＶＤ、熱蒸発、スパッタリング、ＣＶＤ、ＡＬＣＶＤまたは上記技術のいずれかの組合せのようないずれかの好適な手段によって堆積させることができる。
図３は、ダマシン構造のための凹部３０、例えば溝などを形成するためのパターニングの次の工程の結果を示したものである。このパターニングは、従来の技術、例えばレジスト層を用いるマイクロリソグラフィなどによってすることができる。犠牲層は、溝などの凹部の周りの表面上に残存する。それゆえに、パターニングの後、凹部または溝は、材料または犠牲層によって取り囲まれる。図４は、バリヤ層４０を堆積させる次の工程の結果を示したものである。このバリヤ層は、溝などの凹部の内面の全てを覆う。すなわち、溝の側壁部と底部が覆われる。バリヤ層４０用の材料は、装置寿命の間、基板中にダマシン構造の金属または他の材料の拡散を防止または減少させるよう選択するのが好ましい。このバリヤ層は、集積化のレベルを最大とすべきところの集積回路装置に関し特徴サイズを、できる限り小さく保持されることができるように、できる限り薄くすべきである。バリヤ層の厚さは、例えば、１ｎｍ〜５０ｎｍの間とすることができる。現在、典型的な厚さは、１５〜２５ｎｍであるが、利用可能なプロセス技術に依存する。このバリヤ層の厚さは、ＡＬＣＶＤを用いることにより薄肉化することができる。この方法を用いると、１ｎｍから最大で１５〜２５ｎｍまでの厚さの等角的な層（ｃｏｎｆｏｒｍａｌ ｌａｙｅｒ）を適用することができる。
バリヤ層は、いずれかの好適な手段、例えば、ＰＶＤ、熱蒸発、スパッタリング、ＣＶＤ、ＡＬＣＶＤまたは上記技術のいずれかの組合せによっても適用することができる。上記したように、ＡＬＣＶＤは、良好な、薄い等角的な層を付与するには有利である。ＡＬＣＶＤプロセスの説明は、Ｈ．Ｋｉｍ、「Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ ｏｆ Ｍｅｔａｌ ａｎｄ Ｎｉｔｒｉｄｅ Ｔｈｉｎ Ｆｉｌｍｓ」、Ｊｏｕｒ.Ｖａｃｕｕｍ Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ Ｂ、Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ ａｎｄ Ｎａｎｏｍｅｔｅｒ Ｓｔｒｕｃｔｕｒｅｓ、Ｖｏｌ２１、Ｎｏ．６、Ｐ２２３１（２００３）、による論文に見出すことができる。
バリヤ層は、凹部または溝の外側の犠牲層を覆う可能性があり、通常これを防ぐのは困難であり、バリヤ層の不要部分は、いずれにしろ、後の工程における平坦化によって除去することができる。
図５は、溝などの凹部内にダマシン構造５０を堆積させる次の工程の結果を示したものである。図示の例では、堆積させる材料は、銅などの金属であるが、他の材料、例えばダマシン構造の目的により、Ａｌ、Ｗのような他の金属、Ａｌ合金のような他の材料を用いることができる。銅などの金属は、例えば、化学的または物理的気相蒸着または他の方法によって堆積することができる。
図６は、平坦化工程を示したものであって、この場合、研磨工程、特に、ＣＭＰなどのスラリーを使用する研磨工程を用いている。これは、溝などの凹部の外側にある銅などの不要な金属を除去し、かつ、凹部または溝の外側の犠牲層およびバリヤ層の不要部分を除去する。実験データは、窪みおよび銅のような金属の残渣に関し、従来のスタック（堆積）と比較して、提案されたスタックの明確な改良を示す。この工程では、バリヤ層は、ダマシン構造の金属との電気化学反応のため、急速にエッチングされる。犠牲層は、ＣＭＰのような適切な平坦化プロセスの間中、ダマシン構造の金属よりもはるかに非常に低い除去速度を有するように選択される。これは、これら層の材料間における電気化学反応と部分的に起因する。これは、ダマシン構造の突起を防止または減少させ、銅のような金属の残渣を減少または防止する。ＣＭＰ工程のような研磨は、突起または残渣をさらに除去するようなオーバーポリッシングを含みうる。
要約すると、新規なスタックが、ダマシン構造の形成に関して記載された。このスタックは、導電性の「犠牲」層で構成される。犠牲層は、バリヤおよび金属の相互接続部と電子を交換できるべきである。したがって、この層は、導電性であるばかりでなく、金属的な層、または単一金属もしくは複数の金属を含有する化合物であることが好ましい。ＣＭＰのようなスラリー研磨プロセスの間中、この層を、銅のような相互接続用金属と相互作用させることは、窪みや銅のような金属残渣を最小化するのに役立つであろう。犠牲層の材料を厳選することによって、バリヤ腐食の問題はまた、回避または減少させうることが予測される。これは、腐食の影響を受けやすいＡＬＣＶＤで堆積したバリヤが適用されるであろうところのいずれの技術にとって非常に有益であろう。前記バリヤの一例は、非常に化学的活性金属であるアルミニウムである。アルミニウムが他の金属と結合すると、そのＡｌはおそらく腐食するであろう。その前提条件としては、Ａｌがさらに腐食するのを保護するＡｌ２Ｏ３層の連続層の形成を回避するため、一定の摩耗（浸食）が維持されることである。
図７〜１２は、２度の研磨時間と３つの異なるスタックの３０μｍ線幅／３０μｍ間隔配列の表面の走査プロファイルのグラフを示したものである。どの場合においても、第１の銅の構造は約５０μｍで走査し始め、第２の銅の構造は約１１５μｍで走査を始める。図７〜９は、ＣＭＰプロセスのオーバーポリッシング前の表面を示したものであり、一方、図１０〜１２は、オーバーポリッシング後の同様な表面を示したものである。図７および図１０は、比較のために、犠牲層なしにＷＣＮバリヤを用いたスタックに関するものである。これらの図は、特に、銅の残渣に問題があることを示している。これらの図を作り出すために用いられる方法は、以下のものを含んでいる。
金属配線が埋設された誘電材料は、ＳｉＯ２であった。犠牲層は、パターニングの後、約１０ｎｍの厚さを有するＴａＮであった。パターニング工程は、また、ＴａＮ層の一部を消滅させることができる。それゆえに、パターニング前のＴａＮの初期の厚さは、最終的な厚さ、例えば２５ｎｍよりも厚いのが好ましい。バリヤ材料は、ＡＬＣＶＤによって堆積させたＷＣＮ層であった。その厚さは、５〜１５ｎｍの間、例えば１０ｎｍであった。金属相互接続部は、スパッタリングなどのＰＶＤ法により堆積された１００ｎｍの厚さや、電気化学堆積によって堆積された約１０００ｎｍの厚さをもつ銅であった。
ＣＭＰプロセスは、２度の異なる研磨時間で行なわれた。第１の期間（研磨時間）はウェハ表面を探し、レーザービームの反射率を検出するシステムによって始動させたエンドポイントまでであり、第２の期間（研磨時間）は、前記エンドポイントの時間に最大で５０秒足したときまでである。標準スラリーを用いるとき、ウェハのキャリア／プラテンのスピードは、それぞれ１２０ｒｐｍ／７０ｒｐｍであった。主な研磨段階の間中の研磨圧は、１．８ｐｓｉであった。
図８および図１１は、上述したような電気化学反応を用いて、犠牲層なしにＴａ／ＴａＮバリヤをもつスタックに関するものである。この場合、かなりの窪みがある。
図９および１２は、ＷＣＮバリヤ層およびＴａＮの犠牲層を有する、本発明の実施形態のスタックに関するものである。図示のように、これは、図１２に示したように、より少ない窪み量と、より少ない残渣を有するよりクリーンな表面を与える。
上述したように、ダマシン構造の製造は、ダマシン構造用の凹部または溝の周りの領域を保護するため、犠牲層を基板上に形成する工程と、凹部または溝に、犠牲層と電気接触状態でバリヤ層を形成する工程と、凹部または溝にダマシン構造を形成する工程と、平坦化する工程とを含む。平坦化の間中、犠牲層は、バリヤ層またはダマシン構造と電気化学的に反応する。これは、ダマシン構造の窪みまたは突起を減少させ、銅などの金属の残渣を減少させ、そしてバリヤ腐食を減少させるように、ダマシン構造および犠牲層を除去する相対速度を変更することができる。バリヤ層は、ＡＬＣＶＤによって形成することができる。バリヤ材料は、ＷＣＮおよびＴａＮの１種以上である。犠牲層は、ＴａＮ、ＴｉＮまたはＷとすることができる。
他のバリエーションを想定することができ、かつこれらのバリエーションは、特許請求の範囲によって包含される範囲で行なうことができる。
図１は、本発明の実施形態に従う製造方法を構成する工程のうちの一工程を示す。 図２は、本発明の実施形態に従う製造方法を構成する工程のうちの他の一工程を示す。 図３は、本発明の実施形態に従う製造方法を構成する工程のうちの他の一工程を示す。 図４は、本発明の実施形態に従う製造方法を構成する工程のうちの他の一工程を示す。 図５は、本発明の実施形態に従う製造方法を構成する工程のうちの他の一工程を示す。 図６は、本発明の実施形態に従う製造方法を構成する工程のうちの他の一工程を示す。 図７は、既知の原理に従って平坦化された表面状態のグラフを示す。 図８は、既知の原理に従って平坦化された表面状態のグラフを示す。 図９は、本発明の実施形態に従って平坦化された表面状態のグラフを示す。 図１０は、既知の原理に従って平坦化された表面状態のグラフを示す。 図１１は、既知の原理に従って平坦化された表面状態のグラフを示す。 図１２は、本発明の実施形態に従って平坦化された表面状態のグラフを示す。

Claims (14)

  1. 導電性犠牲層を基板上に堆積する工程と、
    前記犠牲層を貫通して基板に溝または凹部をエッチングする工程と、
    溝または凹部の側壁と底部との間の表面を覆い、かつ前記犠牲層と電気接触状態でバリヤ層を堆積する工程と、
    導電層を堆積し、かつ前記溝または前記凹部を過充填する工程と、
    ダマシン構造を形成するため、前記導電層を除去および／または平坦化する工程と
    を具え、
    前記犠牲層と前記バリヤ層の材料は、前記除去または平坦化の間中、前記犠牲層が、バリヤ層またはダマシン構造と電気化学的に反応するように選択される、基板にダマシン構造を製造する方法。
  2. 前記除去および／または平坦化する工程は、スラリー研磨工程によって行われる請求項１に記載の方法。
  3. 前記ダマシン構造は金属材料から形成され、また、前記犠牲層は前記ダマシン構造の研磨速度よりも低い研磨速度を有する材料から形成される請求項２に記載の方法。
  4. バリヤ層の前記堆積工程は、ＡＬＣＶＤ工程である請求項１、２または３に記載の方法。
  5. 前記犠牲層およびバリヤ層は、異なる金属材料を含む請求項１〜４のいずれか一項に記載の方法。
  6. 前記バリヤ材料は、ＷＣＮおよびＴａＮの１種以上である請求項５に記載の方法。
  7. 前記犠牲層および前記バリヤ層の材料の組合せは、下記表に示すＮｏ．１〜６のいずれかである請求項５に記載の方法。

    Figure 2008519450
  8. 前記ダマシン構造は、金属材料から形成し、また、前記基板は誘電体を有する請求項１〜７のいずれか一項に記載の方法。
  9. 前記溝または凹部は、前記犠牲層を堆積する工程の後、パターニング工程によって形成される請求項１〜８のいずれか一項に記載の方法。
  10. 前記平坦化は、オーバーポリッシングを含むＣＭＰを具える請求項１〜９のいずれか一項に記載の方法。
  11. 前記犠牲層は、除去または平坦化する工程の間中、前記バリヤ層に対し電気防食を付与する請求項１〜１０のいずれか一項に記載の方法。
  12. 請求項１〜１１のいずれか一項に記載のダマシン構造の製造方法と、
    前記平坦化した表面上に一以上のさらなる層を形成する工程と
    を具える集積回路の製造方法。
  13. 前記バリヤ層は、ＷＣＮまたはＴａＮで形成される請求項１２に記載の集積回路の製造方法。
  14. 請求項１〜１３のいずれか一項に記載の方法に従って製造したダマシン構造と、
    前記平坦化した表面上の１以上のさらなる層と
    を含む半導体装置。
JP2007539678A 2004-11-08 2005-11-02 基板にダマシン構造を製造する方法、集積回路の製造方法およびこれらの方法によって製造される半導体装置 Withdrawn JP2008519450A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04105575 2004-11-08
PCT/IB2005/053568 WO2006048823A1 (en) 2004-11-08 2005-11-02 Planarising damascene structures

Publications (1)

Publication Number Publication Date
JP2008519450A true JP2008519450A (ja) 2008-06-05

Family

ID=35727449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539678A Withdrawn JP2008519450A (ja) 2004-11-08 2005-11-02 基板にダマシン構造を製造する方法、集積回路の製造方法およびこれらの方法によって製造される半導体装置

Country Status (7)

Country Link
US (1) US8012872B2 (ja)
EP (1) EP1812963A1 (ja)
JP (1) JP2008519450A (ja)
KR (1) KR20070085887A (ja)
CN (1) CN100521112C (ja)
TW (1) TW200620476A (ja)
WO (1) WO2006048823A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017523610A (ja) * 2014-07-08 2017-08-17 エーシーエム リサーチ （シャンハイ） インコーポレーテッド 金属配線形成方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102049569B1 (ko) 2013-08-01 2019-11-28 삼성디스플레이 주식회사 미세 패턴을 포함한 구조물의 형성 방법, 나노 패턴 형성 방법 및 액정 표시 장치용 표시판의 제조 방법
CN104377191A (zh) * 2014-11-17 2015-02-25 上海集成电路研发中心有限公司 与集成电路工艺兼容的电容结构及其制备方法
EP3742237A1 (fr) * 2019-05-23 2020-11-25 Nivarox-FAR S.A. Composant notamment horloger avec une topologie de surface et son procede de fabrication
US11466358B2 (en) * 2019-12-13 2022-10-11 Arizona Board Of Regents On Behalf Of Arizona State University Method of forming a porous multilayer material

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US82296A (en) * 1868-09-22 Improved machine foe converting reciprocating into rotary-motion
US58526A (en) * 1866-10-02 Improvement in baling-presses
US2002236A (en) * 1931-12-11 1935-05-21 Rudolph Wurlitzer Mfg Co Automatic phonograph
US2002117A (en) * 1934-08-07 1935-05-21 Bruce Watson J Artificial bait
US5824599A (en) * 1996-01-16 1998-10-20 Cornell Research Foundation, Inc. Protected encapsulation of catalytic layer for electroless copper interconnect
JP3583562B2 (ja) * 1996-10-18 2004-11-04 株式会社東芝 半導体装置
US6150260A (en) 1998-07-06 2000-11-21 Chartered Semiconductor Manufacturing Ltd. Sacrificial stop layer and endpoint for metal CMP
US6221775B1 (en) 1998-09-24 2001-04-24 International Business Machines Corp. Combined chemical mechanical polishing and reactive ion etching process
GB9906096D0 (en) 1999-03-18 1999-05-12 Groundflow Ltd Method for downhole logging
JP3737366B2 (ja) * 1999-03-19 2006-01-18 東京エレクトロン株式会社 半導体装置及びその製造方法
US6274485B1 (en) 1999-10-25 2001-08-14 Chartered Semiconductor Manufacturing Ltd. Method to reduce dishing in metal chemical-mechanical polishing
US6274483B1 (en) * 2000-01-18 2001-08-14 Taiwan Semiconductor Manufacturing Company Method to improve metal line adhesion by trench corner shape modification
US6372632B1 (en) 2000-01-24 2002-04-16 Taiwan Semiconductor Manufacturing Company Method to eliminate dishing of copper interconnects by the use of a sacrificial oxide layer
TW478101B (en) * 2000-03-23 2002-03-01 Ibm Structure for protecting copper interconnects in low dielectric constant materials from oxidation
US6376376B1 (en) 2001-01-16 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Method to prevent CU dishing during damascene formation
KR101013231B1 (ko) 2001-09-14 2011-02-10 에이에스엠 인터내셔널 엔.브이. 환원펄스를 이용한 원자층증착에 의한 질화금속증착
US20040058526A1 (en) 2002-09-24 2004-03-25 Infineon Technologies North America Corp. Via liner integration to avoid resistance shift and resist mechanical stress
EP1553625B1 (en) * 2004-01-12 2014-05-07 Infineon Technologies AG Method for fabrication of a contact structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017523610A (ja) * 2014-07-08 2017-08-17 エーシーエム リサーチ （シャンハイ） インコーポレーテッド 金属配線形成方法

Also Published As

Publication number Publication date
TW200620476A (en) 2006-06-16
US8012872B2 (en) 2011-09-06
WO2006048823A1 (en) 2006-05-11
CN101053074A (zh) 2007-10-10
KR20070085887A (ko) 2007-08-27
EP1812963A1 (en) 2007-08-01
US20110147944A1 (en) 2011-06-23
CN100521112C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
US7560380B2 (en) Chemical dissolution of barrier and adhesion layers
US5897375A (en) Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US8207060B2 (en) High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
JP4095731B2 (ja) 半導体装置の製造方法及び半導体装置
US6001730A (en) Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US8703605B2 (en) High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
TWI326903B (en) Method of manufacturing semiconductor device
US6734096B2 (en) Fine-pitch device lithography using a sacrificial hardmask
EP0848419A1 (en) Method of making an aluminum contact
WO2000019524A9 (en) Ic interconnect structures and methods for making same
JP2004534377A (ja) 集積回路を平坦化するための粘性保護オーバレイ層
US20020061635A1 (en) Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same
US6017803A (en) Method to prevent dishing in chemical mechanical polishing
JP3904578B2 (ja) 半導体装置の製造方法
US6908863B2 (en) Sacrificial dielectric planarization layer
US20180114719A1 (en) Barrier planarization for interconnect metallization
JP2008519450A (ja) 基板にダマシン構造を製造する方法、集積回路の製造方法およびこれらの方法によって製造される半導体装置
US20060261041A1 (en) Method for manufacturing metal line contact plug of semiconductor device
CA2456225A1 (en) Forming a semiconductor structure using a combination of planarizing methods and electropolishing
US6391768B1 (en) Process for CMP removal of excess trench or via filler metal which inhibits formation of concave regions on oxide surface of integrated circuit structure
CN117062511A (zh) 形成用于沉积磁隧道结的极平滑底电极表面的方法
US10573720B2 (en) Methods of forming platinum-containing constructions
US6867142B2 (en) Method to prevent electrical shorts between tungsten interconnects
US20070128553A1 (en) Method for forming feature definitions
JPH09167768A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080425

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081031

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090916