CN100468574C - 非易失性半导体存储器件 - Google Patents

非易失性半导体存储器件 Download PDF

Info

Publication number
CN100468574C
CN100468574C CNB2005100685137A CN200510068513A CN100468574C CN 100468574 C CN100468574 C CN 100468574C CN B2005100685137 A CNB2005100685137 A CN B2005100685137A CN 200510068513 A CN200510068513 A CN 200510068513A CN 100468574 C CN100468574 C CN 100468574C
Authority
CN
China
Prior art keywords
instruction
volatile memory
semiconductor device
special instruction
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100685137A
Other languages
English (en)
Other versions
CN1691206A (zh
Inventor
小宫学
富田泰弘
诹访仁史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1691206A publication Critical patent/CN1691206A/zh
Application granted granted Critical
Publication of CN100468574C publication Critical patent/CN100468574C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells

Abstract

非易失性半导体存储器件(101)包括连接到指令解码器(108)的特殊指令使能/无效信号线(120)。特殊指令使能/无效信号经信号线(120)从外部输入给指令解码器(108)。由此，在初始化该器件(101)时，指令解码器(108)可以使特殊指令有效并且该器件(101)可以转变到对应特殊指令的模式。另一方面，指令解码器(108)可以使特殊指令无效，例如，当用户使用该器件(101)时，由此，即使在错误地发布特殊指令时，也能防止执行特殊指令。

Description

非易失性半导体存储器件
发明领域
本发明涉及一种非易失性半导体存储器件，特别涉及一种能电擦除和编程数据的非易失性半导体存储器件。
背景技术的说明
有些非易失性半导体存储器件在来自外部器件的指令的基础上进行诸如编程、擦除和各种控制等的操作。此外，非易失性半导体存储器件具有一些模式，以便在制造工艺期间进行初始化。该模式在外部输送的指令的基础上进行转换。然而，当用户任意改变初始设置时，非易失性半导体存储器件发生故障。因此，这样构成非易失性半导体存储器件以至于用户不能执行用于转移到进行初始设置的模式的指令。以用于将模式转移到各种测试模式的指令作为上述的禁止用户执行的指令的例子。作为这种指令的例子，可以举出用于读取或写入非易失半导体存储器件中的结构数据的指令。
此外，非易失性半导体存储器件设有将由用户设置的指令，以便禁止或不禁止执行。作为这种指令的例子，可以举出用于保护预定存储区域的指令(以下称为保护指令)。保护指令是用于禁止向预定存储区域编程或从预定存储区域擦除的指令，以便保护储存在存储区域中的数据和程序不受到由CPU的失控、噪声等引起的损坏。
如上所述，在初始化时执行并禁止由用户执行的指令以及由用户设置以便禁止执行的指令被称为“特殊指令”。下面以保护指令作为特殊指令的例子。
下面将参照附图说明现有技术的非易失性半导体存储器件的结构。图4是示出现有技术的非易失性半导体存储器件的典型结构的方框图。图4所示的非易失性半导体存储器件401包括存储单元阵列402、擦除块402a、结构数据存储区域402b、地址解码器403、读取/编程电路404、擦除和编程控制电路405、保护数据编程控制电路405a、电源电路406、控制电路407、指令解码器408、数据多路复用器(Data MUX)409、数据处理单元(DPU)410、保护寄存器411、保护信息信号线412、擦除和编程禁止电路413、地址计数器414、输入/输出数据总线415、输出总线416、和输入总线417。
接着，将说明执行保护指令以便保护擦除块402a的过程。首先，把保护指令和要保护的目标擦除块402a的地址输入到指令解码器408中。指令解码器408将输入的保护指令进行解码并向控制电路407输出作为结果的信号。
控制电路407根据从指令解码器408输出的信号把保护命令输出给保护数据编程控制电路405a，由此控制地址计数器414和DPU 410并在结构数据存储区域402b中设置要保护的目标擦除块402a的数量。此外，控制电路407通过读取/编程电路404将用于保护擦除块402a的数据转移到与目标擦除块402a的数量相对应的保护寄存器411。由此，保护了擦除块402a，从而保护了储存在该块中的数据和程序。
然而，一般情况下，一旦保护了存储区域，该存储区域不可以轻易的解除保护。因此，已经由于CPU失控、噪声等错误执行了保护指令而被保护的存储区域就变成了坏区。再者，在错误发布用于转移到测试模式的指令的情况下，有可能擦除和编程结构数据，由此导致在有些情况下非易失性半导体存储器件中的故障。
发明内容
因此，本发明的目的是提供一种非易失性半导体存储器件，其在错误地发布特殊指令的情况下可以禁止执行特殊指令。
根据本发明的非易失性半导体存储器件包括：包括多个非易失性存储单元的存储单元阵列、用于对从外部输送给它的指令进行解码的指令解码器、以及用于根据由指令解码器执行的解码结果控制存储单元阵列的控制电路，其中把至少一个特殊指令控制信号输入给指令解码器，所述特殊指令控制信号用于控制是否允许执行可以执行的指令当中的至少一个指令，并且指令解码器输出根据特殊指令控制信号进行解码的结果。
在这种情况下，优选把特殊指令控制信号从外部输送给它。
或者，根据本发明的非易失性半导体存储器件还包括用于在控制电路的控制下按照易失性方式存储数据的至少一个寄存器，其中从该寄存器输出特殊指令控制信号。
或者，把初始数据储存在存储单元阵列中的存储单元中，并且控制电路可以读取初始数据并将读取的初始数据在预定时序传输给寄存器。
从下面结合附图对本发明的详细说明使本发明的这些和其他目的、特征、方案和优点变得更加明显。
附图简述
图1是显示根据本发明第一实施例的非易失性半导体存储器件的结构的方框图；
图2是显示根据本发明第二实施例的非易失性半导体存储器件的结构的方框图；
图3是显示根据本发明第三实施例的非易失性半导体存储器件的结构的方框图；以及
图4是显示现有技术非易失性半导体存储器件的结构的方框图。
优选实施例的详细说明
下面将参照附图说明本发明的实施例。图1是显示根据本发明第一实施例的非易失性半导体存储器件的结构的方框图。
图1所示的非易失性半导体存储器件101包括存储单元阵列102、擦除块102a、结构数据存储区域102b、地址解码器103、读取/编程电路104、擦除和编程控制电路105、保护数据编程控制电路105a、电源电路106、控制电路107、指令解码器108、数据多路复用器(DataMUX)109、数据处理单元(DPU)110、保护寄存器111、保护信息信号线112、擦除和编程禁止电路113、地址计数器114、输入/输出数据总线115、输出总线116、输入总线117和特殊指令使能/无效信号线120。
通过将非易失存性储单元设置成阵列来形成存储单元阵列102。此外，擦除块102a是包括多个存储单元的块。以擦除块为单位擦除、或擦除和编程存储单元。图1所示的存储单元阵列102包括N片擦除块102a。
结构数据存储区域102b是存储单元阵列102中的区域并储存关于保护的信息、修整数据等。地址解码器103将从外部输入到非易失性半导体存储器件101中的地址进行解码。当从存储单元阵列102读取数据和将数据编程到存储单元阵列102中时，读取/编程电路104将高电压施加于被访问的存储单元的漏极。擦除和编程控制电路105控制存储单元中的数据的擦除和编程。保护数据编程控制电路105a将用于保护擦除块102a的数据编程到结构数据存储区域102b中。
电源电路106包括产生高于电源电压的电压的升压电路等。控制电路107包括擦除和编程算法控制器。指令解码器108对从外部输入给非易失性半导体存储器件101的指令进行解码。Data MUX 109在输入和输出数据之间进行切换。DPU 110产生将要编程的数据和用于擦除和编程的预期值。
提供的保护寄存器111的数量与擦除块102a的数量(N片)相同，并且每个保护寄存器111对应一个擦除块102a。保护寄存器111以易失性方式储存用于控制是否保护相应擦除块102a的数据。此外，保护寄存器111通过保护信息信号线112向擦除和编程禁止电路113输出保护信息信号。擦除和编程禁止电路113根据保护信息信号控制是否允许从存储单元阵列102进行擦除和对其进行编程。
地址计数器114在内部产生地址。输入/输出数据总线115是用于指令的输入或数据输入/输出的总线。输出总线116是用于从读取/编程电路104输出的数据的总线。输入总线117是用于从外部接收将要编程的数据等的总线。
特殊指令使能/无效信号线120连接到指令解码器108。特殊指令使能/无效信号线120是用于将控制是否执行特殊指令的信号(下面将其称为特殊指令使能/无效信号)从非易失性半导体存储器件101的外部输入到指令解码器108的信号线。当输入“H”电平的特殊指令使能/无效信号时，指令解码器108使特殊指令有效。
更具体地说，在输入“H”电平的特殊指令使能/无效信号的同时指令解码器108接收特殊指令的情况下，指令解码器108对特殊指令进行解码。另一方面，在输入“L”电平的特殊指令使能/无效信号的同时指令解码器108接收特殊指令的情况下，指令解码器108不对特殊指令进行解码。再者，在指令解码器108接收特殊指令以外的指令的情况下，指令解码器108对指令进行解码，而不管特殊指令使能/无效信号是否为“H”或“L”电平。
提供的特殊指令使能无效信号线120的数量与特殊指令的数量相同。由此，可以控制指令解码器108，以便指令解码器108是否使每个特殊指令有效。图1所示的“m位”表示提供了对应m条特殊指令的m条特殊指令使能/无效信号线120。
下面将以执行保护指令以便保护擦除块102a的过程作为用于执行特殊指令的例子。首先，选择对应保护指令的特殊指令使能/无效信号线120，并通过信号线向指令解码器108输入“H”电平的特殊指令使能/无效信号。由此，指令解码器108使保护指令有效。接着，将保护指令和将要保护的目标擦除块102a的地址输入到指令解码器108。指令解码器108对输入的保护指令进行解码并把作为结果的信号输出给控制电路107。
控制电路107根据从指令解码器108输出的信号把保护命令输出给保护数据编程控制电路105A，由此控制地址计数器114和DPU 110并在结构数据存储区域102b中设置擦除块102a的数量。此外，控制电路107通过读取/编程电路104将用于保护擦除块102a的数据传输到对应擦除块102a数量的保护寄存器111。由此，保护了擦除块102a。
完成了擦除块102a的保护，之后用于保护指令的特殊指令使能/无效信号变为“L”电平，然后指令解码器108使保护指令无效。
特殊指令使能/无效信号线120的一端连接到非易失性半导体存储器件101的外部连接端子。当执行特殊指令时(例如，当初始化时)，把“H”电平的电压施加于该外部连接端子。另一方面，当禁止特殊指令时(例如，当由用户使用时)，外部连接端子的电位固定到“L”电平。
如上所述，根据本实施例的非易失性半导体存储器件设有特殊指令使能/无效信号线，其中把特殊指令使能/无效信号输入给指令解码器。指令解码器根据特殊指令使能/无效信号激活或无效特殊指令。由此，即使在错误地发布特殊指令时，也可以防止执行特殊指令。
图2是显示根据本发明第二实施例的非易失性半导体存储器件的结构的方框图。根据第二实施例的非易失性半导体存储器件201设有易失性寄存器202和特殊指令使能/无效信号线220，代替包含在根据第一实施例的非易失性半导体存储器件101中的特殊指令使能/无效信号线120。在第二实施例的构件当中，与第一实施例中所述的相同构件用相同的参考标记表示并省略其说明。
在起动之后，在预定时序，把用于控制是否使特殊指令有效的数据从非易失性半导体存储器件201的外部通过输入/输出数据总线115输入给易失性寄存器202。易失性寄存器202存储输入的数据并把特殊指令使能/无效信号输出给指令解码器108。
在非易失性半导体存储器件201中，提供的易失性寄存器202的数量与特殊指令的数量相同。每个易失性寄存器202对应地连接到一个特殊指令使能/无效信号线220上。通过特殊指令使能/无效信号线220从易失性寄存器202将特殊指令使能/无效信号输入给指令解码器108。图2中所示的“m位”表示m条特殊指令使能/无效信号线220连接到m个易失性寄存器202和指令解码器108上。
当执行特殊指令时(例如，初始化时)，从m个易失性寄存器202当中的对应特殊指令的易失性寄存器输出“H”电平的特殊指令使能/无效信号。通过对应的特殊指令使能/无效信号线220把该信号输入给指令解码器108。由此，指令解码器108使特殊指令有效。
另一方面，当禁止执行特殊指令时(例如，当由用户使用时)，从m个易失性寄存器202当中的对应特殊指令的易失性寄存器输出“L”电平的特殊指令使能/无效信号。由此，指令解码器108使特殊指令无效。
如上所述，根据本实施例的非易失性半导体存储器件设有储存用于控制是否使特殊指令有效的数据的易失性寄存器。易失性寄存器把特殊指令使能/无效信号输出给指令解码器。由此，即使在错误地发布特殊指令时，也能防止执行特殊指令。
图3是显示根据本发明第三实施例的非易失性半导体存储器件的结构的方框图。在根据第二实施例的非易失性半导体存储器件201中，把用于控制是否使特殊指令有效的数据通过输入/输出数据总线115从非易失性半导体存储器件201的外部输入给易失性寄存器202。另一方面，在根据第三实施例的非易失性半导体存储器件301中，从结构数据存储区域102b把该数据输入给易失性寄存器202。
在非易失性半导体存储器件301中，在初始化时，用于控制是否使特殊指令有效的数据存储在结构数据存储区域102b中。在非易失性半导体存储器件301起动之后的预定时序，由控制电路107把该数据传输给易失性寄存器202。易失性寄存器202储存传输的数据和把特殊指令使能/无效信号输出给指令解码器108。特殊指令的执行和禁止在第二实施例中已经说明过了，因此这里省略了其说明。
如上所述，根据本实施例的非易失性半导体存储器件将用于控制是否在起动之后的预定时序使在初始化时储存在结构数据存储区域中的特殊指令有效的数据传输给易失性寄存器。易失性寄存器储存传输的数据并把特殊指令使能/无效信号输出给指令解码器。由此，即使在错误地发布特殊指令时，也可以防止执行特殊指令。
尽管已经详细说明了本发明，但是前面的说明在各个方面都是说明性的而非限制性的。应该理解在不脱离本发明的范围的情况下可以设计许多其它修改和变化。

Claims (5)

1、一种在指令基础上进行操作的非易失性半导体存储器件，包括：
包括多个非易失性存储单元的存储单元阵列；
用于对从外部输送给它的指令进行解码的指令解码器；以及
用于根据由所述指令解码器执行的解码的结果来控制所述存储单元阵列的控制电路，其中
把至少一个特殊指令使能/无效控制信号输入到所述指令解码器，所述特殊指令使能/无效控制信号用于控制是否允许执行可以执行的指令当中的至少一个指令，
所述指令解码器输出根据所述特殊指令控制信号的解码结果，并且
所述特殊指令使能/无效控制信号从外部输送给它。
2、根据权利要求1所述的非易失性半导体存储器件，其中可以执行的指令当中的所述至少一个指令是用于保护预定存储区域或者用于转移到测试模式的指令。
3、一种在指令基础上进行操作的非易失性半导体存储器件，包括：
包括多个非易失性存储单元的存储单元阵列；
用于对从外部输送给它的指令进行解码的指令解码器；以及
用于根据由所述指令解码器执行的解码的结果来控制所述存储单元阵列的控制电路，其中
把至少一个特殊指令使能/无效控制信号输入到所述指令解码器，所述特殊指令使能/无效控制信号用于控制是否允许执行可以执行的指令当中的用于保护预定存储区域或者用于转移到测试模式的至少一个指令，并且
所述指令解码器输出根据所述特殊指令控制信号的解码结果。
4、根据权利要求3所述的非易失性半导体存储器件，还包括：
用于在所述控制电路的控制下以易失性方式储存数据的至少一个寄存器，其中
从所述寄存器输出所述特殊指令控制信号。
5、根据权利要求4所述的非易失性半导体存储器件，其中
把初始数据储存在所述存储单元阵列中的存储单元，以及
所述控制电路在预定时序读取所述初始数据并将读取的初始数据传输给所述寄存器。
CNB2005100685137A 2004-04-28 2005-04-28 非易失性半导体存储器件 Expired - Fee Related CN100468574C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP134486/2004 2004-04-28
JP2004134486A JP2005317127A (ja) 2004-04-28 2004-04-28 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1691206A CN1691206A (zh) 2005-11-02
CN100468574C true CN100468574C (zh) 2009-03-11

Family

ID=35186911

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100685137A Expired - Fee Related CN100468574C (zh) 2004-04-28 2005-04-28 非易失性半导体存储器件

Country Status (3)

Country Link
US (1) US7310277B2 (zh)
JP (1) JP2005317127A (zh)
CN (1) CN100468574C (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718042B1 (ko) 2006-04-06 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
CN103677748A (zh) * 2012-09-26 2014-03-26 北京兆易创新科技股份有限公司 非易失性存储器指令处理的装置及方法
CN104657684B (zh) * 2014-08-27 2018-01-30 北京中电华大电子设计有限责任公司 增强智能卡可靠性的方法
JP2017045415A (ja) 2015-08-28 2017-03-02 株式会社東芝 メモリシステム
JP2018014050A (ja) 2016-07-22 2018-01-25 東芝メモリ株式会社 メモリシステム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5361341A (en) * 1987-10-02 1994-11-01 Sgs-Thomson Microelectronics, S.A. Device for enabling the use of the contents of memory areas of an electronic microprocessor system
JPH07182885A (ja) 1993-02-05 1995-07-21 Toshiba Corp 半導体記憶装置
US6260172B1 (en) * 1997-09-05 2001-07-10 Nippon Steel Corporation Semiconductor device with logic rewriting and security protection function
JPH11110293A (ja) * 1997-09-29 1999-04-23 Mitsubishi Electric Corp 不揮発性メモリ制御回路
JP3625377B2 (ja) * 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP4079552B2 (ja) * 1999-07-16 2008-04-23 富士通株式会社 不正コピーを防止した不揮発性半導体メモリ
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
JP2002288988A (ja) * 2001-03-28 2002-10-04 Mitsubishi Electric Corp 不揮発性半導体記憶装置
JP3961806B2 (ja) * 2001-10-18 2007-08-22 富士通株式会社 不揮発性半導体記憶装置
US6996692B2 (en) * 2002-04-17 2006-02-07 Matsushita Electric Industrial Co., Ltd. Nonvolatile semiconductor memory device and method for providing security for the same
JP4327626B2 (ja) * 2004-03-12 2009-09-09 株式会社東芝 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
CN1691206A (zh) 2005-11-02
US7310277B2 (en) 2007-12-18
US20050243616A1 (en) 2005-11-03
JP2005317127A (ja) 2005-11-10

Similar Documents

Publication Publication Date Title
CN101740124B (zh) 非易失性半导体存储装置用的页缓冲电路及其控制方法
CN101369453B (zh) 闪存存储器设备和控制闪存存储器设备的方法
CN101595528B (zh) 存储器装置架构和操作
CN101847441B (zh) 非易失性半导体存储装置
US6108236A (en) Smart card comprising integrated circuitry including EPROM and error check and correction system
KR100300686B1 (ko) 반도체 기억 장치 및 반도체 기억 시스템
CN100468574C (zh) 非易失性半导体存储器件
US7808808B2 (en) Nonvolatile memory device having a plurality of memory blocks
US7490192B2 (en) Method and apparatus for setting input terminals for receiving control information in a semiconductor memory device
US20090235025A1 (en) Memory card capable of reducing power consumption
CN102820052B (zh) Sram多路复用装置
KR20140111323A (ko) 멀티 칩 패키지 nand 플래시 메모리 시스템에서의 디바이스 선택 방식
CN104778974A (zh) 串行存储器装置向外部主机通知内部自计时操作的完成
CN103117088A (zh) 半导体器件及其操作方法
KR20080038437A (ko) 플래시 메모리 컨트롤러를 구성하기 위한 디바이스 및 방법
EP0587445B1 (en) Semiconductor integrated circuit and IC card using the same
KR100837272B1 (ko) 플래시 메모리 장치의 블록 상태 저장 장치
KR100468635B1 (ko) 비휘발성 반도체 기억 장치 및 정보기기
KR0182868B1 (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
JP2003016788A (ja) 半導体記憶装置および情報機器
CN111402943B (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
EP0655742A1 (en) Integrated device with electrically programmable and erasable memory cells
CN102446556B (zh) 一种存储器及使用该存储器的方法
KR20090124102A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100965079B1 (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20110428