CN100463075C - 制作磁移位寄存器式存储器装置中使用的数据磁道的方法 - Google Patents
制作磁移位寄存器式存储器装置中使用的数据磁道的方法 Download PDFInfo
- Publication number
- CN100463075C CN100463075C CNB2005100509563A CN200510050956A CN100463075C CN 100463075 C CN100463075 C CN 100463075C CN B2005100509563 A CNB2005100509563 A CN B2005100509563A CN 200510050956 A CN200510050956 A CN 200510050956A CN 100463075 C CN100463075 C CN 100463075C
- Authority
- CN
- China
- Prior art keywords
- magnetic
- paths
- layer
- etching
- data track
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 174
- 238000004519 manufacturing process Methods 0.000 title description 4
- 239000000696 magnetic material Substances 0.000 claims abstract description 62
- 239000003302 ferromagnetic material Substances 0.000 claims abstract description 61
- 239000010703 silicon Substances 0.000 claims abstract description 51
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 238000009713 electroplating Methods 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims description 179
- 238000000034 method Methods 0.000 claims description 129
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 105
- 238000003860 storage Methods 0.000 claims description 76
- 238000005530 etching Methods 0.000 claims description 64
- 239000000377 silicon dioxide Substances 0.000 claims description 52
- 235000012239 silicon dioxide Nutrition 0.000 claims description 52
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 50
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 49
- 230000008569 process Effects 0.000 claims description 49
- 239000002902 ferrimagnetic material Substances 0.000 claims description 45
- 238000005516 engineering process Methods 0.000 claims description 43
- 238000011049 filling Methods 0.000 claims description 42
- 230000015572 biosynthetic process Effects 0.000 claims description 29
- 238000009413 insulation Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 9
- 238000007772 electroless plating Methods 0.000 claims description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 7
- 239000000956 alloy Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 4
- 229910000889 permalloy Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 2
- 229910052804 chromium Inorganic materials 0.000 claims description 2
- RIVZIMVWRDTIOQ-UHFFFAOYSA-N cobalt iron Chemical compound [Fe].[Co].[Co].[Co] RIVZIMVWRDTIOQ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 230000005381 magnetic domain Effects 0.000 abstract description 68
- 230000005294 ferromagnetic effect Effects 0.000 abstract description 46
- 230000015654 memory Effects 0.000 abstract description 20
- 230000005415 magnetization Effects 0.000 abstract description 10
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 150000002739 metals Chemical class 0.000 abstract description 2
- 230000005293 ferrimagnetic effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 169
- 238000005755 formation reaction Methods 0.000 description 26
- 230000008859 change Effects 0.000 description 11
- 239000003989 dielectric material Substances 0.000 description 9
- 238000010276 construction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- CWYNVVGOOAEACU-UHFFFAOYSA-N Fe2+ Chemical compound [Fe+2] CWYNVVGOOAEACU-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 239000002210 silicon-based material Substances 0.000 description 4
- 238000009987 spinning Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 150000004770 chalcogenides Chemical class 0.000 description 3
- 238000013016 damping Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000006073 displacement reaction Methods 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 241001269238 Data Species 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000007850 degeneration Effects 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 230000005039 memory span Effects 0.000 description 2
- 230000005055 memory storage Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004883 computer application Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
Landscapes
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
一种在磁移位寄存器式存储器系统中使用的磁数据磁道，可以通过形成交替电介质和/或硅层的多层叠层结构来制作。在该交替层的多层叠层结构内蚀刻出高约10微米、截面在100nm×100nm量级的通路。通路可以蚀刻成有光滑的或凹陷的壁。以交替类型的铁磁或亚铁磁金属的电镀层填充通路。该交替的铁磁或亚铁磁层包括有不同磁化或磁交换或磁各向异性的磁性材料。这些不同的磁特性能把磁畴壁锁定在这些层之间的边界上。另外，可以用均匀的铁磁材料填充通路。磁畴壁由铁磁或亚铁磁材料中的不连续性形成，这种不连续性出现在沿通路壁的凹陷处或凸起处。
Description
相关申请
本申请涉及共同待决的美国专利申请No.10/458,554，标题为“可移位磁移位寄存器及其使用方法”，以及No.10/458,147，标题为“向磁移位寄存器写入的系统和方法”，两者都在2003年6月10日申请，本文引用这些专利申请全文，供参考。
技术领域
本发明一般涉及存储器存储系统，具体说，是涉及使用磁畴的磁矩来存储数据的存储器存储系统。准确地说，本发明涉及制作在磁移位寄存器式存储器装置中使用的数据磁道的方法。
背景技术
两种最常见的常规非易失性数据存储装置，是磁盘驱动器和固态随机存取存储器(RAM)。磁盘驱动器能廉价地存储大量数据，即大于100GB。但是，磁盘驱动器本质上是不可靠的。硬盘驱动器包括固定的读/写磁头和运动的在其上写入数据的媒体。具有运动部件的装置容易磨损和失效。固态随机存取存储器目前存储的数据在每器件1GB(吉字节)的量级，并与磁盘驱动器比较，每存储单元的价格相对较高。
固态RAM最常见的类型是快速擦写存储器。快速擦写存储器靠的是在晶体管通断控制栅下面的氧化物内的多晶硅薄层。该多晶硅层是浮动栅，由硅实施与控制栅和晶体管通道的隔离。快速擦写存储器是相对慢的，读和写的时间在微秒的量级。此外，快速擦写存储器的存储单元在不到百万次写入周期之后，可能开始丢失数据。虽然它对某些应用是合适的，但如果不断用于写入新的数据，如像计算机的主存储器那样，则快速擦写存储器的存储单元可能迅速失效，还有，快速擦写存储器的存取时间，对计算机的应用来说是太长了。
另一种RAM的形式是铁电RAM或FRAM。FRAM是根据铁电畴的指向方向存储数据。FRAM的存取时间比快速擦写存储器快得多，且消耗的能量比标准的动态随机存取存储器(DRAM)小。但是，目前商业上可用的存储器容量低，在0.25MB(兆字节)的量级。此外，在FRAM中存储器的存储，靠的是物理上运动的原子导致媒体最终退化和存储器失效。
还有另一种RAM的形式是双向开关半导体统一存储器(OvonicUnified Memory，OUM)，它利用材料在结晶相和非晶相之间交替变化来存储数据。该应用中使用的材料是硫族化物合金。硫族化物合金经历一次加热和冷却循环后，它能被编程而接受两种稳定相之一：多晶或非晶相。两相对应电阻之差，使硫族化物合金能用作存储器的存储。数据存取时间在50ns的量级。但是，这些存储器的大小仍然小，目前在4MB的量级。此外，OUM靠的是物理上把材料从结晶改变为非晶，可能使材料最终退化并失效。
半导体磁阻RAM(MRAM)利用材料的磁矩方向，在铁磁材料中对数据比特编码。铁磁材料中的原子响应外磁场，把它们的磁矩沿施加的磁场方向排列。当磁场被撤去时，原子的磁矩仍保持沿感应方向排列。沿反方向施加的场，使原子按新的方向重新排列。通常，铁磁材料体积内原子的磁矩，通过磁交换作用，彼此平行排列。然后，这些原子以一个宏观磁矩的大小，共同对外磁场作出响应。
一种实现MRAM的方法是使用隧道结作为存储单元。磁隧道结包括被薄绝缘材料分隔的两层铁磁材料。在一层中的磁畴方向是固定的。在第二层中，磁畴方向能响应外加场运动。因此，第二层的磁畴方向能与第一层平行或相反，以1或0的形式存储数据。但是，目前可用的MRAM只能存储最多1Mb(兆比特)，比大多存储器应用需要的少得多。更大的存储器目前正在开发当中。此外，每一MRAM存储单元仅存储一比特数据，从而限制该种装置最大可能的存储器容量。
磁移位寄存器取代许多常规存储器装置，包括但不限于磁记录硬盘驱动器及许多固态存储器，如DRAM、SRAM、FeRAM、和MRAM。磁移位寄存器提供的存储容量与那些常规存储器装置提供的相当，但没有运动部件，且价格也与硬盘驱动器相当。
简要地说，磁移位寄存器式存储器装置利用铁磁材料磁畴壁固有的、自然的性质存储数据。磁移位寄存器式存储器装置利用一种读/写装置，按100比特数据或更多的量级存取许多比特。因此，少量的逻辑单元可以存取数百比特的数据。
磁移位寄存器式存储器装置，利用基于自旋的电子，写入和读出铁磁材料中的数据，所以不改变磁移位寄存器中材料的物理性质。一种可移位磁移位寄存器，包括由细线或带形成的数据磁道，用铁磁材料制成的材料构成。该线可以包括物理上均一的、磁性均匀的铁磁材料，或不同铁磁材料的层。信息是作为磁道磁畴内的磁矩方向存储的。该线可以按小的部分沿一个方向或另一个方向磁化。
在磁道上施加电流，可以使磁畴顺着磁道沿电流方向运动，经过读出或写入单元或元件。在有磁畴壁的磁性材料中，横过磁畴壁的电流，使磁畴壁沿电流流动方向运动。随着电流通过磁畴，电流变成“自旋偏振的”。当该自旋偏振的电流越过磁畴壁进入下一个磁畴时，它增进了自旋力矩。该自旋力矩移动磁畴壁。磁畴壁的速度可以非常高，在100到500m/s的量级。
概括地说，通过磁道(有一系列方向交替的磁畴)的电流，能够移动这些磁畴通过读出和写入单元。于是读出装置读出磁矩的方向。写入装置能改变磁矩方向，据此向磁道写入信息。
有必要改进建立磁移位寄存器式存储器装置必需的数据磁道的制作方法。
发明内容
本发明可以满足该需求，并给出建立磁移位寄存器式存储器装置必需的数据磁道的制作方法。
磁移位寄存器式存储器装置包括磁线中信息的存储，磁线大部分垂直包含读出和写入单元的平面。这些读出和写入单元是用常规CMOS技术构成的。与常规CMOS存储器比较，磁移位寄存器式存储器在密度上有希望增大100倍。磁线可以作为高(约10微米)和窄(约0.1微米)的柱形成，这些柱的两个柱之间在柱的一端连接在一起。
数据磁道是通过形成硅或电介质交替的多层不同材料的叠层制成的。在该多层叠层结构中，蚀刻出高约1到10微米，截面在100nm×100nm量级的通路。这些通路截面可以是椭圆的、矩形的、方形的、或任何其他需要的或适当的形状。建立这种尺寸通路的制作技术，是根据DRAM制作沟槽电容使用的技术。制作这些沟槽电容的常规技术可以获得的尺寸，深约9到10微米，截面尺寸约0.1微米。请参考美国专利号6,544,838和6,284,666，本文引用这些专利，供参考。
在一个实施例中，通路是用非选择性蚀刻形成，形成的通路有光滑的壁。通路用交替型铁磁或亚铁磁金属电镀层填充。每一层的厚度，例如可以在50nm到500nm之间。交替的铁磁或亚铁磁层，包括有不同磁化或磁交换或磁各向异性的磁性材料。这些不同的磁性特性，能把磁畴锁定(pin)在这些层之间的边界上或这些层之一内。
在另一个实施例中，在通路已经用非选择性蚀刻后，进行选择性蚀刻。这一选择性蚀刻，蚀去多层叠层结构中比其他层材料有更高速率的材料层，在通路壁中形成凹陷和凸起。
通路例如借助电镀或化学汽相淀积(CVD)，用均匀的铁磁材料填充。磁畴壁形成在铁磁或亚铁磁材料中不连续处附近，这些不连续处沿通路壁出现在凹陷和凸起上。
连接每一数据磁道一端的电流导线的装置，是为注入使磁畴壁沿数据磁道移动的电流而设置的。
附图说明
本发明的各种特征及获得它们的方式，将参考下面的说明、权利要求书和图更详细地描述，其中的参考数字，只要适当，将重复用来表示所指部件中对应的部件，附图有：
图1包括图1A和图1B，表明一个示例性操作实施例，其中的写入单元用于按照本发明向磁移位寄存器写入数据；
图2包括图2A、2B、和2C，示意表明图1磁移位寄存器的操作方法；
图3是流程图，表明图1磁移位寄存器的操作方法；
图4包括图4A、4B、和4C，其中图4A和4B示意表明图1磁移位寄存器的一个实施例，它用多种交替的铁磁材料构成，而其中图4C示意表明图1磁移位寄存器的另一个实施例，画出由单一铁磁材料构成的移位寄存器的井坑或底部截面；
图5包括图5A和图5B，画出图1磁移位寄存器一个实施例的示意图，它由均匀的铁磁材料中的凹槽构成；
图6包括图6A、6B、6C、和6D，示意画出图1磁移位寄存器数据磁道底部区的形成；
图7是简图，画出一种多层叠层结构的形成，其中可以在图1磁移位寄存器的数据磁道中，形成数据区和贮存区；
图8包括图8A、8B、8C、8D、和8E，示意画出多层叠层结构中通路的形成，以便用铁磁或亚铁磁材料填充，形成图1磁移位寄存器的数据区和贮存区；
图9是截面图，画出从图7多层叠层结构的顶部到图6的底部区，蚀刻出有平的光滑壁的通路；
图10包括图10A、10B、10C、10D、和10E，表明使用选择性蚀刻工艺处理通路壁的结果，产生截面规则变化的通路；
图11包括图11A和图11B，画出一种数据磁道形式的截面，可以用磁性材料填充，制作图1磁移位寄存器的数据磁道；
图12包括图12A和图12B，画出通过用铁磁或亚铁磁材料填充通路和底部凹陷建立的数据磁道；
图13是流程图，表明用如图12所示均匀磁性材料，制作图1磁移位寄存器的方法；
图14画出导电焊片的制作，焊片将连接至图1磁移位寄存器数据磁道的数据区及贮存区；
图15画出一种可以在其中形成两条通路的多层叠层结构的制作，用于建立图1磁移位寄存器的数据区和贮存区；
图16是简图，画出在多层叠层结构中通路的形成，以便用铁磁或亚铁磁材料填充，形成图1磁移位寄存器的数据区和贮存区；
图17是图16多层叠层结构的截面图，表明从多层叠层结构顶部到图14导电焊片，经蚀刻形成的通路；
图18是简图，画出用选择性蚀刻工艺处理通路截面的结果，在通路截面中产生矩形的变化；
图19是简图，画出在通路之间的多层叠层结构顶部，除去材料，为连接图1磁移位寄存器数据区与贮存区的磁性区建立沟槽；
图20是简图，画出用均匀铁磁或亚铁磁材料填充图17的通路和图19的区，制作数据磁道；
图21包括图21A和图21B，画出的图表明在多层叠层结构中蚀刻的通路的截面图，用于形成连接至图1磁移位寄存器数据磁道的导电层；
图22包括图22A和图22B，画出的图表明用导电材料填充图21的通路的结果；
图23是简图，画出通向图14导电层底部通路的形成，它构成更短的通向图1磁移位寄存器数据磁道的导电路径；
图24包括图24A和图24B，画出用均匀磁性材料，如图23所示制作图1磁移位寄存器数据磁道的方法的流程图；
图25包括图25A、25B、和25C，图上表明，在图1的数据磁道中形成区，用于连接数据区及贮存区；
图26是简图，画出其中可以形成两条通路的均一的层结构的制作，以便建立图1数据磁道的数据区和贮存区；
图27是简图，画出在均一层结构中通路的形成，该通路用于图1数据磁道的数据区与贮存区；
图28是简图，画出图27均一层结构的截面；
图29包括图29A和图29B，画出的图表明图27通路的截面和连接两条通路的沟槽；
图30是简图，画出用交替磁性材料填充图27的通路，制作图1的数据磁道的结果；
图31包括图31A、31B、和31C，图上表明，使用交替厚度的交替磁性材料层，制作图1的数据磁道；
图32是流程图，表明用交替磁性材料层，制作图1磁移位寄存器数据磁道的方法。
具体实施方式
下面的定义及解释提供关于本发明技术领域的背景信息，目的在于帮助对本发明的了解，而不是限制其范围。
均匀磁性材料是指，磁性材料相连的体积可以有复杂的形状，但名义上有相同的磁性质，如，磁化、磁各向异性、磁交换、和磁阻尼，与该体积内的位置无关。
非均匀磁性材料是指，磁性材料相连的体积可以有复杂的形状，但它们的磁性质，如，磁化、磁各向异性、磁交换、和磁阻尼，可以由于例如材料组分的变化，和/或由于该材料在淀积时某些物理处理过程，或在材料淀积后作用在材料上的某些物理处理过程，使它们的磁性质在该体积内随位置变化。
图1(图1A和1B)画出磁存储器系统100一个示例性高级体系结构，系统100包括利用写入装置(本文此后称为写入单元)15和读出装置(本文此后称为读出单元)20的磁移位寄存器10。读出装置20和写入装置15两者构成系统100的读/写单元。
磁移位寄存器10包括细的数据磁道11，最好由铁磁或亚铁磁材料制成。数据磁道11可以按小的部分，或磁畴，沿一个方向或另一个方向磁化。信息被存储在数据磁道11中例如磁畴25、30的区内。制作磁道的磁性材料的操作参数，也就是磁化方向或磁矩方向，从一个方向改变到另一个方向。磁矩方向的变化，构成数据磁道11存储信息的基础。
在一个实施例中，磁移位寄存器10包括数据区35和贮存区40，由中心区42连接。数据区35包括相连的磁畴集合，如存储数据的磁畴25、30。磁移位寄存器10以贮存区40的形式设有另外的长度。
贮存区40作成足够长，以便当数据区35所有磁畴，从数据区35通过中心区42，越过用于写入和读出磁畴的写入单元15和读出单元20，完全移动至贮存区40时，能够容纳数据区35的所有磁畴。因此，在任何给定瞬间，磁畴是部分存储在数据区35，部分存储在贮存区40，所以，数据区35、贮存区40、和中心区42的联合，构成一存储单元。在一个实施例中，贮存区40处于无磁畴的静态。
因此，数据区35在任何瞬间都可以位于磁移位寄存器10的不同部分，而贮存区40可以被分为在数据区35两侧的两个区。虽然数据区35可以是一个相连的区，但无论数据区35驻留在移位寄存器10内的什么地方，数据区35内磁畴的空间分布和范围，可以近似相同。在另一个实施例中，存储区各部分可以扩展，特别是在该区越过读出单元20和写入单元15时。一部分或整个数据区35可以移入贮存区40，以便存取指定磁畴中的数据。
图1所示贮存区40与数据区35有近似相同的大小。但是，其他不同的实施例允许贮存区40的大小不同于数据区35。作为例子，如果每一磁移位寄存器10使用多于一个读出单元20和写入单元15，则贮存区40可以比数据区35小得多。例如，如果每一磁移位寄存器10，使用两个读出单元20和两个写入单元15，并沿数据区35的长度相距排列，那么贮存区40只需约数据区35长度的一半。
电流45加在数据磁道11，使磁畴25、30内的磁矩沿数据磁道11移动，并通过读出装置20或写入装置15。在有磁畴壁的磁性材料中，越过磁畴壁的电流，使磁畴壁沿电流流动方向移动。随着电流通过磁畴，电流变成“自旋偏振的”。当该自旋偏振的电流越过中间的磁畴壁，进入下一个磁畴时，它增进了自旋力矩。该自旋力矩移动磁畴壁。磁畴壁的速度可以非常高，在100到数百m/s的量级，所以，为了读出指定磁畴或为了用写入单元改变它的磁状态的目的，使该磁畴移动到需要的位置的过程，是非常短的。
磁畴，例如磁畴25、30、31，在写入装置15和读出装置20上被向后或向前移动(或移位)，从而把数据区35移入和移出贮存区40，如图2(图2A、2B、2C)所示。在图2A的例子中，数据区35开始驻留在井坑的左侧，即磁移位寄存器10中心区42的左侧，贮存区40中没有磁畴。图2C画出数据区35完全驻留在磁移位寄存器10右侧的情形。
要把数据写入指定的磁畴，例如磁畴31，向磁移位寄存器10施加电流，把磁畴31移动到写入装置15上并对准写入装置15。当电流加在磁移位寄存器10上时，数据区35的所有磁畴都被移动。
磁畴的运动受电流的幅值和方向两者，以及电流施加的时间的控制。在一个实施例中，施加指定形状(幅值与时间关系)和持续时间的电流脉冲，使存储区中的磁畴移动一个增量或一步。施加一系列电流脉冲，使磁畴移动需要的增量数或步数。因此，数据区35的被移位部分205(图2B)被推进(移位或移动)贮存区40。
数据磁道11内的磁畴移动方向与施加的电流方向有关。电流脉冲的长度可以在数百皮秒到数十纳秒的范围，并与电流幅值有关。电流的幅值越大，需要的电流脉冲长度越短。可以调节电流脉冲的形状(即脉冲中，电流与时间关系的细节)，以便优化磁畴壁的移动。电流脉冲形状必须结合磁道中铁磁材料的详细规格，恰当地设计，使磁畴壁从一个位置移动到下一个位置时，不致有太多的能量或动量使它们超出该下一个最佳位置。
要读出指定磁畴，例如磁畴25中的数据，向磁移位寄存器10施加另外的电流，把磁畴25移动到读出装置20上并对准读出装置20。数据区35更大的被移位部分，被推进(移位或移动)贮存区40。
图1和2所示的读出装置20和写入装置15，构成控制电路的一部分，该控制电路规定了安排读出装置20和写入装置15的参考平面。在一个实施例中，磁移位寄存器10竖直地立在该参考平面上，基本上垂直于该平面。
操纵磁移位寄存器10的控制电路，除读出装置20和写入装置15外，还包括用于各种目的的逻辑和其他电路，其中包括：操纵读出装置20和写入装置15；提供移动磁移位寄存器10内磁畴的电流脉冲；和对磁移位寄存器10内数据编码和解码的装置。在一个实施例中，控制电路是用CMOS工艺在硅晶片上制作的。磁移位寄存器10的设计，最好在硅晶片上设置一小的脚印，以便使存储器装置的存储容量最大化，同时利用最小的硅面积，保持可能的最低成本。
在图1所示的实施例中，磁移位寄存器10的脚印，基本由读出装置20和写入装置15所占晶片面积确定。因此，磁移位寄存器10由基本从晶片平面伸延的数据磁道11构成。数据磁道11沿该垂直方向的长度，确定磁移位寄存器10的容量。因为垂直伸延能够比数据磁道11在水平方向的伸延大得多，数百的磁比特能够存储在磁移位寄存器10内，而该磁移位寄存器10在水平平面内所占面积非常小。因此，磁移位寄存器10可以在相同硅晶片面积上，比常规固态存储器存储的比特多出许多。
虽然画出的磁移位寄存器10的数据磁道11，基本垂直于读出单元20和写入单元15的平面(电路平面)，但是，作为例子，为了更大密度，或为了容易制作这些装置的目的，这些数据磁道11也能够以某一角度倾斜于该参考平面。
再参照图2(图2A、2B、和2C)，图3画出操作磁移位寄存器10的方法300。参照图2A，在方框305，存储器系统100确定要求把磁畴25移动至写入装置15或读出装置20之一的比特数。在方框310，存储器系统100还要确定要求移动磁畴25的方向。在图2A，磁畴25在写入装置15和读出装置20的左侧。例如，可以要求用正的电流45把磁畴25向右移动，也可以要求用负的电流45把磁畴25向左移动。
于是，在方框315，存储器系统100向磁移位寄存器10施加要求的电流。电流45可以是一个脉冲，或一系列每次移动磁畴一比特的脉冲。也可以改变脉冲内电流持续时间的长度或幅值，或者脉冲的形状(脉冲内电流与时间关系)，以便通过施加脉冲过程中的数个增量，使数据区35内的磁畴移动。在方框320，数据区35内的磁畴响应电流45而移动。磁畴25停在需要的装置上，即，写入装置15或读出装置20上(方框325)。
参考图4(图4A、4B)，这是另一种与图1和2磁移位寄存器10类似的磁移位寄存器10A，但由交替磁层构成，以锁定磁移位寄存器10A内磁畴可能的位置。锁定磁畴可能的位置，是防止指配的磁畴漂移。
磁性层可以包括各种铁磁或亚铁磁材料，这些铁磁材料基本根据它们的磁化值(每单位体积的磁矩)、交换参数、磁各向异性、和阻尼系数适当地选择。这些材料的选择，也受它们的可制作性、和与制作磁移位寄存器工艺的兼容性的影响。
如磁移位寄存器10A的区405所示，一种磁性材料用于磁畴410、420，而不同的磁性材料用于交替的磁畴415、425。在另一个实施例中，可以按变化的材料次序，使用多种磁性材料。
在磁移位寄存器10A中引进不同的铁磁层，建立了类似于“势阱”的局部能量极小，使相反极性的磁畴间的磁畴壁，把它们自己与交替铁磁层410、415等等之间的边界对准。因此，磁畴的范围与大小由磁性层的厚度确定。
加在磁移位寄存器10A的电流脉冲45，使区405内的磁畴410、415、420、425沿电流方向45移动。但是，除非电流脉冲45有足够的幅值和持续时间，否则磁畴410、415、420、425不能通过两种不同磁性材料之间的边界。因此，数据区35能够每次移动一比特，但不允许磁畴出现越过它们需要的位置的漂移。
除去锁定磁畴可能的位置外，不同磁性材料层的使用，还能允许更高的电流幅值和脉冲持续时间的容差。在该实施例中，磁移位寄存器10A通过了写入装置15和读出装置20的部分，可以是均匀的磁性材料，如图4C所示，或不同的磁性材料层，如图4A所示。
交替磁性材料区410、420等，和415、425等的长度，可以不同。此外，虽然最好在整个磁移位寄存器10A中，每一种磁区410、420等，和415、425等的长度相同，但这一点不是必要的，这些长度可以在整个磁移位寄存器10A中有某些变化。重要的是，该磁势能对抗电流脉冲引起的感应的运动，把磁畴锁定在它们规定的位置。
参考图5(图5A、5B)，图上画出另一种磁移位寄存器10B，它能够用均匀磁性材料制成，通过物理上改变数据磁道11的宽度或面积，作成非均匀的。通过物理上对磁移位寄存器10B成型，能够在磁移位寄存器10B内建立局部能量极小。
在图5的成型方法中，凹槽，例如凹槽505、506，被引进磁移位寄存器10B的铁磁材料中。凹槽505、506可以是空的，或用金属材料或绝缘材料填充。
在一个实施例中，这些凹槽505、506可以按均一的间隔排列。在另一个实施例中，这些凹槽505、506之间的间隔，沿磁移位寄存器10B的长度方向可以是不均一的。凹槽505、506在数据磁道511两侧彼此对准。
制作只在数据磁道511一侧有凹槽的磁移位寄存器是方便的。因为这些凹槽505、506是用于锁定磁畴壁的，只在数据磁道511一侧有凹槽，能够提供足够的锁定磁势。凹槽可以设在图5所示数据磁道511四侧的一侧、两侧、或任何更多侧。凹槽也可以交替地从一侧到另一侧，沿磁道提供连续的锁定地点，以便易于制作(例如，通过使所有凹槽在磁道的单侧排列，能沿磁道制作比可能的更密的锁定地点)。
在另一个实施例中，这些凹槽505、506用凸起代替，数据磁道511的宽度，在那里是局部增大而不是缩小。需要的是通过改变磁畴壁的局部磁势，获得锁定磁畴的手段。
在又一个实施例中，数据磁道511的宽度在相继区是交替的，以便使数据区511包括交替宽度或面积的区。
磁移位寄存器10B不一定必须沿长度均一地用凹槽或凸起或交替的磁区填充。磁移位寄存器10B只需要用足够数量的该类锁定地点，使每一电流脉冲只移动数据区35一个增量或指定数的增量。例如，每N个磁畴只有一个锁定地点是足够的，这里N可以大于1。
贮存区40可以包括也可以不包括这些凹槽。磁移位寄存器10B横过写入装置15和读出装置20的底部段510，可以包括也可以不包括凹槽505、506。
在再一个实施例中，磁移位寄存器10B由不同铁磁材料与凹槽505、506组合制成，结合了磁移位寄存器10A和10B的特征。
一般地说，磁移位寄存器10的数据磁道11，是通过形成包含交替的硅和/或电介质材料层的多层叠层制作的。在该交替硅和/或电介质层的多层叠层中，蚀刻高约0.1到10微米，截面在100nm×100nm量级的通路。虽然本文自始至终都给出尺寸，但应当指出，这些尺寸只作为例子举出，本发明不受这些值或尺寸限制。例如，通路的高度可以在约0.1到约10微米的范围。通路的截面可以在约10nm乘10nm到约1微米乘1微米的范围。然后，用铁磁或亚铁磁材料填充这些通路，形成图1磁移位寄存器10数据磁道11的数据区35和贮存区40。
通路的截面可以是椭圆形、矩形、或方形。在单层硅的情形，根据现有的制作DRAM使用的沟槽电容的技术，可以建立这种尺寸的通路。用于制作这些沟槽电容的常规技术，已能获得约1到10微米深和约0.1微米截面的尺寸。请参考美国专利序号6,544,838、6,284,666、5,811,357、和6,345,399，本文引用这些专利，供参考。使用这些制作技术制作磁移位寄存器10的数据磁道11，如图6、7、8、9、10、11、12、和13所示。
图6(6A、6B、6C、6D)画出形成数据磁道11的底部，即中心区42的实施例。用二氧化硅或氮化硅，形成例如厚度约300nm的绝缘层605。在绝缘层605上涂布光刻胶并形成矩形610的图形。使用标准的蚀刻技术，把矩形610蚀刻至约200nm的深度，形成沟槽615。对氮化硅蚀刻工艺另外的细节，可以参考美国专利序号6,051,504，对二氧化硅蚀刻工艺另外的细节，可以参考美国专利序号5,811,357，本文引用这两个专利，供参考。
在图6C中，用材料填充沟槽615，形成方块620。方块620可以包括，例如从如下一组材料中选择的均匀磁性材料：铁磁材料和亚铁磁材料，以及与中心区42对应的材料。在这种情形下，使方块620平面化并抛光。用于方块620的示例性铁磁材料或亚铁磁材料有：坡莫合金；镍铁合金；钴铁合金；由一种或多种Ni、Co、和Fe形成的合金；由一种或多种Ni、Co、和Fe加其他元素如B、Zr、Hf、Cr、Pd、Pt形成的合金；等等。另外，方块620可以由非均匀磁性材料形成，例如，包括不同铁磁或亚铁磁金属的交替区，与例如图4A所示的那些区410、420、和415、425类似。这些区可以通过图6没有画出的附加处理步骤形成，包括附加的光刻、图形形成、蚀刻、用例如电镀或溅射淀积或CVD材料淀积、和平面化步骤。另外，方块620可以包括随后要刻蚀掉的牺牲材料。牺牲材料可以通过低压化学汽相淀积，接着化学机械抛光使之平面化形成。
然后，在随后的处理步骤中，如有必要，例如用氮化硅，在绝缘层605的顶部淀积一薄电介质层625，充当底部封顶层，以保护沟槽。底部封顶层的厚度约在10到500nm范围。底部封顶层625可以用氮化硅、二氧化硅、或任何合适的电介质制成。在另一个实施例中，可以不用底部封顶层625。
图7画出一种其中能够形成两条通路的结构的制作，用于建立数据磁道11的数据区35和贮存区40。多层叠层结构705用交替的硅/电介质或电介质/电介质材料(称为材料A和B)形成。材料A和B按照它们的蚀刻性质选择。在一个实施例中，材料A由二氧化硅(SiO2)组成，而材料B由硅(Si)组成。或者，材料A由二氧化硅组成，而材料B由氮化硅(Si3N4)组成。
在图7的例子中，第一组层如层710、715、720，由材料A，例如二氧化硅形成。第二组层如层725、730、735，由材料B，例如硅或氮化硅形成。第一和第二组层可以用各种技术形成。例如，多晶硅层可以用低压化学汽相淀积，或非晶硅层可以用溅射淀积形成。在多层叠层结构705的顶部，可以淀积薄的电介质层，例如氮化硅，充当上封顶层740。上封顶层740的厚度约在10到500nm范围。上封顶层可用氮化硅、二氧化硅、或任何其他合适的电介质制成。
可以选择有不同蚀刻速率的材料A和B，以便使通路壁中形成凹陷或凸起。虽然图7画出的是相等的厚度，材料A和B形成的层可以有不同的厚度。
多层叠层结构705可以包括，例如约100层材料A和B交替的层，总厚度例如约0.5到10微米或更大。形成例如层710、715、720、725、730、735的材料A和B的厚度，与数据磁道11的数据区35或贮存区40中磁畴壁的分开距离对应。
蚀刻材料A和B，形成凹陷或凸起。一种材料，例如材料A代表的材料的厚度，与数据磁道11中磁畴壁间分开距离对应。另一种材料，例如材料B代表的材料，将形成数据磁道11的数据区35或贮存区40中的凹陷或凸起。这样一种用于数据磁道11的配置，由图5表示。虽然由层710、715、720、725、730、735代表的层A和层B，画成等厚度的，但实际上它们可以有非常不同的厚度。每一凹陷或凸起的宽度，约在5nm到100nm的范围。
图8(图8A、8B、8C、8D、8E)画出多层叠层结构705中通路805、810的形成。在一个实施例中，利用硅作材料B(即，层725、730、735)，使通路805、810的侧壁氧化，形成薄的二氧化硅绝缘层(厚度约在3nm到30nm范围)。通路805、810用均匀的铁磁或亚铁磁材料填充，形成数据磁道11的数据区35和贮存区40。垂直于通路805、810的多层叠层结构705的截面图，示于图8B，表明通路805、810有方形截面。通路805、810的截面可以有其他的形状，例如，如图8C所示的通路805A、810A有矩形截面，图8D所示的通路805B、810B有圆形截面，和图8E所示的通路805C、810C有椭圆形截面。
如图9的截面图所示，蚀刻的通路805、810，穿过多层叠层结构705，直到绝缘层605的方块620。在图8和9画出的例子中，借助通路的蚀刻工艺，形成有平的光滑壁的通路805、810。在一个其中材料B(即，层725、730、735)由硅构成的实施例中，交替使用在硅与二氧化硅之间优先选择硅的工艺，和在二氧化硅与硅之间优先选择二氧化硅的工艺两种干式蚀刻工艺，形成通路805、810。“选择”一词用于表示，腐蚀剂蚀刻第一种材料的速度比蚀刻第二种材料更快。换句话说，在硅与二氧化硅间优先选择硅的干式蚀刻工艺，以比蚀刻二氧化硅更快的速度蚀刻硅，以便更好地控制蚀刻。要更详细了解在硅与二氧化硅间优先选择硅的干式蚀刻工艺，可参考美国专利序号6,544,838和6,284,666，本文引用这些专利，供参考。要更详细了解在二氧化硅与硅间优先选择二氧化硅的干式蚀刻工艺，可参考美国专利序号6,294,102和5,811,357，本文引用这些专利，供参考。
当材料A由二氧化硅形成而材料B由氮化硅形成时，通路805、810可类似地形成，就是，交替地、连续地使用在氮化硅与二氧化硅间优先蚀刻氮化硅的工艺(参考美国专利序号6,461,529和6,051,504，本文引用这些专利，供参考)，和在二氧化硅与氮化硅间优先蚀刻二氧化硅的工艺(参考美国专利序号6,294,102和5,928,967，本文引用这些专利，供参考)两种干式蚀刻工艺。如果方块620由金属，例如铁磁或亚铁磁材料构成，则腐蚀剂很可能根本不能蚀刻方块620的材料。通路805、810的形成，是通过蚀刻封顶层625，接通与均匀的铁磁或亚铁磁材料底部，即方块620的接触。
蚀刻通路805、810之前，用适当的腐蚀剂蚀刻封顶层740，或按照层A或B的成分和层740的成分，用层A或B的腐蚀剂之一蚀刻封顶层740。当交替硅和/或电介质层的多层叠层结构的顶层，是由硅形成时，则封顶层740的作用，例如，是防止该叠层结构最顶层被氧化。
图10(图10A、10B、10C、10D、10E)画出形成通路805、810之后，用选择性湿式蚀刻工艺的作用。在图10(图10A、10B、10C、10D、10E)上画出的多层叠层结构705，没有封顶层740或衬底封顶层625。通过用选择性湿式蚀刻工艺，能够以不同速度蚀刻材料A和材料B。作为例子，可以把基于氢氟酸(HF)化学反应(例如，缓冲的或稀释的HF)，用于氧化硅和氮化硅间优先选择二氧化硅的湿式蚀刻，而基于磷酸H3PO4的化学反应，可用于氮化硅与二氧化硅间优先选择氮化硅的湿式蚀刻。
以不同速度蚀刻材料A和材料B，在通路805、810的截面中形成规则变化。当用铁磁或亚铁磁材料填充时，通路805、810截面中的变化，在数据磁道11的数据区35或贮存区40中产生凸起或凹陷。数据磁道11中的凸起或凹陷，可以用于锁定数据区35或贮存区40中的磁畴壁。选择通路805、810中的凸起或凹陷的配置，可以优化磁移位寄存器10数据磁道11的性能。具体说，改变凸起或凹陷的长度和深度，以及它们的形状，可以改变磁畴壁的锁定磁势。
图10A画出通路1002一部分的截面，表明蚀刻材料A(以层1004、1008代表)比材料B(以层1006、1010代表)速度更快的选择性蚀刻工艺。当用铁磁或亚铁磁材料填充通路1002时，在数据磁道11的数据区35或贮存区40中，层1004、1008形成凸起，而层1006、1010形成凹陷。
图10B画出通路1012一部分的截面，截面中材料A(以层1014、1018代表)的蚀刻速度比材料B(以层1016、1020代表)更慢。当用铁磁或亚铁磁材料填充通路1012时，在数据磁道11的数据区35或贮存区40中，层1014、1018形成凹陷，而层1016、1020形成凸起。
可以选择材料A、材料B、和蚀刻工艺，以提供浅的凹陷，如图10A和10B所示，或者提供更深的凹陷，如图10C中通路1022所示。材料B(以层1026、1030代表)的蚀刻速度比材料A(以层1024、1028代表)快得多。
材料A和材料B的厚度也可以改变，如图10D和10E所示。图10D画出通路1032的截面，其中材料A的层(以层1034、1038代表)比材料B的层(以层1036、1040代表)更厚。当用铁磁或亚铁磁材料填充通路1032时，在数据磁道11的数据区35或贮存区40中，层1036、1040形成浅的凸起，而层1034、1038形成宽的凹陷。
图10E画出通路1042的截面，其中材料A的层(以层1046、1050代表)比材料B的层(以层1044、1048代表)更薄。当用铁磁或亚铁磁材料填充通路1042时，在数据磁道11的数据区35或贮存区40中，层1046、1050形成浅的凹陷，而层1044、1048形成宽的凸起。
图11(图11A、11B)画出一种数据磁道11形式的截面，包括通路1105、1110(在多层叠层结构1115中蚀刻的)和沟槽1120。要制作沟槽1120，用牺牲电介质材料填充方块620(图6)。当形成通路1105、1110时，把该牺牲材料蚀刻掉。在图11B所示另一个实施例中，方块620包括在通路1105、1110建立之后仍然保留的铁磁或亚铁磁材料1125。
如图11A所示，材料A(以层1130、1135代表)的蚀刻速度比材料B(以层1140、1145代表)更快。因此，通路1105、1110形成的数据磁道11，有规则间隔的凹陷和凸起，以及等厚的材料A和材料B层。
图12(图12A、12B)画出通过用铁磁或亚铁磁材料填充通路1105、1110、和沟槽1120，建立磁道1215，如带阴影的通路1205、1210、和底部区1220所示。带阴影的通路1205与数据区35对应，带阴影的通路1210与贮存区40对应，而底部区1220与中心区42对应。
通路1105、1110、和沟槽1120，可以用各种方法填充，例如，无电电镀或电镀。无电电镀工艺，可以参考美国专利序号3,702,263，电镀工艺，可以参考美国专利序号4,315,985，本文引用这些专利，供参考。另外，在通路1105、1110填充前，方块1125可以包括磁性材料，例如铁磁或亚铁磁材料。方块1125的磁性材料，可以与也可以不与通路1105、1110使用的相同。方块1125的金属可以用作无电电镀或电镀工艺的种子层电极。最好是使用电镀工艺，因为它比无电电镀工艺更快。要实现电镀，必须向种子层电极提供触点。该触点可以通过牺牲线或触点(图中没有画出)实施，或者用非常薄的金属层实施，如把Al淀积在通路1105、1110的侧壁。电镀工艺完成之后，通过加热磁道至300C附近，使侧壁上的Al金属氧化，形成绝缘的氧化铝。对图11A的牺牲层已经除去的情形，则可以在通路填充前，用例如化学汽相淀积等工艺，淀积薄的种子层电极。
一种用于制作磁道1215的方法1300，用图13的流程图画出。在步骤1305，形成绝缘层605(图6A)。在步骤1310，在绝缘层605上形成矩形图形610(图6A)。在步骤1315，蚀刻矩形610，形成沟槽615(图6B)。在步骤1320，以牺牲电介质、铁磁材料、或亚铁磁材料填充沟槽615(图6C)。然后，最好在步骤1325，用封顶层625覆盖沟槽615。
在步骤1330，把交替材料A和B的多层加到绝缘层605上，形成多层叠层结构705(图7)。该多层叠层结构705，可以包括，例如约100层交替的材料A和B，总厚度例如约10微米。在步骤1335，在多层叠层结构705的顶部，形成封顶层740。
在步骤1340，用非选择性蚀刻，形成穿过多层叠层结构705到达方块620的通路805、810(图8、9)。如果方块620以牺牲电介质材料填充，那么在步骤1340，还要把该牺牲电介质材料蚀刻掉(图11)。
可以在步骤1345使用任选的选择性蚀刻工艺，选择性地使一种材料的蚀刻速度比另一种更快，在通路805、810的壁上形成凹陷和凸起(图10、11)。在步骤1350，以铁磁或亚铁磁材料填充通路805、810(图12)，形成磁移位寄存器10的数据磁道11。
制作数据磁道11的另一个实施例，是在下部的绝缘层中形成导电焊片，和在多层叠层结构705的顶层形成中心区42。该制作工艺在图14、15、16、17、18、19、20、21、22、和23中画出。
图14(图14A、14B、14C、14D)画出导电焊片的制作，焊片将与数据磁道11数据区35和贮存区40在底部连接。形成厚度约300nm的绝缘层1405，例如氮化硅或二氧化硅层。
在绝缘层1405上涂布光刻胶，并形成矩形1410、1415的图形。使用标准的蚀刻技术，把矩形1410、1415蚀刻至约200nm的深度，形成沟槽1420、1425。对氮化硅蚀刻工艺，可以参考美国专利序号6,051,504，对二氧化硅蚀刻工艺，可以参考美国专利序号5,811,357，本文引用这两个专利，供参考。
沟槽1420、1425用材料填充，形成图14C中的方块即底部焊片1430、1435。方块1430、1435可以包括导电材料，以便在数据磁道11底部形成导电焊片。方块1430、1435中使用的导电材料例子有，导电的硅、铜、等等。另外，方块1430、1435可以包括随后要刻蚀掉的牺牲材料。牺牲材料可以用例如二氧化硅。牺牲材料的形成，可以通过低压化学汽相淀积，接着化学机械抛光使之平面化。然后，在绝缘层1405的顶部，淀积薄的电介质层，例如氮化硅，充当封顶层1440。封顶层1440的厚度约在10到500nm范围。封顶层1440可以用氮化硅、二氧化硅、或任何合适的电介质制成。
图15画出一种可以在其中形成两条通路的多层叠层结构的制作，该两条通路用于建立数据磁道11的数据区35和贮存区40。多层叠层结构1505由交替的材料，即材料A和材料B形成。材料A和材料B由硅/电介质，或电介质/电介质材料形成。在一个优选实施例中，材料A由二氧化硅构成，而材料B由硅构成。该硅可以通过低压化学汽相淀积工艺，作为多晶硅形成，或通过溅射淀积工艺，用非晶硅形成。或者，材料A由二氧化硅构成，而材料B由氮化硅构成。
在图15的例子中，第一组层，如层1510、1515、1520，由材料A，如二氧化硅形成。第二组层，如层1525、1530、1535，由材料B，如硅或氮化硅形成。在多层叠层结构1505的顶部，淀积薄的电介质层，如氮化硅，充当封顶层1540。封顶层的厚度约在10到500nm范围。该底部封顶层1540可以用氮化硅、二氧化硅、或任何合适的电介质制成。
可以选择有不同蚀刻速率的材料A和材料B，以便在通路壁形成凹陷或凸起。虽然图15中画出的材料A和材料B是等厚的，但它们可以有不同的厚度。
多层叠层结构1505可以包括，例如约100层交替的材料A和材料B，总厚度例如约10微米。诸如层1510、1515、1520、1525、1530、1535的层厚度，与数据磁道11的数据区35或贮存区40各个磁畴对应，或作为磁畴壁的锁定地点。
蚀刻材料A或材料B，以形成凹陷或凸起。虽然诸如层1510、1515、1520、1525、1530、1535的层厚度，被画成等厚的，实际上它们可以是不同厚度的。一种材料的厚度，例如材料A代表的厚度，可以与数据磁道11中磁畴壁之间分开距离对应。另一材料，例如材料B代表的材料，将形成数据磁道11数据区35或贮存区40中的凹陷或凸起。这种数据磁道11的配置，画在图5。磁畴壁或者被限制在凹陷或凸起处，或者被限制在凹陷与凸起之间的区域内，将视形成磁道的材料的磁性质而定。
图16画出在多层叠层结构1505中形成通路1605、1610。在一个利用硅作为材料B(即，层1525、1530、1535)的实施例中，通路1605、1610的侧壁被氧化，形成二氧化硅薄绝缘层(厚度约在3nm到30nm范围)。用铁磁或亚铁磁材料填充通路1605、1610，形成数据磁道11的数据区35和贮存区40。
如图17的截面图所示，蚀刻的通路1605、1610，穿过多层叠层结构1505和封顶层1440，到达方块1430、1435。在图16和17的例子中，通路1605、1610借助非选择性工艺蚀刻通路，形成有平的光滑的壁。在一个材料A(即，层1510、1515、1520)由二氧化硅构成而材料B(即，层1525、1530、1535)由硅构成的实施例中，交替使用在硅与二氧化硅之间优先选择硅，和在二氧化硅与硅之间优先选择二氧化硅的两种干式蚀刻工艺，形成通路1605、1610。关于在硅与二氧化硅间优先选择硅的交替干式蚀刻工艺，可参考美国专利序号6,544,838和6,284,666，本文引用这些专利，供参考。关于在二氧化硅与硅间优先选择二氧化硅的交替干式蚀刻工艺，可参考美国专利序号6,294,102和5,811,357，本文引用这些专利，供参考。
在一个材料A由氧化硅构成而材料B由氮化硅构成的另外实施例中，交替使用在氮化硅与二氧化硅间优先选择氮化硅(参考美国专利序号6,461,529和6,051,504，本文引用这些专利，供参考)，和在二氧化硅与氮化硅间优先选择二氧化硅(参考美国专利序号6,294,102和5,928,967，本文引用这些专利，供参考)两种干式蚀刻工艺，形成通路1605、1610。非选择性蚀刻工艺将以相同速率蚀刻材料A和材料B。如果方块1430、1435由导电层，例如导电的硅、铜等构成，则蚀刻材料将基本不腐蚀方块1430、1435。
图18画出用选择性蚀刻工艺，以不同蚀刻速率对材料的处理结果。由于使用选择性蚀刻工艺，能够以不同蚀刻速率蚀刻多层叠层结构1505的材料A和材料B。例如，可以把基于氢氟酸HF化学反应(例如，缓冲的或稀释的HF)用于氧化硅和氮化硅间优先选择二氧化硅的湿式蚀刻，而基于磷酸H3PO4的化学反应，可用于在氮化硅与二氧化硅间优先选择氮化硅的湿式蚀刻。
对材料A和材料B以不同蚀刻速率的蚀刻，在通路1805、1810的截面中形成规则的变化。当用铁磁或亚铁磁材料填充时，通路1805、1810截面中的变化，在数据磁道11的数据区35或贮存区40中产生凸起或凹陷。数据磁道11中的凸起或凹陷，可以用于刻划数据磁道11中各磁区之间，即磁畴壁之间可能的边界，这些磁畴壁可以用例如图1B所示写入单元写入磁道。因此，这些凹陷或凸起，用于在磁畴壁处在静态时，把磁畴壁锁定在数据区35或贮存区40的磁道中。选择通路1805、1810中的凸起或凹陷的配置，可以优化数据磁道11的性能。通路1805、1810的配置，和材料A和材料B的选择，可以与图10(图10A、10B、10C、10D、10E)类似。
图19画出从多层叠层结构1505中除去材料后形成区或沟槽1905的结果。除去材料以形成区1905，例如可以通过用光刻胶蚀刻实施(参考美国专利序号6,461,529和6,051,504，本文引用这些专利，供参考)。然后，用铁磁材料或亚铁磁材料填充区1905，形成数据磁道11的中心区2010，如图20的数据磁道2005所示。
图20画出用铁磁或亚铁磁材料填充通路1805、1810和区1905后建立的数据磁道2005。通路1805、1810和区1905，能够用各种方法填充，例如无电电镀或电镀。无电电镀工艺，可以参考美国专利序号3,702,263，电镀工艺，可以参考美国专利序号4,315,985，本文引用这些专利，供参考。
如图21(图21A、21B)的截面图所示，通路2105、2110是穿过多层叠层结构1505，到达方块1430、1435蚀刻形成的。通路2105、2110将形成导电层，借助与方块1430、1435的触点，把外电路与数据磁道2005连接。在一个材料A由氧化硅构成而材料B由氮化硅构成的实施例中，交替使用在氮化硅与氧化硅间优先选择氮化硅(参考美国专利序号6,461,529和6,051,504，本文引用这些专利，供参考)，和在二氧化硅与氮化硅间优先选择二氧化硅(参考美国专利序号6,294,102和5,928,967，本文引用这些专利，供参考)两种干式蚀刻工艺，形成通路2105、2110。
在另一个实施例中，方块1430、1435包括随后要用形成通路2105、2110的蚀刻工艺刻蚀掉的牺牲材料。因此形成沟槽2115、2120，如图21B所示。
图22(图22A、22B)画出用导电材料，例如多晶硅、钨等填充通路2105、2110直到方块1430、1435(图22A)的结果。在另一个实施例中，沟槽2115、2120用与通路2105、2110相同的工艺形成，并用填充通路2105、2110相同的导电材料填充，形成导电的焊片。
通路2105、2110的配置，是作为形成与数据磁道2005导电连接的技术例子给出。在又一个实施例中，与方块1430、1435连接的导电层，可以通过蚀刻穿过绝缘层1405的通路2305、2310形成，如图23所示。以导电材料填充通路2305、2310，将经过金属通路把数据磁道2005连接至绝缘层1405的底部能实现与某种装置的连接，例如与建立电流脉冲，送至磁道11的装置的连接。
一种用于制作数据磁道2005的方法2400，以图24(图24A、24B)流程图说明。在步骤2405(图14A)，形成绝缘层1405。在步骤2410，在绝缘层1405(图14A)上形成矩形图形1410、1415。在步骤2415，蚀刻矩形1410、1415，形成沟槽1420、1425(图14B)。在步骤2420，用牺牲电介质或导电材料填充沟槽1420、1425(图14C)，形成方块1430、1435。然后，在步骤2425，把封顶层加在绝缘层1405的表面。
在步骤2430，把多层交替的材料A和B加在绝缘层1405上，形成多层叠层结构1505(图15)。该多层叠层结构1505可以包括，例如约100层交替的材料A和B，总厚度例如约10微米。在步骤2435，在多层叠层结构1505的顶部，形成封顶层1540。在步骤2440，用非选择性蚀刻，形成穿过多层叠层结构1505到达方块1430、1435的通路1605、1610(图16、17)。
可以在步骤2445使用任选的选择性蚀刻工艺，选择性地使通路1605、1610壁中一种材料的蚀刻速度比另一种更快，在通路1605、1610的壁上形成凹陷和凸起(图18、19)。
在步骤2450，通过蚀刻，除去区1905，建立沟槽1905，该沟槽1905使通路1805与通路1810连接(图19)。在步骤2455，以铁磁或亚铁磁材料填充通路1805、1810、和沟槽1905(图20)，形成数据磁道2005。
在步骤2460，从多层叠层结构1505的顶部到方块1430、1435，蚀刻通路2105、2110。如果方块1430、1435是用牺牲电介质材料填充，则在步骤2460还要把牺牲电介质材料蚀刻掉(图21)，形成沟槽2115、2120。在步骤2465，以导电材料填充通路2105、2110，形成经过数据磁道2005的电流路径(图22)。如果牺牲电介质材料已经在步骤2460从方块1430、1435蚀刻掉，那么步骤2465还要填充沟槽2115、2120，形成导电焊片2215、2220。
图25(图25A、25B、25C)画出形成数据磁道11底部、中心区42的一个实施例。例如用氮化硅或二氧化硅，形成绝缘层2505，厚度约在300nm。在绝缘层2505上涂布光刻胶，并形成矩形2510的图形。用标准的蚀刻技术，把矩形2510蚀刻至约200nm的深度，形成沟槽2515。对氮化硅蚀刻工艺，可以参考美国专利序号6,051,504，对二氧化硅蚀刻工艺，可以参考美国专利序号5,811,357，本文引用这两个专利，供参考。
在图25C，用材料填充沟槽2515，形成方块2520。与数据磁道11的中心区42对应的方块2520，可以包括铁磁或亚铁磁材料。如果方块2520包括铁磁或亚铁磁材料，则使方块2520平面化并抛光。用于方块2520的铁磁或亚铁磁材料例子，如坡莫合金、镍铁合金、等等。另外，方块2520可以包括随后要蚀刻掉的牺牲材料。该牺牲材料可以通过低压化学汽相淀积，接着化学机械抛光使之平面化形成。然后，在绝缘层2505的顶部，可以淀积薄的电介质层，例如氮化硅层，充当封顶层(图25中没有画出)。封顶层的厚度约在10到500nm范围。封顶层可用氮化硅、氧化硅、或任何其他合适的电介质制成。
图26画出其中可以形成两条通路的结构的制作，该两条通路用于建立数据磁道11的数据区35和贮存区40。以厚度例如约10微米形成均一的层结构2605(本文亦称均一层2605)。层2605可以包括硅或电介质材料，例如二氧化硅或氮化硅。如果层2605由硅形成，为了防止硅层表面氧化，可以在层2605的顶部，淀积薄的电介质层，例如氮化硅层，充当封顶层2610。封顶层2610的厚度约在10到500nm范围。底部封顶层2610可用氮化硅、氧化硅、或任何其他合适的电介质制成。
图27画出在均一层2605中通路2705、2710的形成。可以用铁磁或亚铁磁材料填充通路2705、2710，形成数据磁道11的数据区35和贮存区40。在一个用硅作均一层2605的实施例中，通路2705、2710的侧壁被氧化，形成薄的二氧化硅绝缘层(厚度约在3nm到30nm范围)。
如在图28的截面图所示，蚀刻的通路2705、2710，穿过均一层2605到绝缘层2505中的方块2520。形成的通路2705、2710，有平的光滑的壁。在均一层2605是硅的情形，通路2705、2710的侧壁被氧化，形成薄的二氧化硅绝缘层(厚度约在3nm到30nm范围)。通路2705、2710形成后，跟着是蚀刻封顶层2610，接通与均匀铁磁或亚铁磁材料底部即方块2520的接触。封顶层2610与绝缘层2505相似，是抗氧化的。如果方块2520由金属，例如铁磁或亚铁磁材料构成，则蚀刻材料将基本不会蚀刻进方块2520的材料内。
图29(图29A、29B)画出包括通路2705、2710(蚀刻进均一层2605)和沟槽2905的数据磁道11的截面。为了制作沟槽2905，以牺牲电介质材料填充方块2520(图25)。当通路2705、2710形成后，把牺牲材料蚀刻掉。在图29B所示另一个实施例中，方块2910由铁磁或亚铁磁材料构成，所以在建立了通路2705、2710后，这些材料依然保留。
图30画出交替用不同类型铁磁或亚铁磁材料填充通路2705、2710、和沟槽2905(图29)，建立的磁道3005。可以用各种方法，例如无电电镀或电镀，填充通路2705、2710、和沟槽2905。无电电镀工艺，可以参考美国专利序号3,702,263，电镀工艺，可以参考美国专利序号4,315,985，本文引用这些专利，供参考。沟槽2905以一种磁性材料，即材料I填充，建立方块3010。方块3010与数据磁道11的中心区42对应。
然后，在方块3010上淀积一层磁性材料II，形成层3015。然后，在层3015上淀积磁性材料I，形成层3020。在通路中交替淀积磁性材料I和磁性材料II，形成交替的层，总数例如约100层，每一层的厚度，例如层3015、3020，可以约在50nm到500nm厚之间。交替的铁磁或亚铁磁层3015、3020由不同磁性质的磁性材料构成，不同的磁性质包括，磁化和/或磁交换和/或磁各向异性。这些不同的磁特性，能把磁畴壁锁定在这些层之间的边界上，或锁定在层自身内。
另外，可以在通路2705、2710填充前，用诸如铁磁或亚铁磁材料构成方块2520。方块2520的金属可以用作电极，以便电镀。方块2520的磁性材料，可以与，也可以不与填充通路2705、2710使用的材料相同。
磁畴壁3025、3030可以出现在交替磁层之间的界面。交替的铁磁或亚铁磁层3020、3035，由不同磁化或磁交换或磁各向异性的磁性材料构成。这些不同的磁特性，能把磁畴壁锁定在层3020、3035之间的边界3025上。例如，磁畴壁3025出现在层3020与层3035之间。磁畴壁3030出现在层3035与层3040之间。
在另一个实施例中，磁畴壁3045与层3050可以出现在一种磁性材料，例如磁性材料II的每一层内。形成有磁畴壁在磁性材料内的层的能力，与铁磁或亚铁磁材料的性质有关。磁畴壁在数据磁道11内的位置，能够通过设计，选择磁性材料I和磁性材料II使用的磁性材料而优化。
磁性材料层的厚度可以变化，如图31(图31A、31B、31C)所示。为便于说明，图31(图31A、31B、31C)中没有画出封顶层。图31A画出包括等厚磁层的数据磁道3005。图31B画出包括不等厚磁层的数据磁道3105。在图31B中，磁性材料I的层(以层3110、3115代表)薄。磁性材料II的层(以层3120、3125代表)厚。在图31C中，数据磁道3130也包括不等厚的磁层。在图31C中，磁性材料I的层(以层3135、3140代表)厚。磁性材料II的层(以层3145、3150代表)薄。
图32画出一种制作包括不同铁磁或亚铁磁材料层的数据磁道3005的方法3200。在步骤3205(图25A)，形成绝缘层2505。在步骤3210，在绝缘层2505(图25A)上形成矩形图形2510。在步骤3215，蚀刻矩形2510，形成沟槽2515(图25B)。在步骤3220，用牺牲电介质、铁磁材料、或亚铁磁材料填充沟槽2515(图25C)，建立方块2520。在步骤3225，把均一层2605加在绝缘层上(图26)。该均一层2605的厚度可以约例如10微米。在步骤3230，在均一层2605顶部形成封顶层2610(图26)。封顶层也可以在方块2520已经完成后，涂敷在层2505的顶部。
在步骤3235，用非选择性蚀刻工艺，蚀刻穿过均一层2605到方块2520的通路2705、2710(图27、28、29)。如果方块2520用牺牲材料填充，则在步骤3235，还要把牺牲材料蚀刻掉(图29)。
在步骤3240，以不同类型铁磁或亚铁磁材料的交替磁层，填充通路2705、2710(图30)，形成数据磁道3005。磁道3005中磁性材料层的厚度可以变化(图31)。
用方法3200建立磁道11的工艺，与用方法1300制作磁道11的工艺类似，但使用多层磁性材料除外。类似地，磁道11可以用方法3200制作。在该实施例中，均一电介质材料取代多层叠层结构1505，且数据磁道2005用交替磁性材料层填充，而不是用均一的磁性材料填充。
应当指出，已经说明的本发明的具体实施例，仅仅示例说明本发明原理的某些应用。在不偏离本发明的精神和范围的情况下，可以对本文说明的、磁移位寄存器系统中使用的数据磁道制作方法，作许多变化。本文说明的尺寸，只为举例说明的目的；应当充分明白，无意把本发明的范围限制在这些尺寸上。
Claims (65)
1.一种制作包括数据磁道的磁移位寄存器的方法，包括：
在绝缘衬底中蚀刻沟槽；
以沟槽材料填充沟槽，形成中心区；
在绝缘衬底和沟槽材料顶部形成多层叠层结构；
形成两条穿过该多层叠层结构的通路，暴露出该中心区；和
以磁性材料填充该两条通路形成数据区和贮存区，使该数据区、中心区、和贮存区形成数据磁道。
2.按照权利要求1的方法，其中的沟槽材料包括均匀的磁性材料。
3.按照权利要求2的方法，其中的均匀磁性材料从包括铁磁材料和亚铁磁材料的一组材料中选出。
4.按照权利要求3的方法，其中的均匀磁性材料从下面一组材料中选出：坡莫合金；镍铁合金；钴铁合金；由Ni、Co、和Fe中的一种或多种形成的合金；由Ni、Co、和Fe中的一种或多种结合B、Zr、Hf、Cr、Pd、和Pt中的一种或多种形成的合金。
5.按照权利要求1的方法，其中的沟槽材料包括非均匀的磁性材料。
6.按照权利要求5的方法，其中的非均匀磁性材料从包括铁磁材料和亚铁磁材料的一组材料中选出。
7.按照权利要求1的方法，其中填充沟槽材料包括用牺牲材料填充沟槽。
8.按照权利要求1的方法，还包括在中心区上形成底部保护封顶层，以保护沟槽材料。
9.按照权利要求8的方法，其中的底部保护封顶层包括从包含氮化硅、氧化硅、和电介质的一组材料中选出的材料。
10.按照权利要求8的方法，其中底部保护封顶层的厚度在10到500nm的范围。
11.按照权利要求1的方法，其中形成多层叠层结构包括形成交替材料A和B的多层叠层结构。
12.按照权利要求11的方法，其中的材料A和B包括不同的材料。
13.按照权利要求11的方法，其中的材料A包括二氧化硅。
14.按照权利要求13的方法，其中的材料B包括硅。
15.按照权利要求13的方法，其中的材料B包括氮化硅。
16.按照权利要求1的方法，还包括在多层叠层结构和两条通路顶部形成上部保护封顶层。
17.按照权利要求16的方法，其中的上部保护封顶层包括电介质材料。
18.按照权利要求17的方法，其中的上部保护封顶层包括氮化硅。
19.按照权利要求17的方法，其中上部保护封顶层的厚度在10到500nm的范围。
20.按照权利要求12的方法，其中的材料A和B对预先选定的腐蚀剂有不同的蚀刻速率。
21.按照权利要求12的方法，其中材料A和B的厚度与数据磁道中磁畴壁的分开距离对应。
22.按照权利要求21的方法，其中材料A和B的厚度是相同的，并在0.5到10微米的范围。
23.按照权利要求21的方法，其中材料A和B的厚度是不同的。
24.按照权利要求11的方法，还包括蚀刻材料A和B，形成一系列沿数据磁道与磁畴壁对应的凹陷。
25.按照权利要求11的方法，还包括蚀刻材料A和B，形成一系列沿数据磁道与磁畴壁对应的凸起。
26.按照权利要求1的方法，其中，形成该两条通路包括选择性地蚀刻该两条通路。
27.按照权利要求26的方法，其中的通路包括内侧壁；并且
还包括在该内侧壁上形成绝缘层。
28.按照权利要求27的方法，其中，在该内侧壁上形成绝缘层包括使内侧壁氧化。
29.按照权利要求28的方法，其中的绝缘层包括二氧化硅。
30.按照权利要求29的方法，其中的绝缘层厚度在3nm到30nm的范围。
31.按照权利要求1的方法，其中，形成该两条通路包括形成有方形截面的两条通路。
32.按照权利要求1的方法，其中，形成该两条通路包括形成有矩形截面的两条通路。
33.按照权利要求1的方法，其中，形成该两条通路包括形成有圆形截面的两条通路。
34.按照权利要求11的方法，其中，形成该两条通路包括用第一蚀刻工艺在材料A和材料B间选择性地蚀刻材料A。
35.按照权利要求34的方法，其中，形成该两条通路还包括与第一蚀刻工艺交替地使用第二蚀刻工艺在材料B和材料A间选择性地蚀刻材料B。
36.按照权利要求35的方法，其中的第一蚀刻工艺在硅和二氧化硅间选择性地蚀刻硅，和
其中的第二蚀刻工艺在二氧化硅和硅间选择性地蚀刻二氧化硅。
37.按照权利要求35的方法，其中的第一蚀刻工艺在氮化硅和氧化硅间选择性地蚀刻氮化硅，和
其中的第二蚀刻工艺在氧化硅和氮化硅间选择性地蚀刻氧化硅。
38.按照权利要求1的方法，其中填充沟槽包括使用无电电镀工艺。
39.按照权利要求1的方法，其中填充沟槽包括使用电镀工艺。
40.按照权利要求1的方法，其中填充沟槽包括用牺牲材料填充沟槽；并且
还包括把牺牲材料蚀刻掉。
41.一种制作包括数据磁道的磁移位寄存器的方法，包括：
在绝缘衬底中蚀刻两个下部的沟槽；
用导电的沟槽材料填充该两个下部沟槽，在数据磁道上部部分形成导电焊片；
在绝缘衬底和两个下部沟槽的顶部形成多层叠层结构；
形成两条穿过该多层叠层结构的通路，暴露出该两个下部沟槽；
在多层叠层结构中形成上部沟槽，该上部沟槽连接该两条通路；和
以磁性材料填充该两条通路和该上部沟槽，形成数据磁道的数据区、中心区、和贮存区。
42.按照权利要求41的方法，其中，形成多层叠层结构包括形成交替材料A和B的多层叠层结构。
43.按照权利要求42的方法，还包括在绝缘衬底和两个下部沟槽的顶部形成底部保护封顶层。
44.按照权利要求43的方法，其中的底部保护封顶层包括电介质材料。
45.按照权利要求44的方法，其中的底部保护封顶层包括氮化硅。
46.按照权利要求44的方法，其中底部保护封顶层的厚度在10到500nm的范围。
47.按照权利要求41的方法，还包括在形成两条通路前在多层叠层结构的顶部形成上部保护封顶层。
48.按照权利要求42的方法，其中，形成两条通路包括用非选择性蚀刻工艺在多层叠层结构中蚀刻该两条通路。
49.按照权利要求48的方法，其中的通路包括内壁；并且
其中，形成该两条通路还包括使用选择性蚀刻工艺通过比材料B更快地蚀刻材料A的选择性蚀刻选择性地蚀刻通路的内壁。
50.按照权利要求49的方法，还包括用均匀磁性材料填充该两条通路。
51.按照权利要求50的方法，其中的均匀磁性材料从包括铁磁材料和亚铁磁材料的一组材料中选出。
52.按照权利要求42的方法，还包括形成两条穿过该多层叠层结构的导电层通路，暴露出两个下部沟槽。
53.按照权利要求52的方法，还包括用导电材料填充该导电层通路。
54.按照权利要求41的方法，其中，蚀刻该两个下部沟槽包括在绝缘衬底中形成该两个下部沟槽形状的图形。
55.一种制作包括数据磁道的磁移位寄存器的方法，包括：
在绝缘衬底中蚀刻沟槽；
以沟槽材料填充沟槽，形成中心区；
在绝缘衬底和沟槽材料顶部形成均一的层；
形成两条穿过该均一层的通路，暴露出该中心区；和
以交替的磁性材料层填充该两条通路，形成数据区和贮存区，使该数据区、中心区、和贮存区形成数据磁道。
56.按照权利要求55的方法，其中，以交替的磁性材料层填充该两条通路包括以至少两种交替材料填充每一条通路。
57.按照权利要求56的方法，其中，形成该两条通路包括使用非选择性蚀刻工艺在该均一层中蚀刻该两条通路。
58.按照权利要求57的方法，其中，该两种交替材料是从包括铁磁材料和亚铁磁材料的一组材料中选出的。
59.按照权利要求55的方法，其中均一层的厚度为10微米。
60.按照权利要求55的方法，其中均一层的厚度为至少10微米。
61.按照权利要求55的方法，还包括在均一层的顶部形成保护封顶层。
62.按照权利要求61的方法，其中的保护封顶层包括氮化硅。
63.按照权利要求55的方法，其中，在绝缘衬底中蚀刻沟槽包括在绝缘衬底中形成沟槽形状的图形。
64.按照权利要求55的方法，其中的均一层包括从包含硅和电介质材料的一组中选出的材料。
65.按照权利要求64的方法，其中的均一层包括从包含二氧化硅和氮化硅的一组中选出的材料。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/788,190 | 2004-02-25 | ||
| US10/788,190 US6955926B2 (en) | 2004-02-25 | 2004-02-25 | Method of fabricating data tracks for use in a magnetic shift register memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1691200A CN1691200A (zh) | 2005-11-02 |
| CN100463075C true CN100463075C (zh) | 2009-02-18 |
Family
ID=34861961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100509563A Active CN100463075C (zh) | 2004-02-25 | 2005-02-24 | 制作磁移位寄存器式存储器装置中使用的数据磁道的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6955926B2 (zh) |
| CN (1) | CN100463075C (zh) |
Families Citing this family (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7108797B2 (en) * | 2003-06-10 | 2006-09-19 | International Business Machines Corporation | Method of fabricating a shiftable magnetic shift register |
| TWI226636B (en) * | 2003-12-19 | 2005-01-11 | Ind Tech Res Inst | Magnetic random access memory with high selectivity and low power and production method thereof |
| US7416905B2 (en) * | 2005-10-17 | 2008-08-26 | International Busniess Machines Corporation | Method of fabricating a magnetic shift register |
| JP2007116068A (ja) * | 2005-10-24 | 2007-05-10 | Sharp Corp | メモリ素子およびその製造方法 |
| US7710770B2 (en) * | 2006-05-09 | 2010-05-04 | Ingenia Holdings Uk Limited | Data storage device and method |
| KR100769065B1 (ko) * | 2006-05-18 | 2007-10-22 | 엘지전자 주식회사 | 플라즈마 디스플레이 장치의 히트싱크 |
| KR100813270B1 (ko) * | 2006-09-29 | 2008-03-13 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
| KR100829571B1 (ko) * | 2006-10-27 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
| KR100829576B1 (ko) * | 2006-11-06 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
| KR100785033B1 (ko) * | 2006-12-06 | 2007-12-12 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법 |
| KR100846504B1 (ko) | 2006-12-08 | 2008-07-17 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 |
| US7736753B2 (en) * | 2007-01-05 | 2010-06-15 | International Business Machines Corporation | Formation of nanostructures comprising compositionally modulated ferromagnetic layers by pulsed ECD |
| US7608538B2 (en) * | 2007-01-05 | 2009-10-27 | International Business Machines Corporation | Formation of vertical devices by electroplating |
| US7539051B2 (en) * | 2007-01-05 | 2009-05-26 | International Business Machines Corporation | Memory storage devices comprising different ferromagnetic material layers, and methods of making and using the same |
| US7710769B2 (en) * | 2007-05-09 | 2010-05-04 | Ingenia Holdings Uk Limited | Data storage device and method |
| KR100887643B1 (ko) * | 2007-05-17 | 2009-03-11 | 인하대학교 산학협력단 | 인위적 반강자성 또는 인위적 준반강자성을 갖는 자벽이동메모리 장치 및 그 형성 방법 |
| KR101288477B1 (ko) * | 2007-08-10 | 2013-07-26 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 |
| KR101323717B1 (ko) * | 2007-09-14 | 2013-10-30 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보 저장 장치 및 그 제조 방법 |
| US7986493B2 (en) * | 2007-11-28 | 2011-07-26 | Seagate Technology Llc | Discrete track magnetic media with domain wall pinning sites |
| KR101430170B1 (ko) * | 2008-06-16 | 2014-08-13 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보저장장치의 구동방법 |
| US8228706B2 (en) * | 2008-07-07 | 2012-07-24 | International Business Machines Corporation | Magnetic shift register memory device |
| US7626844B1 (en) * | 2008-08-22 | 2009-12-01 | International Business Machines Corporation | Magnetic racetrack with current-controlled motion of domain walls within an undulating energy landscape |
| TWI416529B (zh) * | 2008-09-26 | 2013-11-21 | Ind Tech Res Inst | 磁性移位暫存記憶體以及操作方法 |
| US20100085659A1 (en) * | 2008-10-08 | 2010-04-08 | Samsung Electronics Co., Ltd. | Information storage devices using magnetic domain wall motion |
| CN101727988B (zh) * | 2008-10-28 | 2013-02-27 | 财团法人工业技术研究院 | 磁性移位暂存存储器及其操作方法和架构 |
| TWI338898B (en) * | 2008-11-12 | 2011-03-11 | Ind Tech Res Inst | Magetic shift register and data accessing method |
| US8050074B2 (en) * | 2009-02-17 | 2011-11-01 | Samsung Electronics Co., Ltd. | Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices |
| US8406029B2 (en) | 2009-02-17 | 2013-03-26 | Samsung Electronics Co., Ltd. | Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices |
| US8279667B2 (en) * | 2009-05-08 | 2012-10-02 | Samsung Electronics Co., Ltd. | Integrated circuit memory systems and program methods thereof including a magnetic track memory array using magnetic domain wall movement |
| TWI366929B (en) * | 2009-10-20 | 2012-06-21 | Ind Tech Res Inst | Magnetic memory structure and operation method |
| US8741394B2 (en) | 2010-03-25 | 2014-06-03 | Novellus Systems, Inc. | In-situ deposition of film stacks |
| US20130157466A1 (en) * | 2010-03-25 | 2013-06-20 | Keith Fox | Silicon nitride films for semiconductor device applications |
| US8592873B2 (en) * | 2010-06-24 | 2013-11-26 | Samsung Electronics Co., Ltd. | Semiconductor memory devices and methods of forming the same |
| US9165788B2 (en) | 2012-04-06 | 2015-10-20 | Novellus Systems, Inc. | Post-deposition soft annealing |
| US9388491B2 (en) | 2012-07-23 | 2016-07-12 | Novellus Systems, Inc. | Method for deposition of conformal films with catalysis assisted low temperature CVD |
| US8750012B1 (en) | 2013-01-04 | 2014-06-10 | International Business Machines Corporation | Racetrack memory with low-power write |
| US9123421B2 (en) | 2013-01-21 | 2015-09-01 | International Business Machines Corporation | Racetrack memory cells with a vertical nanowire storage element |
| US9048410B2 (en) * | 2013-05-31 | 2015-06-02 | Micron Technology, Inc. | Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls |
| CN104575581B (zh) | 2013-10-21 | 2017-10-10 | 华为技术有限公司 | 一种存储单元、存储器及存储单元控制方法 |
| CN104953025B (zh) * | 2014-03-24 | 2017-07-07 | 华为技术有限公司 | 一种存储器中的磁性轨道的制造方法、装置及一种存储器 |
| CN105244043B (zh) * | 2014-07-11 | 2018-09-21 | 华为技术有限公司 | 磁性存储轨道和磁性存储器 |
| JP6193190B2 (ja) | 2014-08-25 | 2017-09-06 | 株式会社東芝 | 磁気記憶素子および磁気メモリ |
| JP2019003989A (ja) | 2017-06-13 | 2019-01-10 | 東芝メモリ株式会社 | 磁気記憶装置及びその製造方法 |
| JP2019057545A (ja) * | 2017-09-19 | 2019-04-11 | 東芝メモリ株式会社 | 磁気記憶装置 |
| US11665909B2 (en) * | 2020-07-23 | 2023-05-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | FeRAM with laminated ferroelectric film and method forming same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1208949A (zh) * | 1997-06-30 | 1999-02-24 | 西门子公司 | 用牺牲可流动氧化物双嵌埋形成多共面金属/绝缘膜的方法 |
| US20020101761A1 (en) * | 2001-01-31 | 2002-08-01 | Motorola, Inc. | Non-volatile magnetic register |
| CN1373477A (zh) * | 2001-01-16 | 2002-10-09 | 佳能株式会社 | 对磁畴壁位移型磁－光盘退火的方法和磁－光盘 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1599514A (zh) | 1968-12-30 | 1970-07-15 | ||
| US3868659A (en) | 1973-04-10 | 1975-02-25 | Us Navy | Serial access memory using thin magnetic films |
| US3846770A (en) | 1973-07-11 | 1974-11-05 | Us Navy | Serial access memory using magnetic domains in thin film strips |
| FR2263577B1 (zh) | 1974-03-08 | 1978-07-07 | Tecsi Tech Systemes Inf | |
| US4075612A (en) | 1977-01-03 | 1978-02-21 | Sperry Rand Corporation | Rounded serrated edge film strip geometry for cross-tie wall memory system |
| US4075613A (en) | 1977-01-03 | 1978-02-21 | Sperry Rand Corporation | Logic gate for cross-tie wall memory system incorporating isotropic data tracks |
| US4080591A (en) | 1977-01-03 | 1978-03-21 | Sperry Rand Corporation | Replicator for cross-tie wall memory system incorporating isotropic data track |
| US4199819A (en) | 1978-11-08 | 1980-04-22 | The United States Of America As Represented By The Secretary Of The Navy | Field determined cross-tie memory propagation circuit |
| US4192012A (en) | 1978-11-08 | 1980-03-04 | The United States Of America As Represented By The Secretary Of The Navy | Crosstie memory bit stretcher detector |
| US4250565A (en) | 1979-02-23 | 1981-02-10 | Sperry Corporation | Symmetrical memory plane for cross-tie wall memory system |
| US4253160A (en) | 1979-09-06 | 1981-02-24 | Sperry Corporation | Nondestructive readout, random access cross-tie wall memory system |
| US4253161A (en) | 1979-10-15 | 1981-02-24 | Sperry Corporation | Generator/shift register/detector for cross-tie wall memory system |
| US4410963A (en) | 1981-10-05 | 1983-10-18 | Sperry Corporation | Cross-tie propagation using offset serration and cross-tie rocking action |
| US5650958A (en) | 1996-03-18 | 1997-07-22 | International Business Machines Corporation | Magnetic tunnel junctions with controlled magnetic response |
| US5729410A (en) | 1996-11-27 | 1998-03-17 | International Business Machines Corporation | Magnetic tunnel junction device with longitudinal biasing |
| US5801984A (en) | 1996-11-27 | 1998-09-01 | International Business Machines Corporation | Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment |
| JP3756067B2 (ja) * | 2001-01-29 | 2006-03-15 | シャープ株式会社 | 不揮発性半導体記憶装置 |
| JP2002246567A (ja) * | 2001-02-14 | 2002-08-30 | Toshiba Corp | 磁気ランダムアクセスメモリ |
| US6754017B2 (en) | 2001-10-26 | 2004-06-22 | Hitachi Global Storage Technologies, Netherlands B.V. | Patterned media magnetic recording disk drive with timing of write pulses by sensing the patterned media |
| US6877213B2 (en) | 2002-01-07 | 2005-04-12 | International Business Machines Corporation | Feature size reduction in thin film magnetic head using low temperature deposition coating of photolithographically-defined trenches |
| US6834005B1 (en) * | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
| US7108797B2 (en) * | 2003-06-10 | 2006-09-19 | International Business Machines Corporation | Method of fabricating a shiftable magnetic shift register |
-
2004
- 2004-02-25 US US10/788,190 patent/US6955926B2/en not_active Expired - Fee Related
-
2005
- 2005-02-24 CN CNB2005100509563A patent/CN100463075C/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1208949A (zh) * | 1997-06-30 | 1999-02-24 | 西门子公司 | 用牺牲可流动氧化物双嵌埋形成多共面金属/绝缘膜的方法 |
| CN1373477A (zh) * | 2001-01-16 | 2002-10-09 | 佳能株式会社 | 对磁畴壁位移型磁－光盘退火的方法和磁－光盘 |
| US20020101761A1 (en) * | 2001-01-31 | 2002-08-01 | Motorola, Inc. | Non-volatile magnetic register |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050186686A1 (en) | 2005-08-25 |
| CN1691200A (zh) | 2005-11-02 |
| US6955926B2 (en) | 2005-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100463075C (zh) | 制作磁移位寄存器式存储器装置中使用的数据磁道的方法 | |
| US7416905B2 (en) | Method of fabricating a magnetic shift register | |
| US20040251232A1 (en) | Method of fabricating a shiftable magnetic shift register | |
| JP6271350B2 (ja) | 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法 | |
| US8111540B2 (en) | Semiconductor memory device | |
| KR101212741B1 (ko) | 복수의 수직 자기 구역들을 포함하는 자기 터널 접합 셀 | |
| TWI243377B (en) | Memory cell and method for making the same, and memory device | |
| KR100954507B1 (ko) | 자기저항 효과 소자 및 자기 메모리 장치 | |
| TW201207855A (en) | Non-volatile memory having 3D array of read/write elements with efficient decoding of vertical bit lines and word lines | |
| JP2006237183A (ja) | 磁気シフト・レジスタ・メモリ・デバイスにおいて用いるデータ・トラックの製造方法 | |
| CN101178929A (zh) | 利用磁畴壁移动的数据存储装置及其操作方法 | |
| KR102441692B1 (ko) | 다중 스택 증착을 이용한 스핀 전달 토크에 이용 가능한 자기 접합을 제공하는 방법 및 시스템 | |
| JP2007123640A (ja) | 磁気メモリ、情報記録／再生方法、情報再生方法、情報記録方法 | |
| JP2020047732A (ja) | 磁気記憶装置 | |
| US20130285176A1 (en) | Magnetic body device and manufacturing method thereof | |
| JP2005229099A (ja) | 積層可能な構造を有する高密度磁気ランダムアクセスメモリ（ｍｒａｍ）のための方法および装置 | |
| JP4799983B2 (ja) | 磁気メモリ、磁気メモリの駆動回路、磁気メモリの配線方法、および磁気メモリの駆動方法 | |
| TR201615482A1 (tr) | Saf spi̇n akimlarina dayanan 3 boyutlu manyeti̇k bellek ci̇hazi | |
| CN107180831A (zh) | 存储装置 | |
| JP2004514298A (ja) | 不揮発性メモリセルを配置する集積メモリ、ならびに集積メモリの製造および操作方法 | |
| KR20040058092A (ko) | 정보기억장치 및 그 제조방법 | |
| KR20100058476A (ko) | 자기 시프트 레지스터 메모리 디바이스에 사용하기 위한 서브-리소그래피 데이터 트랙 제조 방법 및 장치 | |
| CN104518087A (zh) | 电阻式存储装置及其制造方法 | |
| KR100803690B1 (ko) | 전기적- 기계적 비휘발성 메모리 장치 및 그 제조 방법. | |
| CN102054524B (zh) | 信息存储元件及其驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171116 Address after: Grand Cayman, Cayman Islands Patentee after: GLOBALFOUNDRIES INC. Address before: American New York Patentee before: Core USA second LLC Effective date of registration: 20171116 Address after: American New York Patentee after: Core USA second LLC Address before: American New York Patentee before: International Business Machines Corp. |
|
| TR01 | Transfer of patent right |