KR102441692B1 - 다중 스택 증착을 이용한 스핀 전달 토크에 이용 가능한 자기 접합을 제공하는 방법 및 시스템 - Google Patents

Abstract

자기 접합의 제공 방법 및 시스템이 제공된다. 자기 접합의 제공 방법은 복수의 자기 접합의 스택(stack)의 제1 부분을 제공하되, 상기 복수의 자기 접합은 자유막(free layer)을 포함하고, 상기 스택의 상기 제1 부분은 상기 자유막을 위한 적어도 하나의 자기막(magnetic layer)을 포함하고, 상기 스택의 상기 제1 부분 상에 하드 마스크를 제공하되, 상기 하드 마스크는 상기 복수의 자기 접합에 대응하는 상기 스택의 상기 제1 부분의 제1 영역을 덮고, 상기 하드 마스크는 상기 복수의 자기 접합 사이의 적어도 하나의 간격(spacing)에 대응하는 상기 스택의 상기 제1 부분의 제2 영역을 노출하는 적어도 하나의 개구를 포함하고, 상기 스택의 상기 제1 부분의 상기 제2 영역을 식각하되, 상기 스택의 상기 제1 부분의 나머지 부분은 상기 복수의 자기 접합 각각의 제1 부분(a first portion of each of the plurality of magnetic junctions)을 형성하고, 상기 복수의 자기 접합의 상기 스택의 제2 부분을 제공하는 것을 포함한다.

Description

다중 스택 증착을 이용한 스핀 전달 토크에 이용 가능한 자기 접합을 제공하는 방법 및 시스템{METHOD AND SYSTEM FOR PROVIDING A MAGNETIC JUNCTION USABLE IN SPIN TRANSFER TORQUE APPLICATIONS USING MULTIPLE STACK DEPOSITIONS}

본 발명은 자기 접합(magnetic junction)을 제공하는 방법 및 시스템에 관한 것이며, 더욱 구체적으로 다중 스택(multiple stack) 증착을 이용한 스핀 전달 토크에 이용 가능한 자기 접합을 제공하는 방법 및 시스템에 관한 것이다.

자기 메모리들, 특히 자기 랜덤 액세스 메모리(Magnetic Random Access Memory; MRAM)는 빠른 읽기/쓰기 속도, 탁월한 내구성, 비휘발성 및 동작 시 저소비전력으로 인해 관심이 증가되고 있다. MRAM은 자기 물질을 정보 저장 매체로 사용함으로써 정보를 저장할 수 있다. MRAM의 한 종류로 자기 전달 토크 랜덤 액세스 메모리(Spin Transfer Torque Random Access Memory; STT-MRAM)가 있다. STT-MRAM은 적어도 부분적으로 자기 접합을 통해 구동되는 전류에 의하여 기록되는 자기 접합을 이용한다. 자기 정션을 통해 스핀 편극 전류(spin polarized current)는 자기 접합의 자기 모멘트 상에 스핀 토크를 가한다. 결과적으로, 스핀 토크에 반응하는 자기 모멘트를 갖는 레이어는 원하는 상태로 전환될 수 있다.

예를 들어, 종래의 자기 터널링 접합(Magnetic Tunneling Junction, MTJ)은 종래의 STT-MRAM에 이용될 수 있다. 종래의 MTJ는 기판 상에 존재한다. 종래의 MTJ는 적어도 종래의 고정막(pinned layer), 종래의 자유막(free layer) 및 종래의 고정막 및 자유막 사이의 종래의 비자성 터널링 배리어막(nonmagnetic tunneling barrier layer)을 포함한다. 종래의 MTJ 하부의 하부 컨택과 종래의 MTJ 상의 상부 컨택은 평면 수직 전류(Current-Perpendicular-to-Plain; CPP)방향으로 종래의 MTJ를 흐르는 전류를 구동하는 것에 이용될 수 있다. 종래의 고정막과 종래의 자유막은 자성이다. 종래의 고정막의 자화(magnetization)은 특정한 방향으로 변하지 않거나, 고정된다. 종래의 자유막은 변화할 수 있는 자화를 갖는다.

종래의 자유막의 자화를 전환하기 위하여, 전류가 MTJ를 통해 평면에 수직 방향으로 구동된다. 상부 컨택으로부터 하부 컨택으로 충분한 전류가 흐르면, 종래의 자유막의 자화는 종래의 고정막의 자화에 평행한 방향으로 전환될 수 있다. 하부 컨택으로부터 상부 컨택으로 충분한 전류가 흐르면, 자유막의 자화는 하부 고정막의 자화와 반대 방향으로 전환될 수 있다. 자기 구성(magnetic configuration)의 차이는 서로 다른 자기저항(magnetoresistance)에 대응하고 따라서 종래의 MTJ의 서로 다른 논리적 상태에 대응한다.

종래의 MTJ를 제조하기 위하여, 일반적으로 막들의 스택(stack)이 제공된다. 이러한 스택은 임의의 시드막, 고정막, 비자성 스페이서막(spacer layer), 자유막 및 캡핑막을 포함한다. 이중 MTJ(dual MTJ)의 경우, 스택은 또한 추가적인 비자성 스페이서막과 고정막을 포함한다. 이러한 막들은 기판 전체에 증착된 막이다. MTJ들이 형성될 기판 상의 영역을 덮는 마스크가 제공된다. 이후 스택은 식각되어 자기 접합이 정의된다. 예를 들어 MTJ들 사이의 영역을 다시 채우고 MTJ에 전기적 컨택을 제공함으로써 자기 장치의 제조는 완료될 수 있다.

메모리 기술의 현재 트렌드는 기록 밀도를 높이는 것이다. 자기 메모리의 면적 밀도를 증가시키기 위하여, MTJ는 서로 더욱 가까이 배치된다. 예를 들어, MTJ 스택의 높이는 스택 사이의 거리와 유사할 수 있다. 결과적으로, 고밀도의 MTJ 의 제조는 더욱 어려울 수 있다. 따라서, 스핀 전달 토크 기반의 메모리의 밀도를 증가시키는 방법 및 시스템이 요구된다. 이하 기술되는 방법 및 시스템은 그러한 요구에 대하여 다룬다.

본 발명이 해결하고자 하는 기술적 과제는 자기 접합을 제공하는 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 기술적 과제는 자기 접합 메모리를 제공하는 것이다.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 자기 접합의 제공 방법은, 복수의 자기 접합의 스택(stack)의 제1 부분을 제공하되, 상기 복수의 자기 접합은 자유막(free layer)을 포함하고, 상기 스택의 상기 제1 부분은 상기 자유막을 위한 적어도 하나의 자기막(magnetic layer)을 포함하고, 상기 스택의 상기 제1 부분 상에 하드 마스크를 제공하되, 상기 하드 마스크는 상기 복수의 자기 접합에 대응하는 상기 스택의 상기 제1 부분의 제1 영역을 덮고, 상기 하드 마스크는 상기 복수의 자기 접합 사이의 적어도 하나의 간격(spacing)에 대응하는 상기 스택의 상기 제1 부분의 제2 영역을 노출하는 적어도 하나의 개구를 포함하고, 상기 스택의 상기 제1 부분의 상기 제2 영역을 식각하되, 상기 스택의 상기 제1 부분의 나머지 부분은 상기 복수의 자기 접합 각각의 제1 부분(a first portion of each of the plurality of magnetic junctions)을 형성하고, 상기 복수의 자기 접합의 상기 스택의 제2 부분을 제공하는 것을 포함하는, 기판 상에 배치된 복수의 자기 접합의 제공 방법.

본 발명의 몇몇 실시예에서, 상기 스택의 상기 제2 부분에 추가적인 마스크를 제공하되, 상기 추가적인 마스크는 상기 복수의 자기 접합에 대응하는 상기 스택의 상기 제2 부분의 제1 영역을 덮고, 상기 스택의 상기 제2 부분의 제2 영역을 노출하는 적어도 하나의 추가적인 마스크 개구를 포함하고, 상기 스택의 상기 제2 부분의 상기 제1 영역은 상기 복수의 자기 접합 각각의 상기 제1 부분 상에 배치되고, 상기 스택의 상기 제2 부분의 상기 제2 영역을 식각하는 것을 더 포함하되, 상기 스택의 상기 제2 부분의 나머지 부분은 상기 복수의 자기 접합 각각의 제2 부분(a second portion of each of the plurality of magnetic junctions)을 형성할 수 있다.

본 발명의 몇몇 실시예에서, 상기 복수의 자기 접합 각각의 상기 제1 부분은 제1 측면 수치(lateral dimension)을 갖고, 상기 복수의 자기 접합 각각의 상기 제2 부분은 제2 측면 수치를 갖고, 상기 제2 측면 수치는 상기 제1 측면 수치 이상인, 기판 상에 배치될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 측면 수치는 상기 제1 측면 수치보다 적어도 5퍼센트 더 큰, 기판 상에 배치될 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 측면 수치는 상기 적어도 하나의 간격보다 클 수 있다.

본 발명의 몇몇 실시예에서, 상기 적어도 하나의 간격은 40 나노미터 이하일 수 있다.

본 발명의 몇몇 실시예에서, 상기 하드 마스크는 탄소 하드 마스크일 수 있다.

본 발명의 몇몇 실시예에서, 상기 스택의 상기 제1 부분은 Mg, MgTi, MgAl, Ti 또는 Ta 중 적어도 하나를 포함하는 접착막을 포함하고, 상기 하드 마스크는 상기 접착막 상에 배치될 수 있다.

본 발명의 몇몇 실시예에서, 상기 접착막은 Mg막이고, 상기 복수의 자기 접합 각각은 고정막과 상기 고정막과 상기 자유막 사이의 비자성 스페이서막을 포함하고, 상기 비자성 스페이서막은 Mg를 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 스택의 상기 제1 부분의 상기 제2 영역을 식각하는 것은, 이온 빔 식각을 수행하고, 및 산소 반응성 이온 식각을 이용하여 상기 하드 마스크를 제거하는 것을 더 포함하되, 상기 산소 반응성 이온 식각은 상기 Mg막을 산화시켜 MgO막을 제공하고, 상기 MgO막은 상기 비자성 스페이서막의 적어도 일부를 형성하여 상기 비자성 스페이서막의 상기 일부가 상기 자유막과 자기 정렬(self-aligned)되도록 할 수 있다.

본 발명의 몇몇 실시예에서, 상기 스택의 상기 제2 부분은 상기 복수의 자기 접합 각각의 고정막에 대응하는 추가적인 자기막을 포함하고, 상기 복수의 자기 접합 각각은 상기 자유막과 상기 고정막 사이의 비자성 스페이서막을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 복수의 자기 접합 각각의 상기 제1 부분은 추가적인 고정막과 추가적인 비자성 스페이서막을 포함하되, 상기 추가적인 비자성 스페이서막은 상기 자유막과 상기 추가적인 고정막 사이에 배치될 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 자기 접합의 제공 방법은, 복수의 자기 접합 중 제1 복수의 막을 제공하되, 복수의 자기 접합 각각은 고정막, 자유막 및 상기 고정막과 상기 자유막 사이의 비자성 스페이서막을 포함하고, 상기 제1 복수의 막은 상기 자유막을 위한 자기막과, 상기 자기막 상의 Mg막을 포함하고, 상기 Mg막 상에 탄소 하드 마스크를 제공하되, 상기 카본 하드 마스크는 상기 복수의 자기 접합에 대응하는 상기 제1 복수의 막의 제1 부분을 덮고, 상기 카본 하드 마스크는 상기 복수의 자기 접합 사이의 적어도 하나의 간격에 대응하는 상기 제1 복수의 막의 제2 부분을 노출시키는 적어도 하나의 개구를 포함하고, 상기 제1 복수의 막의 상기 제2 부분을 이온 빔 식각하되, 상기 제1 복수의 막의 나머지 부분은 상기 복수의 자기 접합 각각의 제1 부분을 형성하고, 상기 제1 부분은 자유막을 포함하고, 상기 복수의 자기 접합 각각의 상기 자유막은 상기 적어도 하나의 간격으로 배치되고, 상기 복수의 자기 접합 각각의 상기 제1 부분 사이에 절연 리필(insulating refill)을 제공하고, 산소 반응성 이온 식각을 이용하여 상기 탄소 하드 마스크를 제거하되, 상기 산소 반응성 이온 식각은 상기 Mg막을 산화시켜 MgO막을 제공하고, 상기 MgO막은 비자성 터널링 배리어막의 적어도 일부를 형성하고, 및 상기 복수의 자기 접합의 제2 부분을 형성하는 제2 복수의 막을 제공하는 것을 포함하되, 상기 제2 복수의 막은 복수의 자기 접합 각각의 고정막을 위한 추가적인 자기막을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제2 복수의 막 상에 추가적인 마스크를 제공하되, 상기 추가적인 마스크는 상기 복수의 자기 접합에 대응하는 상기 제2 복수의 막의 제1 부분을 덮고, 상기 추가적인 마스크는 상기 제2 복수의 막의 제2 부분을 노출하는 적어도 하나의 추가적인 마스크 개구를 포함하고, 상기 제2 복수의 막의 상기 제1 부분은 상기 제1 복수의 막의 상기 나머지 부분을 덮고; 및 상기 제2 복수의 막의 상기 제2 부분을 이온 빔 식각하는 것을 더 포함하되, 상기 제2 복수의 막의 나머지 부분은 상기 복수의 자기 접합 각각의 제2 부분을 형성하고, 상기 복수의 자기 접합 각각의 제2 부분은 고정막을 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 자기 메모리는 기판 상의 적어도 하나의 자기 접합을 포함하는 복수의 자기 스토리지 셀로, 상기 적어도 하나의 자기 접합은, 자유막, 고정막, 상기 고정막과 상기 자유막 사이의 비자성 스페이서막을 포함하고, 상기 자기 접합을 통해 쓰기 전류가 흐르는 경우 상기 자유막은 복수의 안정적인 자기 상태(magnetic state) 사이에서 전환될 수 있고, 상기 복수의 자기 스토리지 셀은 50 나노미터 이하의 적어도 하나의 간격(spacing)에 의해 분리되고, 상기 적어도 하나의 자기 접합 각각의 상기 자유막은 상기 고정막보다 상기 기판에 가까이 배치되고, 상기 자유막은 제1 측면 수치를 갖고, 상기 고정막은 상기 제1 측면 수치 이상인 제2 측면 수치를 갖는 스토리지 셀 및 상기 복수의 자기 스토리지 셀에 연결된 복수의 도전 배선을 포함한다.

본 발명의 몇몇 실시예에서, 상기 제2 측면 수치는 상기 제1 측면 수치보다 적어도 5퍼센트 더 클 수 있다.

본 발명의 몇몇 실시예에서, 상기 제2 측면 수치는 상기 적어도 하나의 간격보다 클 수 있다.

본 발명의 몇몇 실시예에서, 상기 적어도 하나의 간격은 40 나노미터 이하일 수 있다.

본 발명의 몇몇 실시예에서, 적어도 하나의 자기 접합 각각은 추가적인 고정막과, 상기 자유막과 상기 추가적인 고정막 사이에 배치된 추가적인 비자성 스페이서막을 포함할 수 있다.

본 발명의 몇몇 실시예에서, 상기 비자성 스페이서막은 배리어막이고, 상기 배리어막의 제1 부분은 상기 제1 측면 수치를 갖고, 상기 배리어막의 제2 부분은 상기 제2 측면 수치를 가질 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

도 1은 본 발명의 일 실시예에 따른 스핀 전달 토크를 이용하여 프로그램 가능한 자기 메모리와 같은 자기 장치에 이용될 수 있는 자기 접합을 제공하는 방법을 설명하기 위한 순서도이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 스핀 전달 토크를 이용하여 프로그램 가능한 자기 메모리와 같은 자기 장치에서 자기 접합의 다중 식각을 이용한 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 6은 본 발명의 다른 실시예에 따른 스핀 전달 토크를 이용하여 프로그램 가능한 자기 메모리와 같은 자기 접합에 이용될 수 있는 자기 접합을 제공하기 위한 다중 식각을 활용하는 방법을 설명하기 위한 순서도이다.
도 7 내지 도 11은 본 발명의 일 실시예에 따른 스핀 전달 토크를 이용하여 프로그램 가능한 자기 메모리와 같은 자기 장치에서 자기 접합의 다중 식각을 이용한 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 12는 본 발명의 다른 실시예에 따른 스핀 전달 토크를 이용하여 프로그램 가능하고 다중 식각을 이용하여 제조된 자기 메모리와 같은 자기 장치를 도시한다.
도 13은 본 발명의 또 다른 실시예에 따른 스핀 전달 토크를 이용하여 프로그램 가능하고 다중 식각을 이용하여 제조된 자기 메모리와 같은 자기 장치를 도시한다.
도 14는 본 발명의 또 다른 실시예에 따른 스핀 전달 토크를 이용하여 프로그램 가능하고 다중 식각을 이용하여 제조된 자기 메모리와 같은 자기 장치를 도시한다.
도 15는 본 발명의 또 다른 실시예에 따른 스핀 전달 토크를 이용하여 프로그램 가능하고 다중 식각을 이용하여 제조된 자기 메모리와 같은 자기 장치를 도시한다.
도 16은 본 발명의 일 실시예에 따른 스토리지 셀의 메모리 요소 내의 자기 접합을 이용한 메모리를 도시한다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

예시적인 실시예는 자기 메모리와 같은 자기 장치에 사용될 수 있는 자기 접합과, 그러한 자기 접합을 사용하는 장치들과 관련된다. 자기 메모리는 스핀 토크 전가 랜덤 액세스 메모리(STT-MRAM)을 포함할 수 있고 비휘발성 메모리를 채용하는 전자 장치에 사용될 수 있다. 그러한 전자 장치는 셀룰러 폰, 스마트폰, 테블릿, 랩탑 및 기타 휴대용 또는 비휴대용 컴퓨팅 장치들을 포함하나 이에 제한되는 것은 아니다.

예시적인 실시예는 특정한 방법, 특정한 구성 요소를 갖는 자기 접합과 자기 메모리의 관점에서 설명된다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 다른 및/또는 추가적인 구성 요소 및/또는 본 발명과 일관되지 않는 다른 특성들을 갖는 자기 접합과 자기 메모리의 사용과 일관된다는 것을 쉽게 이해할 것이다. 본 발명의 방법 및 시스템은 스핀 전가 현상(spin transfer phenomenon), 자기 이방성(magnetic anisotropy) 및 기타 물리적 현상들에 대한 현재 이해의 관점에서 설명된다. 따라서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 방법 및 시스템이 스핀 전가, 자기 이방성 및 기타 물리적 현상에 기반하여 이론적으로 설명된다는 것을 쉽게 이해할 것이다. 그러나, 본 발명의 방법 및 시스템은 특정한 물리적 설명에 의존적이지 않다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 방법 및 시스템이 기판과 특정한 관계를 갖는 구조의 관점에서 설명된다는 것을 쉽게 이해할 것이다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 방법 및 시스템이 다른 구조와 일관될 수 있다는 것을 쉽게 이해할 것이다. 또한, 본 발명의 방법 및 시스템은 합성 및/또는 단일의 특정 막(layer)들의 관점에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 막들이 다른 구조를 가질 수 있다는 것을 쉽게 이해할 것이다.

뿐만 아니라, 본 발명의 방법 및 시스템은 특정한 막을 갖는 자기 접합 및/또는 하부 구조(substructure)들의 관점에서 설명된다. 그러나, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 방법 및 시스템과 일관되지 않는 추가적인 및/또는 다른 막을 갖는 자기 접합 및/또는 하부 구조를 갖는 것을 쉽게 이해할 것이다. 게다가, 특정한 구성 요소는 자성, 강자성(ferromagnetic), 페리 자성(ferrimagnetic)으로 설명된다.

본 명세서에 사용된 것과 같이 자성(magnetic)은 강자성, 페리 자성 또는 기타 구조를 포함할 수 있다. 본 명세서에서 사용된 것과 같이, “평면 내(in-plane)”는 실질적으로 자기 접합의 하나 이상의 막들의 평면 내부에 있거나 평면과 평행한 것이다. 반대로, “수직(perpendicular)” 및 “평면에 수직(perpendicular-to-plane)”은 자기 접합의 하나 이상의 막에 실질적으로 수직인 방향에 해당한다.

도 1은 본 발명의 일 실시예에 따른 스핀 전달 토크 자기 랜덤 액세스 메모리(Spin Transfer Torque Magnetic Random Access Memory; STT-MRA)과 같은 자기 장치와, 다양한 전자 장치에 이용될 수 있는 자기 접합을 제공하는 방법(100)을 설명하기 위한 순서도이다. 간단함을 위하여, 몇몇의 단계는 생략되거, 다른 순서로 수행되거나, 하부 단계를 포함하거나 조합될 수 있다. 또한, 방법(100)은 자기 메모리를 형성하는 다른 단계들이 수행된 이후에 시작할 수도 있다. 도 2 내지 도 5는 본 발명의 일 실시예에 따른 방법(100)을 이용하여 제조될 수 있는 자기 장치(200)를 도시한다. 도 2 내지 도 5는 일정한 축척으로 도시되지 않았고, 자기 장치(200)의 일부 만이 도시되었다.

도 1 내지 도 5를 참조하면, 방법(100)은 자기 장치(200)를 배경으로 설명된다. 그러나, 다른 자기 접합 및/또는 다른 장치도 형성될 수 있다. 그뿐만 아니라, 도시된 구성 요소는 하부 구성 요소를 포함할 수 있다. 또한, 복수의 자기 장치가 동시에 제조될 수 있다. 본 명세서에서, 자기 접합의 스택(stack)은 적어도 자기 접합을 형성하는데 이용되는 모든 자기막들을 포함한다. 그러므로, 스택은 적어도 하나의 고정막, 비자성 스페이서막 및 자유막을 포함한다. 만약 이중 자기 접합이 형성된다면, 스택은 또한 추가적인 비자성 스페이서막과 추가적인 고정막을 포함한다. 그러나, 스택의 이러한 막들은 개별의 자기 접합을 형성하기 위해 정의된 것은 아니다. 대신에, 스택의 막들은 자기 접합들이 배치되는 위치 사이의 영역들을 덮는다. 예를 들어, 자기 접합이 제조되는 기판의 일부 또는 모든 영역을 덮는다.

단계(102)를 통해 자기 접합의 스택의 제1 부분이 제공된다. 스택 중 이 부분은 적어도 자유막을 위한 자기막(들)을 포함한다. 시드막(들) 또한 단계(102)의 일부로 제공될 수 있다. 만약 형성되는 자기 접합이 이중 자기 접합인 경우, 하부 고정막과 하부 비자성 스페이서막 또한 단계(102)에서 제공될 수 있다. 본 발명의 몇몇 실시예에서, 단계(102)는 적어도 비자성 스페이서막을 위한 막들의 일부를 제공하는 것을 포함한다. 그러나, 스택의 상부는 단계(102)에서 제공되지 않는다. 따라서, 형성되는 자기 접합의 적어도 하나의 고정막은 단계(102)에서 증착되는 스택의 일부가 아니다.

본 발명의 몇몇 실시예에서, 형성되는 자기 접합은 MTJ이다. 그러므로, 비자성 스페이서막은 결정질 산화 마그네슘과 같은 터널링 배리어막이다. 이러한 경우에, MgO 막이 단계(102)의 일부로 제공될 수 있다. 본 발명의 다른 몇몇 실시예에서, Mg와 같은 금속막이 형성될 수 있다. 이러한 막은 터널링 배리어막의 적어도 일부를 형성하기 위하여 산화될 수 있다. 본 발명의 다른 몇몇 실시예에서, 이러한 막은 제거될 수 있다.

단계(102)는 또한 후술될 하드 마스크를 위한 접착막(adhesion layer)를 제공하는 것을 포함할 수 있다. 이러한 접착막은 Mg, MgTi, MgAl, Ti 및 Ta 중 적어도 하나를 포함할 수 있다. 본 발명의 몇몇 실시예에서, Mg 막이 이용된다. 그러나 실시예에서, Mg 접착막은 하드 마스크의 형성을 용이하게 하는데 이용될 뿐만 아니라, 터널링 배리어막의 일부를 형성하는데 이용되기도 한다. 접착막은 얇은 것이 바람직하다. 따라서, 접착막의 두께는 10옹스트롬 미만일 수 있다. 본 발명의 몇몇 실시예에서, 접착막의 두께는 0 내지 5 옹스트롬일 수 있다.

단계(104)를 통하여, 스택의 제1 부분 상에 하드 마스크가 제공된다. 하드 마스크는 스택의 제1 부분의 기저막에 대하여 높은 선택비를 갖는다. 바꾸어 말하면, 하드 마스크는 후술될 식각을 이용한 스택의 제1 부분보다 현저히 느린 속도로 제거될 수 있다. 본 발명의 몇몇 실시예에서, 선택비는 적어도 2(스택의 제1 부분이 하드 마스크보다 두 배 빠른 속도로 제거된다.)이다. 본 본 발명의 몇몇 실시예에서 선택비는 적어도 3이다. 또한, 하드 마스크는 그 기능을 완료한 이후에 기저막으로부터 제거되는 것이 바람직하다. 본 발명의 몇몇 실시예에서, 그러므로 하드 마스크는 반응성 이온 식각(Reactive Ion Etch; RIE)을 통해 제거되는 것이 바람직하다. 예를 들어, 하드 마스크는 탄소 하드 마스크일 수 있다. 탄소 하드 마스크는 산소 RIE를 통해 제거될 수 있고 스택의 제1 부분의 막들에 대하여 필요한 선택비를 갖는다. 본 발명의 다른 몇몇 실시예에서, 상술한 기준을 만족하는 다른 물질(들)이 이용될 수 있다.

단계(104)는 하드 마스크막을 증착하고, 하드 마스크 상에 포토레지스트 마스크를 형성하고 하드 마스크막을 패터닝하는 것을 포함할 수 있다. 그 결과 하드 마스크는 형성될 자기 접합에 대응하는 스택의 제1 부분의 일부를 덮는다. 하드 마스크는 자기 접합들 사이의 공간에 대응하는 스택의 제1 부분의 다른 일부를 노출하는 개구를 포함한다. 본 명세서에서, 공간은 자기 접합의 중심들 사이의 거리를 의미한다. 다시 말하면, 공간은 자기 접합의 간격에 대응한다. 공간은 자기 접합의 가장 자리 사이의 거리가 아니다.

도 2는 단계(104)가 완료된 이후의 자기 장치(200)를 도시한다. 그러므로, 기판(201)과 스택(202)의 일부분이 도시된다. 기판(201)은 자기 접합의 제조 공정 전에 제조된 다양한 구조들을 포함할 수 있다. 예를 들어, 선택 장치, 전기적 컨택 및 배선이 존재할 수 있다. 하드 마스크(204) 또한 도시되었다. 도 2에 도시된 것과 같이, 하드 마스크(204)는 형성된 자기 접합 사이의 간격(s)을 설정하는 개구(205)를 포함한다. 간격(s)은 50나노미터 이하이다. 본 발명의 몇몇 실시예에서, 간격(s)은 40나노미터 이하이다. 본 발명의 다른 몇몇 실시예에서, 간격은 이보다 더 작을 수도 있다. 또한, 하드 마스크(204)는 형성된 자기 접합의 제1 부분의 측면 치수(lateral dimension) d1를 설정한다. 측면 치수 d1은 본 발명의 몇몇 실시예에서 20 나노미터 이하이다. 본 발명의 몇몇 실시예에서, 측면 치수 d1은 15 나노미터 이하이다. 본 발명의 다른 몇몇 실시예에서, 측면 치수 d1는 이와는 다를 수 있다. 그러나, 측면 치수 d1는 간격의 절반보다 작다.

단계(106)을 통해, 스택의 제1 부분(202)이 식각된다. 단계(106)는 이온 빔 식각(Ion Beam Etch; IBE)을 수행하는 것을 포함할 수 있다. 본 발명의 다른 몇몇 실시예에서, RIE가 수행될 수 있으나 본 발명이 이에 제한되는 것은 아니다. 다중 식각 또한 수행될 수 있다. 예를 들어 다중 IBE, 다중 RIE(예를 들어 다른 식각 화학을 갖는 경우) 또는 IBE와 RIE의 조합이 단계(106)에서 이용될 수 있다. 스택의 제1 부분의 잔여 부분(202)은 각각의 자기 접합의 제1 부분을 형성한다.

도 3은 단계(106)에서 스택의 제1 부분(202)이 식각된 이후의 자기 장치(200)를 도시한다. 개구(205) 하부의 스택의 제1 부분(202)의 영역은 식각에 의하여 제거된다. 스택의 제1 부분의 잔여부는 각각의 자기 접합의 제1 부분(202’)을 형성한다. 자기 접합의 제1 부분(202’)은 자기 접합의 자유막을 포함한다. 자기 접합의 제1 부분(202’)의 측면 치수는 하드 마스크(204)의 측면 치수와 실질적으로 동일하다. 또한 자기 접합의 제1 부분(202’) 사이의 간격은 하드 마스크(204) 사이의 간격과 실질적으로 동일하다. 따라서, 형성된 자기 접합의 자유막은 20 나노미터 미만이고 몇몇 실시예에서는 15 나노미터 이하인 측면 치수 d1을 갖는다. 형성된 자기 접합의 자유막은 중심 간 간격이 50 나노미터 이하이고, 몇몇 실시예에서, 40 나노미터 이하이다.

단계(106)는 또한 하드 마스크(204)를 제거하는 것을 포함할 수 있다. 본 발명의 몇몇 실시예에서, 이는 산소 RIE를 이용함으로써 수행될 수 있다. RIE 도중, 하부 접합막이 있다면, 산화되고/산화되거나 제거된다. 만약 Mg, MgTi 및/또는 MgAl 접착막이 이용된다면, 제거 과정의 일부로써 형성된 MgO, MgTiO 및/또는 MgAlO가 자기 접합의 터널링 배리어막의 일부 또는 전부로 포함될 수 있다. 그러므로, 터널링 배리어막의 일부는 자기 접합의 제1 부분(202’)에서 자유막으로 자기 정렬(self-aligned)될 수 있다. 또한 리필(refill) 공정이 수행될 수 있다. 따라서, 스택의 제1 부분(202)가 제거된 영역은 절연체로 채워질 수 있다.

단계(108)를 통해, 자기 접합의 스택의 제2 부분이 제공된다. 단계(108)는 스택의 제2 부분에 대하여 막 전체를 증착하는 것을 포함할 수 있다. 그러한 실시예에서, 자기 접합을 완성하기 위해 추가적인 공정이 요구될 수 있다. 대신에, 마스크가 제공될 수 있고, 막이 증착되고 마스크가 제공된다. 따라서, 본 발명의 몇몇 실시예에서, 이 단계에서, 자기 접합의 가장자리를 정의하는 것이 완료될 수 있다. 본 발명의 다른 몇몇 실시예에서, 자기 접합을 정의하기 위해 추가적인 공정이 수행될 수 있다.

단계(108)는 적어도 고정막을 위한 자기막을 제공하는 것을 포함한다. 본 발명의 몇몇 실시예에서, 고정막은 다중막(multilayer)이다. 예를 들어, 고정막은 다중 강자성체막과 그 사이에 비자성막(들)이 교차하여 형성된 합성 반강자성체(synthetic antiferromagnet; SAF)일 수 있다. 본 발명의 다른 몇몇 실시예에서, 다른 다중막(들)이 고정막에서 이용될 수 있다. 뿐만 아니라, 만약 비자성 스페이서막(터널링 배리어막과 같은)이 단계 102, 104 및 106을 통해 완전히 형성되지 않았다면, 단계(108)에서 제공될 수 있다. 본 발명의 몇몇 실시예에서, 비자성 스페이서막의 일부가 단계(102 내지 106)에서 제공되고, 나머지 부분은 단계(108)에서 제공된다. 대신에, 단계(108)에서 모든 비자성 스페이서막이 제공될 수도 있다. 본 발명의 또 다른 몇몇 실시예에서, 비자성 스페이서막은 단계 102, 104 및 106에서 완성될 수도 있다.

도 4는 단계(108)이 수행된 이후의 자기 장치(200)를 도시한다. 그러므로, 리필(206)과 스택의 제2 부분(208)이 제공된다. 리필(208)은 SiN과 같은 절연체일 수 있다. 도 4에 도시된 실시예에서, 자기 접합(210)이 완성된다. 또한 이 실시예에서, 스택의 제2 부분(208)은 두 개의 자기 접합(210)을 넘어 연장될 수 있다. 예를 들어, 스택의 제2 부분(208)은 2, 4, 8개 또는 다른 개수의 자기 접합(210) 상으로 연장되는 선일 수 있다. 스택의 제2 부분(208)은 도 4에 도시된 자기 접합(210)으로부터 페이지 내부로 연장되는 평면 또는 페이지로부터 밖으로 연장되는 평면 상의 다수 개의 자기 접합들(미도시) 상으로 연장될 수 있다. 그러므로, 스택의 제2 부분(208)의 측면 수치(d2)는, 자기 접합(210)의 제1 부분(202’)의 측면 수치보다 현저히 클 수 있다(d2>>d1.). 스택의 제2 부분(202)은 고정막을 포함하며, 한편 자유막 자기 접합(210)의 제1 부분(202) 내에 있다. 그러므로, 고정막의 측면 수치는 자유막의 측면 수치보다 크다. 자기 접합(210)의 전체 높이(h)는 자기 접합(210)의 제1 부분(202’)과 스택의 제2 부분(208)의 높이를 포함한다.

본 발명의 몇몇 실시예에서, 단계(110)를 통해 추가적인 마스크가 제공된다. 추가적인 마스크는 하드 마스크 또는 다른 마스크일 수 있다. 추가적인 마스크는 스택의 제2 부분(208) 상에 제공된다. 추가적인 마스크는 더 작은 수의 자기 접합에 대응하는 스택의 제2 부분(208)의 일부를 덮는다. 마스크는 따라서 자기 접합(210)의 하나 이상의 제1 부분(202’)과 정렬된다. 추가적인 마스크는 스택의 제2 부분(208)의 다른 부분을 노출하는 개구(들)을 포함한다. 스택의 제2 부분(208)의 노출된 부분은 고정막 사이의 간격에 대응한다.

단계(112)를 통해, 스택의 제2 부분(208)의 노출된 부분이 제거된다. 단계(112)는 IBE, RIE, 이들의 조합 및/또는 다른 제거 방법을 이용하여 수행될 수 있다.

도 5는 단계(112)가 수행된 이후의 자기 장치(200’)를 도시한다. 따라서, 자기 접합(210’)이 형성된다. 각각의 자기 접합(210’)은 제1 부분(202’)과 제2 부분(208’)을 포함한다. 제2 부분(208’)의 측면 수치(d2)는 제1 부분(202’)의 측면 수치(d1) 이상이다(d2≥d1). 본 발명의 몇몇 실시에에서, 제2 측면 수치(d2)는 제1 측면 수치(d1)보다 적어도 5퍼센트 크다. 예를 들어, 제2 측면 수치(d2)는 제1 측면 수치(d1)보다 8 내지 10퍼센트 클 수 있다. 결과적으로, 자기 접합(210’)에 있어 돌출부(o)가 형성될 수 있다. 본 발명의 다른 몇몇 실시예에서, 돌출부(o)는 형성되지 않을 수도 있다. 상술한 것과 같이, 고정막은 자기 접합(210’)의 제2 부분(208’) 내에 존재한다. 그러므로, 고정막은 측면 방향(들)으로 자유막보다 더욱 연장될 수 있다. 도 5에서 자기 접합(210’)의 제2 부분(208’)이 단일의 자기 접합 상으로 연장되는 것으로 도시되었으나, 본 발명의 다른 몇몇 실시예에서, 제2 부분(208’)은 다수의 자기 접합 상으로 연장될 수도 있다. 자기 접합(210’)의 전체 높이(h)는 자기 접합(210’)의 제1 부분(202’)의 높이와 자기 접합(210’)의 제2 부분(208’)의 높이를 포함한다.

그러므로, 자기 장치(200/200’)는 방법(100)을 이용하여 형성될 수 있다. 자기 접합의 스택(210/210’)은 두 개의 부분(202/202’, 208/208’)으로 나누어질 수 있다. 자기 접합(210/210’)의 전체 높이(h)는 5 내지 10 나노미터 또는 그 이상일 수 있다. 그러나, 스택의 제1 부분(202)의 높이는 이보다 현저히 적을 수 있다. 자유막은 기판(201)에 가까운 제1 부분(202’)에 배치된다. 자기 접합(210/210’)의 제1 부분(202’)은 따라서 더 적은 측면 수치를 갖고 상대적으로 더 적은 간격을 갖도록 정의될 수도 있다. 자기 접합(210/210’)의 자유막은 따라서, 더욱 가깝게 배치될 수도 있다. 본 발명의 몇몇 실시예에서, 터널링 배리어막은 자유막과 자기 정렬될 수 있다. 리필(206)의 이용은 비자성 스페이서막을 가로질러 다른 전기적 분로(shunt)가 존재하지 않는 것을 확실하게 하고, 자유막에 가해질 수 있는 손상을 완화시킬 수 있다. 자기 접합(210/210’)의 바람직한 프로파일은 더 낮은 측면 수치와 간격에 의하여 얻어질 수 있다. 자기 접합(210/210’)의 자유막에서의 이동자계(shift field), 자기 저항(magnetoresistance)과 다른 자기적 특성은 더 높은 밀도의 자기 장치에서 더욱 잘 제어될 수 있다. 그러므로, 더 높은 밀도의 자기 장치들(200/200’)의 형성이 가능할 수 있다.

도 6은 본 발명의 다른 실시예에 따른 다중 식각을 이용하여 STT-MRAM과 다양한 전자 장치에 이용할 수 있는 자기 접합을 제공하는 방법(120)을 도시한 순서도이다. 단순함을 위하여, 몇몇 단계는 생략되거나, 다른 순서로 수행되거나, 하부 단계를 포함하거나 조합될 수 있다. 또한, 방법(120)은 자기 메모리를 형성하는 다른 단계들이 수행된 이후에 시작될 수도 있다. 도 7 내지 도 15는 방법(120)을 이용하여 제조될 수 있는 자기 장치(250, 250’, 250’’, 250’’’, 250’’’’)들의 실시예를 도시한다. 도 7 내지 도 15를 참조하면, 방법(120)은 자기 장치(250, 250’, 250’’, 250’’’, 250’’’’)를 배경으로 설명된다. 그러나, 다른 자기 접합들 및/또는 다른 장치들이 형성될 수도 있다. 그 뿐만 아니라, 도시된 구성 요소는 하부 구성 요소를 포함할 수도 있다. 예를 들어, 다중막 및 이와 유사한 구조 내 몇몇 분극 향상막(Polarization Enhancment Layer; PEL), 하부막은 단순함을 위해 생략되었다. 또한, 다중 자기 장치가 동시에 제조될 수도 있다.

단계(122)를 통해, 자유막을 포함하는 자기 접합의 스택의 제1 부분이 제공된다. 단계(122)는 따라서 단계(102)와 유사하다. 만약 형성되는 자기 접합이 이중 자기 접합이라면, 단계(122)에서 하부 고정막과 하부 비자성 스페이서막을 위한 막들 또한 제공될 수 있다. 본 발명의 몇몇 실시예에서, 단계(122)는 비자성 스페이서막의 일부를 제공하는 것 또한 포함한다. 그러나, 스택의 상부는 단계(122)에서 제공되지 않는다. 그러므로, 형성되는 자기 접합에서 적어도 하나의 고정막은 단계(122)에서 증착되는 스택의 일부가 아니다. 단계(122)는 또한 하드 마스크를 위한 접착막을 제공하는 것을 포함할 수 있다. 이러한 접착막은 Mg, Ti 및 Ta 중 적어도 하나를 포함할 수 있다. 본 발명의 몇몇 실시예에서, 접착막은 자기 접합의 일부가 될 수 있다.

탄소 하드 마스크가 단계(124)를 통해 스택의 제1 부분 상에 제공된다. 단계(124)는 탄소 하드 마스크막을 증착하고, 하드 마스크막 상에 포토레지스트 마스크를 형성하고 하드 마스크막을 패터닝하는 것을 포함할 수 있다. 결과물의 탄소 하드마스막은 형성되는 자기 접합에 대응하는 스택의 제1 부분의 일부를 덮고 자기 접합 사이의 간격에 대응하는 제1 스택의 다른 부분을 노출시킨다. Mg 접착/비자성 스페이서막은 탄소 하드 마스크의 형성을 위한 식각 정지막으로 이용될 수도 있다.

도 7은 단계(124)가 완료된 이후의 자기 장치(250)를 도시한다. 그러므로, 기판(251)이 도시된다. 기판(251)은 자기 접합의 제조 이전에 형성된 다양한 구조들을 포함할 수 있다. 시드막(252), 자유막(254) 및 Mg/접착막(256)이 도시된다. 자유막(254)은 복수의 자성 및 비자성막들을 포함할 수 있다. Mg/접착막(256)은 후술되는 것과 같이 자기 접합의 적어도 일부를 형성할 수 있다. 탄소 하드 마스크(258) 또한 도시되었다. 하드 마스크(258)는 막들(252, 254)의 자기 접합이 형성될 영역을 덮는다. 그러므로, 자기 접합의 적어도 일부의 측면 치수(d1)과 자기 접합들 사이의 간격(s)이 도시된다. 간격(s)은 50 나노미터 이하이다. 본 발명의 몇몇 실시예에서, 간격(s)은 40 나노미터 이하이다. 본 발명의 몇몇 실시예에서, 간격(s)은 이보다 더 적을 수도 있다. 본 발명의 몇몇 실시예에서 측면 수치(d1)는 20 나노미터를 넘지 않을 수 있다. 본 발명의 몇몇 실시예에서, 측면 수치(d1)는 15 나노미터를 넘지 않을 수 있다. 본 발명의 다른 몇몇 실시예에서, 측면 수치(d1)는 다를 수 있다.

단계(126)를 통해, 막들(252, 254, 256)은 탄소 하드 마스크(258)과 함께 식각된다. 단계(126)는 IBE를 수행하는 것을 포함할 수 있다. 본 발명의 다른 몇몇 실시예에서, 다른 식각이 IBE와 함께 또는 IBE 대신에 이용될 수 있다. 도 8은 막들(252, 254, 256)이 식각된 이후의 자기 장치(25)를 도시한다. 그러므로, 자기 장치(260)의 제1 부분의 측면 수치(d1)와 간격(s)이 정의된다. 측면 수치(d1)과 간격(s)는 상술한 값들과 유사하다.

단계(128)를 통해, 절연 리필 또한 제공된다. 단계(128)은 장치 (250)를 절연막으로 둘러싸고 화학적 기계적 평탄화(Chemical Mechanical Planarization; CMP)와 같은 평탄화를 수행한다. 본 발명의 몇몇 실시예에서, 탄소 하드 마스크(250)는 CMP를 위한 식각 정지막으로 기능할 수 있다. 단계(130)를 통해 탄소 하드 마스크(258)는 또한 단계(130)를 통해 제거될 수도 있다. 단계(130)는 산소RIE를 수행하는 것을 포함한다.

도 9는 단계(130)이 완료된 이후의 자기 장치를 도시한다. 그러므로, 마스크(258)는 산소 RIE를 통해 제거된다. 뿐만 아니라, 절연체(252)가 제공된다. 본 발명의 몇몇 실시예에서, 절연체(262)는 SiN이다. 본 발명의 다른 몇몇 실시예에서, 추가적인 및/또는 다른 절연체들이 이용될 수 있다. 또한, Mg막(256)이 산화된다. 그 결과, 막(256)은 MgO막이 된다. 형성되는 자기 접합의 터널링 배리어막이 이러한 MgO막(256)의 일부 또는 전부 내에 형성될 수 있다.

단계(132)를 통해, 자기 접합의 스택 내의 나머지 막들이 제공된다. 본 발명의 몇몇 실시예에서, 단계(132)는 나머지 막들 전체를 증착하는 것을 포함할 수 있다. 도 10은 단계(132)가 수행된 이후의 자기 장치(250)를 도시한다. 그러므로, 고정막(264)과 캡핑막(265)이 도시된다. 고정막(264)는 다중막일 수 있다. 예를 들어, 고정막(264)은 높은 수직 자기 이방성을 갖는 Co/Pt의 다중막을 포함할 수 있다. 다른 다중막(들), 물질 및/또는 합금이 고정막(264)의 일부가 될 수 있다. 본 발명의 다른 몇몇 실시예에서, 하술하는 것과 같이 단계(132)는 추가적인 막들을 제공하는 것을 포함할 수 있다. 예를 들어, 터널링 배리어막의 나머지 부분이 증착될 수 있다. PEL 및/또는 다른 막들 또한 제공될 수 있다.

단계(134)를 통해, 형성되는 자기 접합의 나머지 부분에 대한 제2 마스크가 제공될 수 있다. 단계(134)는 하드 마스크 또는 포토 레지스트 마스크를 제공하는 것을 포함할 수 있다. 이러한 마스크는 남겨져 자기 접합의 일부가 될 필요가 있는 막들(264, 265)의 일부를 덮는다. 마스크는 막들(264, 265)의 제거되어야 할 부분을 노출시킨다.

단계(136)을 통해, 막들(264, 265)의 노출된 부분이 식각되어 제거된다. 단계(136)은 IBE, RIE, IBE와 RIE의 조합 및/또는 다른 제거 방법을 이용하여 수행될 수 있다. 자기 접합의 나머지 부분은 따라서 단계(136)에서 정의된다. 그 후 단계(138)를 통해 자기 장치의 제조는 완료될 수 있다. 예를 들어, 나머지 부분은 절연체와 자기 접합에 형성되는 전기적 컨택로 인해 감싸질 수 있다.

도 11은 단계(136)이 수행된 이후의 자기 장치(250)를 도시한다. 그러므로, 자기 접합(260)이 형성되었다. 각각의 자기 접합(260)은 막들(252, 254)과 Mg/접착막(256)의 적어도 일부를 포함하는 제1 부분을 포함한다. 각각의 자기 접합은 또한 막들(264, 265)을 포함하는 제2 부분을 포함한다. 제2 부분은 제1 부분의 측면 수치(d1) 이상인 측면 수치(d2)를 갖는다(d2 ≥ d1). 도 11에서 도시된 실시예에서, 고정막(264)은 복수의 자기 접합(260) 상으로 연장된다. 이러한 고정막(264)에서, 고정막(264)으로 인한 자유막(254)에서의 이동 자계는 충분히 작아 SAF가 고정막(264)에 이용되지 않는다. 또한, 자기 접합(260)의 총 높이(h)는 막들(252, 254, 256)의 높이보다 크다.

도 12는 단계(136)이 수행된 다른 실시예에 따른 자기 장치(250’)를 도시한다. 본 실시예에서, 고정막(264)은 단일 자기 접합(260’)의 일부이다. 고정막(264)은 자유막(254)의 측면 수치(d1) 이상의 측면 수치(d2’)를 갖는다. 본 발명의 몇몇 실시예에서, 이러한 측면 수치는 동일할 수 있다. 그러나, 좀더 일반적으로, 고정막(264)의 돌출부가 형성된다. 예를 들어, 제2 측면 수치(d2)는 제1 측면 수치(d1) 보다 적어도 5퍼센트 클 수 있다. 본 발명의 몇몇 실시예에서, 제2 측면 수치(d2)는 제1 측면 수치(d1)보다 8 내지 10퍼센트 클 수 있다. 자기 접합(260’)의 전체 높이(h)는 막들(252, 254, 256)과 같은 자기 접합의 하부막의 높이보다 현저히 크다.

도 13은 단계(136)가 수행된 이후의 본 발명의 다른 실시예에 따른 자기 장치(250’’)를 도시한다. 본 실시예에서, 자기 접합(250’’)은 이중 자기 접합이다. 따라서, 고정막(268) 및 추가적인 비자성 스페이서막(266)이 자유막(254) 및 MgO막(256) 이전에 형성된다. 측면 수치 및 높이(h’)는 상술한 것과 유사하다. 비자성 스페이서막(266)은 터널링 배리어막일 수 있고 MgO막(256)과 유사하다. 그러나, 막들(256, 266)의 두께는 자기 장치(250’’)의 읽기를 용이하게 하기 위하여 다른 것이 바람직하다.

도 14는 단계(136)가 수행된 이후의 본 발명의 다른 실시예에 따른 자기 장치(250’’’)를 도시한다. 본 실시예에서, MgO막(256’)의 일부는 측면 수치(d2’)를 갖고, MgO막(256’)의 하부는 측면 수치(d1)를 갖는다. 높이 및 나머지 측면 수치들은 상술한 것과 같다.

도 15는 단계(136)가 수행된 이후의 본 발명의 다른 실시예에 따른 자기 장치(250’’’’)를 도시한다. 도시된 실시예에서, 단계(132)에 의해 증착된 고정막(264’)은 SAF이다. 그러므로, 고정막(264’)은 Ru와 같은 비자성 커플링막(274)에 의해 분리된 강자성막(272, 276)을 포함한다. 단계(132)에서 제공된 PEL(270) 또한 도시되었다. 뿐만 아니라, 단계(132)의 일부로 MgO 배리어막(256’)의 일부가 형성되었다. 그러므로, MgO막(256’)의 일부는 측면 수치(d2’)를 갖고, MgO막(256’)의 하부는 측면 수치(d1)를 갖는다. 나머지 측면 수치와 높이는 상술한 것과 같다.

그러므로, 자기 장치(250, 250’, 250’’, 250’’’, 250’’’’)는 방법(120)을 이용하여 형성될 수 있다. 자기 접합들(260, 260’, 260’’, 260’’’, 260’’’’)의 스택은 두 부분으로 분리된다. 자유막(254)은 제1 부분에 배치되고 고정막(264, 264’)은 제2 부분에 배치된다. 자기 접합(260, 260’, 260’’, 260’’’, 260’’’’)의 전체 높이(h)는 5 내지 10 나노미터 또는 그 이상일 수 있다. 자유막(254)을 포함하는 자기 접합 (260, 260’, 260’’, 260’’’, 260’’’’)의 부분은 더 작은 측면 수치를 가지고 상대적으로 작은 간격을 두고 배치될 수 있다. 자기 접합 (260, 260’, 260’’, 260’’’, 260’’’’)은 따라서, 더욱 가까이 배치될 수 있다. 본 발명의 몇몇 실시예에서, 터널링 배리어막의 적어도 일부는 자유막과 자기 정렬될 수 있다. 절연체(262)의 이용은 MgO막(256/256’) 을 가로지르는 전기적 분로가 없도록 할 수 있고 자유막(254)에 가해질 수 있는 손상을 완화시킬 수 있다. 자기 접합 (260, 260’, 260’’, 260’’’, 260’’’’)의 바람직한 프로파일은 더욱 작은 측면 수치와 간격으로부터 얻어질 수 있다. 자유막(254)에서의 이동 자계, 자기 접합 (260, 260’, 260’’, 260’’’, 260’’’’)의 자기 저항과 기타 자기적 특성은 이러한 높은 밀도의 자기 장치에서 더욱 잘 제어될 수 있다. 따라서, 높은 밀도의 자기 장치(250, 25’, 250’’, 250’’’, 250’’’’)의 형성이 가능할 수 있다.

도 16은 하나 이상의 자기 접합들(210, 210’, 260, 260’, 260’’, 260’’’, 260’’’’) 및/또는 다른 유사한 자기 접합 중 하나 이상을 이용할 수 있는 메모리(300)의 예시적인 실시예를 도시한다. 자기 메모리(300)는 읽기/쓰기 컬럼 선택 드라이버(column select driver)(302, 306)뿐만 아니라 워드 라인 선택 드라이버(word line select driver)(304)도 포함한다. 다른 구성 요소들도 제공될 수 있다는 것에 주목한다. 메모리(300)의 저장 영역은 자기 스토리지 셀들(310)을 포함한다. 각각의 자기 스토리지 셀(310)은 적어도 하나의 자기 장치(312), 적어도 하나의 선택 장치(314)를 포함한다. 본 발명의 몇몇 실시예에서, 선택 장치(314)는 트랜지스터이다. 자기 접합(312)은 자기 접합들(210, 210’, 260, 260’, 260’’, 260’’’, 260’’’’) 및/또는 다른 유사한 자기 접합 중 하나일 수 있다. 비록 하나의 셀(310) 당 하나의 자기 접합(312)이 도시되었지만, 다른 실시예에서, 하나의 셀(310) 당 이와 다른 개수의 자기 접합(312)이 제공될 수도 있다. 그리하여, 자기 메모리(300)은 상술한 이점들을 얻을 수 있다.

자기 접합과 자기 접합을 이용하여 제조되는 메모리를 제공하는 방법 및 시스템이 설명되었다. 이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

210, 210', 260, 260', 260'', 260''', 260'''': 자기 접합
250, 250', 250'', 250''', 250'''': 자기 접합
252: 시드막 254: 자유막
256: Mg/접착막 258: 하드 마스크
262: 절연체 264: 고정막

Claims (10)

1. 복수의 자기 접합의 스택(stack)의 제1 부분을 제공하되, 상기 복수의 자기 접합은 자유막(free layer), 고정막 및 상기 자유막과 상기 고정막 사이의 비자성 스페이서막을 포함하고, 상기 스택의 상기 제1 부분은 상기 자유막을 위한 적어도 하나의 자기막(magnetic layer) 및 접착막(adhesion layer)을 포함하고;
   상기 스택의 상기 제1 부분의 상기 접착막 상에 하드 마스크를 제공하되, 상기 하드 마스크는 상기 복수의 자기 접합에 대응하는 상기 스택의 상기 제1 부분의 제1 영역을 덮고, 상기 하드 마스크는 상기 복수의 자기 접합 사이의 적어도 하나의 50nm 이하의 간격(spacing)에 대응하는 상기 스택의 상기 제1 부분의 제2 영역을 노출하는 적어도 하나의 개구를 포함하고;
   상기 스택의 상기 제1 부분의 상기 제2 영역을 식각하되, 상기 스택의 상기 제1 부분의 나머지 부분은 상기 복수의 자기 접합 각각의 제1 부분(a first portion of each of the plurality of magnetic junctions)을 형성하고; 및
   상기 스택의 상기 제1 부분의 상기 제2 영역을 식각한 후, 상기 복수의 자기 접합의 상기 스택의 제2 부분을 제공하되, 상기 스택의 상기 제2 부분은 고정막을 포함하고,
   상기 스택의 상기 제1 부분의 상기 제2 영역을 식각하는 것은,
   이온 빔 식각을 수행하고,
   산소 반응성 이온 식각을 이용하여 상기 하드 마스크를 제거하는 것을 더 포함하되,
   상기 산소 반응성 이온 식각은 상기 접착막을 산화시켜 상기 비자성 스페이서막의 적어도 일부를 제공하고, 상기 비자성 스페이서막의 상기 일부가 상기 자유막과 자기정렬되도록 하는, 기판 상에 배치된 복수의 자기 접합의 제공 방법.
2. 제 1항에 있어서,
   상기 스택의 상기 제2 부분에 추가적인 마스크를 제공하되, 상기 추가적인 마스크는 상기 복수의 자기 접합에 대응하는 상기 스택의 상기 제2 부분의 제1 영역을 덮고, 상기 스택의 상기 제2 부분의 제2 영역을 노출하는 적어도 하나의 추가적인 마스크 개구를 포함하고, 상기 스택의 상기 제2 부분의 상기 제1 영역은 상기 복수의 자기 접합 각각의 상기 제1 부분 상에 배치되고,
   상기 스택의 상기 제2 부분의 상기 제2 영역을 식각하는 것을 더 포함하되, 상기 스택의 상기 제2 부분의 나머지 부분은 상기 복수의 자기 접합 각각의 제2 부분(a second portion of each of the plurality of magnetic junctions)을 형성하는, 기판 상에 배치된 복수의 자기 접합의 제공 방법.
3. 제 2항에 있어서,
   상기 복수의 자기 접합 각각의 상기 제1 부분은 제1 측면 수치(lateral dimension)을 갖고, 상기 복수의 자기 접합 각각의 상기 제2 부분은 제2 측면 수치를 갖고, 상기 제2 측면 수치는 상기 제1 측면 수치 이상인, 기판 상에 배치된 복수의 자기 접합의 제공 방법.
4. 제 3항에 있어서,
   상기 제2 측면 수치는 상기 제1 측면 수치보다 적어도 5퍼센트 더 큰, 기판 상에 배치된 복수의 자기 접합의 제공 방법.
5. 제 1항에 있어서,
   상기 스택의 상기 제1 부분은 Mg, MgTi, MgAl, Ti 또는 Ta 중 적어도 하나를 포함하는 접착막을 포함하고,
   상기 하드 마스크는 상기 접착막 상에 배치되는, 기판 상에 배치된 복수의 자기 접합의 제공 방법.
6. 제 5항에 있어서,
   상기 접착막은 Mg막이고,
   상기 복수의 자기 접합 각각은 고정막과 상기 고정막과 상기 자유막 사이의 비자성 스페이서막을 포함하고,
   상기 비자성 스페이서막은 Mg를 포함하는, 기판 상에 배치된 복수의 자기 접합의 제공 방법.
7. 제 6항에 있어서,
   복수의 자기 접합의 스택(stack)의 제1 부분을 제공하되, 상기 복수의 자기 접합은 자유막(free layer)을 포함하고, 상기 스택의 상기 제1 부분은 상기 자유막을 위한 적어도 하나의 자기막(magnetic layer)과 Mg막인 접착막을 포함하고,
   상기 스택의 상기 제1 부분 상에 하드 마스크를 제공하되, 상기 하드 마스크는 상기 복수의 자기 접합에 대응하는 상기 스택의 상기 제1 부분의 제1 영역을 덮고, 상기 하드 마스크는 상기 복수의 자기 접합 사이의 적어도 하나의 50nm 이하의 간격(spacing)에 대응하는 상기 스택의 상기 제1 부분의 제2 영역을 노출하는 적어도 하나의 개구를 포함하고;
   상기 스택의 상기 제1 부분의 상기 제2 영역을 식각하되, 상기 스택의 상기 제1 부분의 나머지 부분은 상기 복수의 자기 접합 각각의 제1 부분(a first portion of each of the plurality of magnetic junctions)을 형성하고; 및
   상기 복수의 자기 접합의 상기 스택의 제2 부분을 제공하는 것을 포함하고,
   상기 복수의 자기 접합의 각각은 고정막과, 상기 고정막과 상기 자유막 사이의 비자성 스페이서막을 포함하고, 상기 비자성 스페이서막은 Mg를 포함하고,
   상기 스택의 상기 제1 부분의 상기 제2 영역을 식각하는 것은,
   이온 빔 식각을 수행하고, 및
   산소 반응성 이온 식각을 이용하여 상기 하드 마스크를 제거하는 것을 더 포함하되,
   상기 산소 반응성 이온 식각은 상기 Mg막을 산화시켜 MgO막을 제공하고,
   상기 MgO막은 상기 비자성 스페이서막의 적어도 일부를 형성하여 상기 비자성 스페이서막의 상기 일부가 상기 자유막과 자기 정렬(self-aligned)되도록 하는, 기판 상에 배치된 복수의 자기 접합의 제공 방법.
8. 복수의 자기 접합 중 제1 복수의 막을 제공하되, 복수의 자기 접합 각각은 고정막, 자유막 및 상기 고정막과 상기 자유막 사이의 비자성 스페이서막을 포함하고, 상기 제1 복수의 막은 상기 자유막을 위한 자기막과, 상기 자기막 상의 Mg막을 포함하고;
   상기 Mg막 상에 탄소 하드 마스크를 제공하되, 상기 탄소 하드 마스크는 상기 복수의 자기 접합에 대응하는 상기 제1 복수의 막의 제1 부분을 덮고, 상기 탄소 하드 마스크는 상기 복수의 자기 접합 사이의 적어도 하나의 간격에 대응하는 상기 제1 복수의 막의 제2 부분을 노출시키는 적어도 하나의 개구를 포함하고;
   상기 제1 복수의 막의 상기 제2 부분을 이온 빔 식각하되, 상기 제1 복수의 막의 나머지 부분은 상기 복수의 자기 접합 각각의 제1 부분을 형성하고, 상기 제1 부분은 자유막을 포함하고, 상기 복수의 자기 접합 각각의 상기 자유막은 상기 적어도 하나의 간격으로 배치되고;
   상기 복수의 자기 접합 각각의 상기 제1 부분 사이에 절연 리필(insulating refill)을 제공하고;
   산소 반응성 이온 식각을 이용하여 상기 탄소 하드 마스크를 제거하되, 상기 산소 반응성 이온 식각은 상기 Mg막을 산화시켜 MgO막을 제공하고, 상기 MgO막은 비자성 터널링 배리어막의 적어도 일부를 형성하여 상기 비자성 터널링 배리어막의 상기 일부가 상기 자유막과 자기 정렬되도록 하고, 및
   상기 복수의 자기 접합의 제2 부분을 형성하는 제2 복수의 막을 제공하는 것을 포함하되, 상기 제2 복수의 막은 복수의 자기 접합 각각의 고정막을 위한 추가적인 자기막을 포함하는, 복수의 자기 접합을 제공하는 방법.
9. 기판 상의 적어도 하나의 자기 접합을 포함하는 복수의 자기 스토리지 셀로, 상기 적어도 하나의 자기 접합은, 자유막, 고정막, 상기 고정막과 상기 자유막 사이의 비자성 스페이서막을 포함하고, 상기 자기 접합을 통해 쓰기 전류가 흐르는 경우 상기 자유막은 복수의 안정적인 자기 상태(magnetic state) 사이에서 전환될 수 있고, 상기 복수의 자기 스토리지 셀은 50 나노미터 이하의 적어도 하나의 간격(spacing)에 의해 분리되고, 상기 적어도 하나의 자기 접합 각각의 상기 자유막은 상기 고정막보다 상기 기판에 가까이 배치되고, 상기 자유막은 제1 측면 수치를 갖고, 상기 고정막은 상기 제1 측면 수치 이상인 제2 측면 수치를 갖는 스토리지 셀; 및
   상기 복수의 자기 스토리지 셀에 연결된 복수의 도전 배선을 포함하는 자기 메모리.
10. 제 9항에 있어서,
    적어도 하나의 자기 접합 각각은 추가적인 고정막과, 상기 자유막과 상기 추가적인 고정막 사이에 배치된 추가적인 비자성 스페이서막을 포함하는 자기 메모리.
    

Images