CN100458989C - 多端多层的陶瓷电子器件 - Google Patents
多端多层的陶瓷电子器件 Download PDFInfo
- Publication number
- CN100458989C CN100458989C CNB021268673A CN02126867A CN100458989C CN 100458989 C CN100458989 C CN 100458989C CN B021268673 A CNB021268673 A CN B021268673A CN 02126867 A CN02126867 A CN 02126867A CN 100458989 C CN100458989 C CN 100458989C
- Authority
- CN
- China
- Prior art keywords
- electrode
- terminal
- lead
- wire
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 75
- 239000000463 material Substances 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 abstract description 90
- 239000000758 substrate Substances 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000003985 ceramic capacitor Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 230000004907 flux Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000010276 construction Methods 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 235000019994 cava Nutrition 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
一种多端多层的陶瓷电子器件,包括:由堆叠介质层而形成的电容器主体;位于电容器主体内且由介质层隔开的多个内电极,各内电极具有至少一个朝向电容器主体的任一侧面引出的引线,引线相对邻近内电极的位置不同;设置在电容器主体外表面上且通过引线与多个内电极中的任一个相连的多个端子电极。在内电极上未设有引线的部分和端子电极之间设有补偿层,补偿层的厚度大约与内电极的厚度相同,且与内电极和端子电极中的至少一个不相连,并在同一平面上相互隔开。
Description
技术领域
本发明涉及一种多端多层的陶瓷电子器件,其主体部分为多层的陶瓷主体,陶瓷主体是由将包括引线电极的内电极设置在陶瓷基板的平面上并交替地堆叠多个陶瓷基板和内电极来形成的,其中引线电极用于沿主体部分的宽度方向将内电极引出。
背景技术
作为多端多层的陶瓷电容器,已经知道了下面将介绍的电容器。即,已知了一种八个端子的多层电容器,其中堆叠了两组陶瓷基板,一组陶瓷基板(未示出)分别设有引线电极2a到2d,用于沿宽度方向Y从内电极1a到1d(见图9)的不同位置上引出,而另一组陶瓷基板(未示出)分别设有引线电极2a’到2d’,用于从内电极1a’到1d’(见图10)的不同位置上引出。
在多层的陶瓷电容器中,与由宽度方向Y两侧的引线电极形成的部分相比,不是由引线电极(引线)形成的部分在堆叠方向上的厚度减小(下文中也称为坍塌/下陷)。因此,伴随着在堆叠陶瓷基板后进行的压力粘结,陶瓷层在宽度方向的两侧上发生坍塌/下陷,引线电极发生变形。结果,多层陶瓷主体的焙烧工艺会引起由裂缝导致的结构缺陷、陶瓷层的气隙或引线电极的破裂等。
为了防止陶瓷层的坍塌/下陷,提出了一种方法(日本未审查的实用新型专利No.3-59627),在多层陶瓷主体两端处设有外电极的两个端子的多层陶瓷电容器中,设置由与内电极材料相同的导电糊膏制成的补偿层(假电极),并将其与内电极的两侧部分相隔开。
当采用补偿层时,可以防止陶瓷层的坍塌/下陷。然而,由于补偿层在多层陶瓷主体纵向的几乎全长上为带状,因此在陶瓷基板之间的粘结区域变得较小。因此,即使在堆叠基体后对其进行压力粘结处理,陶瓷基板也无法足够好地粘结在一起,而且,很容易发生层间的脱落。
发明内容
本发明的一个目的是提供一种可防止陶瓷层坍塌/下陷的多端多层的陶瓷电子器件,这是通过设置补偿层并在陶瓷层之间保持足够的粘结强度来实现的。
为了达到此目的,本发明的第一多层电子器件包括:由堆叠介质层而形成的陶瓷主体;位于陶瓷主体内且由介质层隔开的多个内电极,各内电极具有至少一个朝向陶瓷主体的任一侧面引出的引线,每个所述引线相对邻近内电极的引线位置不同;设置在陶瓷主体外表面上且通过引线与多个内电极中的任一个相连的多个端子电极;和位于内电极上未形成引线的部分和端子电极之间的多个补偿层,补偿层的厚度大约与内电极的厚度相同,且补偿层与内电极和端子电极中的至少一个不相连,并补偿层在同一平面上相互隔开。
根据本发明,补偿层位于内电极和不是由引线形成的端子电极之间。因此在堆叠陶瓷基板(作为介质层的部分)后再进行压力粘结之后,可以有效地防止在内电极的引线形成侧上的陶瓷主体的介质层的坍塌/下陷。而且,由于补偿层在同一平面内相互隔开,夹在内电极之间的介质层可牢固地相互连接,介质层的粘结区域能充分地固定。结果,可以抑制介质层的裂缝和气隙的发生,并防止引线(引线电极)破裂。此外,还可防止因介质层的不良粘结引起的结构缺陷,并提高产量。
补偿层最好由与内电极相同的材料制成,并与内电极同时形成。通过以相同的材料同时地形成补偿层和内电极(例如,通过丝网印刷方法或金属膜转移方法等),可以实现低成本的生产,并且不增加生产工艺。
与内电极位于同一平面的补偿层最好形成于与通过介质层堆叠在一起的另一内电极上的引线相对应的位置处。当内电极形成于构成介质层的陶瓷基板上,且基板在没有补偿层的情况下堆叠和加压时,内电极的引线会由于基板的坍塌/下陷而变形。在本发明中,补偿层形成于与引线相对应的位置处,因此可以有效地防止因坍塌和引线的变形而引起的破裂。
补偿层的宽度最好与引线的宽度大致相同。
补偿层最好既不与内电极相连,也不与端子电极相连。在补偿层由与内电极相同的导电层构成的情况下,当补偿层与内电极和端子电极均相连时,不应该连接的端子电极和内电极发生短路,这是不利的。
内电极被分成各自包括内电极的多个电极图案(electrode pattern)区,各电极图案区中的内电极彼此通过介质层而相邻,所述多个电极图案区中的任一区中的内电极的电极图案与其它区的内电极的电极图案一一对应的具有相同形状,但是以与电极图案所在平面垂直的轴线(作为中心轴线)处的旋转位置不同。
结果,当在多层陶瓷电子器件中接通电时,通过引线与外电路相连的各区的多个内电极变成了设置成平行地相互面对的电容器电极。
而且,由于引线从内电极上朝向电容器主体的侧面引出,正负电流以相反的方向供应给邻近的引线,从而抵消了磁通。因此,可以减小多层电子器件自身的寄生电感,并且减小了等效串联电感。
另一方面,通过只从内电极上产生静电电容且与端子电极相连的部分中引出一个单独的引线,可以提供集中在此单独引线上的电流,并增加引线上的电阻。作为通过这种方法增加引线电阻的结果,即使采用减小等效串联电感(ESL)的技术来在相邻引线间以相反的方向提供正负电流,并且采用抵消磁通的方法,也可以防止等效串联电阻(ESR)变得过小。
此外,通过堆叠只是旋转位置改变的相同的重复电极图案结构的多个区,可以不再需要制造与内电极数目相配的带有不同引线图案的内电极。因此,可以简化生产工艺并降低制造成本。
此外,还可以将多个电容器结合于一个多层电子器件中。因此,通过减小将安装在电子产品中的多层电子器件的数目,可以降低制造成本,提高电路的集成度,并减小所需的空间。
电容器主体的形状最好为六面体,多个端子电极设置在六面体陶瓷主体的四个侧面中的至少二个侧面上。
在这种情况下,陶瓷主体为六面体形状,这是最容易生产的多层陶瓷电子器件的形状。因此,生产可变得更容易。而且,由于在六面体形的陶瓷主体的四个侧面中的至少二个侧面上分别设有多个端子电极,当在端子电极中流入高频电流使得侧面上的各个端子电极交替地为正极或负极时,正负电流在相邻引线中以相反的方向流动。因此,在各侧面上集中地产生了磁通被抵消的效果,而且还可进一步减小等效串联电感。
位于同一侧面上的相邻端子电极最好与不同的内电极相互连接。
在这种情况下,作为电流流入使得相邻端子电极的极性相互不同的结果,通过电流在引线中以相反的方向流动,使得在引线处产生的磁通相互抵消。因此,可以更可靠地实现减小ESL的效果。
附图说明
下面将参考附图来详细地介绍本发明的这些和其它目的及特征,在附图中:
图1是根据本发明第一实施例的多端多层电容器沿图3中线I-I的剖视图;
图2是根据本发明第一实施例的多端多层电容器沿图3中线II-II的剖视图;
图3是根据本发明第一实施例的多端多层电容器的透视图;
图4是在第一实施例的多端多层电容器的生产工艺中采用的多个陶瓷基板和电极形状的分解透视图;
图5A是等效串联电阻模式的示意图,显示了传统电容器的等效串联电阻模式;
图5B是等效串联电阻模式的示意图,显示了一个实施例的多端多层电容器的等效串联电阻模式;
图6A是在大规模集成电路(LSI)的电源电路模式中电流和电压之间的关系图,显示了传统电容器的电流和电压的关系;
图6B是在LSI的电源电路模式中电流和电压之间的关系图,显示了一个实施例的多端多层电容器的电流和电压的关系;
图7是多端多层电容器的使用状态的视图;
图8是图4所示的具有内电极的陶瓷基板的平面图;
图9是在相关技术的多端多层电容器中使用的内电极组的图案的平面图;
图10是在相关技术的多端多层电容器中使用的另一内电极组的图案的平面图。
具体实施方式
下面将参考附图来介绍本发明实施例的多层电子器件。
在图1到4中显示了根据本发明实施例的多层陶瓷电子器件,即阵列型多端多层电容器10。
如图所示,多端多层电容器10包括主体部分即电容器主体(陶瓷主体)12,其由矩形的平行六面体的烧结体构成,它是通过堆叠作为介质层的多个陶瓷基板并焙烧此堆叠物而得到的。
在电容器主体12的预定高度的位置处(堆叠方向Z上的预定位置)设有平面的第一内电极14。在第一内电极14之下设有类似的平面的第二内电极16,其通过电容器主体12内的陶瓷层(介质层)12A与第一内电极14相隔开。
在第二内电极16之下设有平面的第三内电极18,其通过电容器主体12内的陶瓷层12A与第二内电极16相隔开。在第三内电极18之下设有平面的第四内电极20,其通过电容器主体12内的陶瓷层12A与第三内电极18相隔开。
另外,在第四内电极20之下设有平面的第五内电极22,其通过电容器主体12内的陶瓷层12A与第四内电极20相隔开。在第五内电极22之下设有平面的第六内电极24,其通过电容器主体12内的陶瓷层12A与第五内电极22相隔开。
在第六内电极24之下设有平面的第七内电极26,其通过电容器主体12内的陶瓷层12A与第六内电极24相隔开。在第七内电极26之下设有平面的第八内电极28,其通过电容器主体12内的陶瓷层12A与第七内电极26相隔开。
因此,第一内电极14到第八内电极28设置在电容器主体12内,其相互面对并由陶瓷层12A隔开。这些第一内电极14到第八内电极28的中心设置成处于基本相同的位置,作为电容器主体12的中心。另外,第一内电极14到第八内电极28的纵向和横向尺寸设置成小于电容器主体12的对应边的长度。
另外,如图4所示,通过将一个电极从靠近第一内电极14的宽度方向Y的所示前端处的侧面上的纵向方向X的左端的位置处朝向所示的前上方引出,可在第一内电极14处形成引线14A。另外,通过将一个电极从第二内电极16的所示前端处的侧面上的左端的第二位置处朝向前方引出,可在第二内电极16处形成引线16A。
另一方面,通过将一个电极从第三内电极18的前端处的侧面上的左端的第三位置处朝向前方引出,可在第三内电极18处形成引线18A。另外,通过将一个电极从靠近第四内电极20的前端处的侧面上的右端的位置处朝向前方引出,可在第四内电极20处形成引线20A。
而且,通过将一个电极从靠近第五内电极22的宽度方向Y的后端处的侧面上的纵向方向X的右端的位置处朝向所示的后上方引出,可在第五内电极22处形成引线22A。另外,通过将一个电极从第六内电极24的后端处的侧面上的右端的第二位置处朝向所示的后上方引出,可在第六内电极24处形成引线24A。
另一方面,通过将一个电极从第七内电极26的后端处的侧面上的右端的第三位置处朝向所示的后上方引出,可在第七内电极26处形成引线26A。另外,通过将一个电极从靠近第八内电极28的后端处的侧面上的左端的位置处朝向所示的后上方引出,可在第八内电极28处形成引线28A。
由于上述设置,因此在宽度方向Y的两侧上不重叠的位置处从内电极14到28上分别引出的总共八条引线,即引线14A到28A。
另外,如图1到3所示,采用与端子电极设置在侧面上的传统的多端多层电容器相同的方式,在电容器主体12的左侧面12B上设置了与内电极14的引线14A相连的第一端子电极31、与内电极16的引线16A相连的第二端子电极32、与内电极18的引线18A相连的第三端子电极33,以及与内电极20的引线20A相连的第四端子电极34。
也就是说,在这些内电极的前端侧面上不重叠地设有第一内电极14的引线14A到第四内电极20的引线20A,如图4所示。因此,端子电极31到34设置在电容器主体12的左侧面12B上,使得相邻的端子电极通过如图1到3所示的引线14A到20A连续地与不同的内电极14到20相连。结果,相邻的端子电极可以用于相反的极性。
另外,在电容器主体12的右侧面12B上以相同方式设置了与内电极22的引线22A相连的第五端子电极35、与内电极24的引线24A相连的第六端子电极36、与内电极26的引线26A相连的第七端子电极37,以及与内电极28的引线28A相连的第八端子电极38。
也就是说,在内电极的后端侧面上不重叠地设有第五内电极22的引线22A到第八内电极28的引线28A,如图4所示。因此,端子电极35到38设置在电容器主体12的右侧面12B上,使得相邻的端子电极通过如图1到3所示的引线22A到28A连续地与不同的内电极22到28相连。结果,相邻的端子电极可以用于相反的极性。
由于上述设置,在本实施例中如图1到3所示,端子电极31到34设置在多端多层电容器10的左侧面12B上,端子电极35到38设置在右侧面12B上。因此,端子电极31到38设置在由矩形的平行六面体即六面体形状的电容器主体12的四个侧面12B和12C中的两个侧面12B上。
此外,在此实施例中,如图4和图8所示,在与内电极14到28相同的平面上设有补偿层50,其厚度等于内电极的厚度,其图案为与内电极和端子电极均不相连,而且,此图案相互隔开。补偿层50所处的位置是与其它内电极上的引线相对应的位置,其它的内电极通过作为介质层的基板30A和30H而堆叠。
在此实施例中各补偿层50为矩形形状。它也可以是圆形、椭圆形或其它形状,然而优选与引线形状相对应的矩形形状。
如图8所示,补偿层50在X方向上的宽度W2与宽度W1相同,最好为80到300μm。引线14A的宽度W1与连接在引线14A上的端子电极31的宽度大致相同或更小,不过当W1太小时其电阻趋于增大。
另外,补偿层50在Y方向上的宽度W3并没有特殊的限制,因此能与内电极14绝缘的距离L3可得到保证。或者,也可以保证能与不和内电极14相连的端子电极32到38绝缘的距离L4。应注意到,能保持绝缘的距离L3或L4最好为50到300μm。
离引线14A最近的一个补偿层50到引线14A的距离L1确定成可使两者之间保持绝缘,并能充分地保证沿堆叠方向Z将堆叠的基板之间(例如30A和30B之间)的粘结面积。距离L1基本上与补偿层50之间的距离L2相等,最好约为宽度W2的1到3倍。应注意到,距离L1或L2等于或小于图3所示的端子电极之间的间距(例如端子电极31和32之间的间距)。补偿层50由与同一平面上的内电极相同的材料且同时地形成,并具有相同的厚度。
应注意到,上述解释是通过参考图8根据处于内电极14所在平面内的补偿层50的大小和位置关系做出的。然而,相同的解释也可以应用于处于其它内电极所在平面内的补偿层50的大小和位置关系而做出。
下面将根据图4来说明根据此实施例的多端多层电容器10的生产。
为了生产多端多层电容器10,首先制备用作电容器的由介质材料构成的多个陶瓷基板30A,30B,30C,30D,30F,30F,30G和30H。
如图4所示,为了形成分别具有引线14A,16A,18A和20A的内电极14,16,18和20以及补偿层50,在各陶瓷基板30A,30B,30C和30D的上表面上形成电极图案。
同样地,为了形成分别具有引线22A,24A,26A和28A的内电极22,24,26和28以及补偿层50,在各陶瓷基板30E,30F,30G和30H的上表面上形成电极图案。
应注意到,在陶瓷基板30A到30H的上表面上设置电极图案是通过例如印刷或沉积导电糊膏来实现的。根据陶瓷基板30A到30D和陶瓷基板30E到30H之间所需的性能,基板的厚度等可以改变。
然后,均具有矩形平面的陶瓷基板30A到30H以图4所示的顺序堆叠,上面未形成有内电极和补偿层的保护性基板堆叠在堆叠方向Z的顶部和底部,对堆叠体加压,形成一个预备模制件。在将预备模制件焙烧成一个整体后再形成端子电极31到38。应注意到,可以在预备模制件上形成端子电极31到38后,再将其焙烧成一个整体。
结果,第一端子电极31与内电极14的引线14A相连,第二端子电极32与内电极16的引线16A相连,第三端子电极33与内电极18的引线18A相连,第四端子电极34与内电极20的引线20A相连,第五端子电极35与内电极22的引线22A相连,第六端子电极36与内电极24的引线24A相连,第七端子电极37与内电极26的引线26A相连,第八端子电极38与内电极28的引线28A相连。补偿层50形成于端子电极和内电极之间但不与它们相连,并分别处于内电极所在的平面上。
结果,可以得到一种多端多层的电容器10,其中端子电极31到34位于电容器主体12的四个侧面12B和12C左侧的侧面12B上,而端子电极35到38位于右侧的侧面12B上。
接着将介绍根据此实施例的多端多层电容器10的效果。
通过堆叠陶瓷介质层等形成电容器主体12,八个内电极14到28设置成被电容器主体12内的陶瓷层12A所隔开。八个内电极14到28分别具有朝向电容器主体12的两个侧面12B引出的引线14A到28A,总共八个端子电极31到38设置在电容器12之外。
在引线14A到28A中,第一端子电极31通过引线14A与内电极14相连,第二端子电极32通过引线16A与内电极16相连,第三端子电极33通过引线18A与内电极18相连,第四端子电极34通过引线20A与内电极20相连。
内电极14,16,18和20与端子电极31,32,33和34组成一个电容器。当在电容器中接通电时,端子电极31到34成为交替的正电极和负电极,通过引线14A到20A与端子电极31到34相连的四个内电极14到20成为电容器中相互面对且平行设置的电极。
另外,第五端子电极35通过引线22A与内电极22相连,第六端子电极36通过引线24A与内电极24相连,第七端子电极37通过引线26A与内电极26相连,第八端子电极38通过引线28A与内电极28相连。
内电极22,24,26和28与端子电极35,36,37和38组成一个电容器。当在电容器中接通电时,端子电极35到36成为交替的正电极和负电极,通过引线22A到28A与端子电极35到38相连的四个内电极22到28成为电容器中相互面对且平行设置的电极。
此外在此实施例中,电容器主体12具有六面体的形状,八个端子电极31到38分别位于六面体电容器主体12的四个侧面12B和12C中的两个侧面12B上。位于同一侧面12B上的端子电极31到34与连续的不同内电极14到20相连,以相同方式位于同一侧面12B上的端子电极35到38与连续的不同内电极22到28相连。
因此,在此结构的多端多层电容器10中,当极性交替改变的高频电流分别流入端子电极31到34中和端子电极35到38中,使得端子电极31到34中和端子电极35到38中的相邻端子电极的极性不同时,电流以相反的方向在相邻的引线中流动,因此可以在这些侧面12B上集中地体现磁通被抵消的效果,而且等效串联电感减小。
另一方面,通过设置从产生静电电容的内电极14到28中引出与端子电极31到38相连的单个引线14A到28A,电流可以集中地在单个引线上流动,引线14A到28A的电阻增大。另外,作为以这种方式增大引线14A到28A的电阻的结果,即使采用减小ESL的技术来在相邻引线间提供相反方向的正负电流以抵消磁通,也可以防止ESR变得过小。
另外在此实施例中,由于在一个多端多层电容器10中基本上以上述方式包括了两个电容器,通过减小多端多层电容器10的数目,可以降低制造成本,所需要的占用空间也减小,并增加了电路的集成度。
接着,将介绍为比较根据本发明的多端多层电容器10和另一电容器之间的等效串联电感和等效串联电阻而进行的试验的结果。另外,在此用于比较的另一电容器是通过在一个内电极上设置四个引线而使ESL降低的多端多层电容器,其具有八个与此实施例的多端多层电容器10相同的内电极。另外,用于试验的静电电容为1μF。
作为试验的结果,发现传统的降低了ESL的多端多层电容器的等效串联电感为126pH,等效串联电阻为2.4mΩ。与之相比,根据本发明的多端多层电容器10的等效串联电感为123pH,等效串联电阻为9.8mΩ。
也就是说,虽然等效串联电感基本上相同,但是此实施例的多端多层电容器10的等效串联电阻约为传统多端多层电容器的四倍。
这是因为,传统电容器的等效串联电阻为图5A所示等效串联电阻模式,约为R/8,然而此实施例的多端多层电容器10的等效串联电阻为图5B所示等效串联电阻模式,约为R/2。另外,在图5A和5B中,“R”代表引线处的电阻。
另外,在图6A和6B中显示了电源电路的电压波动和尖峰电流波动的比较。也就是说,虽然图6A所示的传统电容器受到较大的电压波动,然而图6B所示的此实施例的多端多层电容器10因等效串联电阻较大而具有小得多的电压波动,而且电源电路稳定。
接着,将根据图7来说明使用此实施例的多端多层电容器10的的示例。
如图7所示,此实施例的多端多层电容器10设置成与接地端子GND和具有预定电位的端子“V”之间的LSI芯片并联。位于图示多端多层电容器10的左侧上的端子电极31到34以及与端子电极31到34相连的内电极14到20构成了一个电容器,而位于图示多端多层电容器10的右侧上的端子电极35到38以及与端子电极35到38相连的内电极22到28构成了另一电容器,这样,两个电容器基本上与LSI芯片并联。
此外,根据应用使形成于此实施例电容器中的两个电容器的电容量相互不同,可以使一个电容器为用于高频的电容器,而另一个为用于低频的电容器。
特别地,在此实施例中,在内电极14到28上未形成引线14A到28A的位置和端子电极31到38之间设有补偿层50。因此,在堆叠基板30A到30H(形成介质层12A的部分)后进行压力粘结处理中,可以有效地防止主体10的介质层12A在由内电极14到28的引线12A到28A形成的主体10的侧面12B上沿堆叠方向Z的坍塌/下陷(与其它部分相比厚度减小)。即,在此实施例的多端多层的陶瓷电容器中,主体10各侧面和中心处的厚度相等。
另外,由于补偿层50在同一平面内相互隔开,夹在内电极14到28之间的介质层12A可牢固地相互连接,可以充分地保证介质层12A之间的粘结面积。结果,可以抑制介质层12A上形成裂缝和气隙,并防止引线14A到28A(引线电极)破裂。此外,还可防止因介质层的不良粘结而引起的结构缺陷,并提高产量。
当观察电容器主体的横截面视图时,可以确定防止了坍塌/下陷、介质层12A的裂缝和气隙的产生,并防止了引线(引线电极)破裂。
而且,在此实施例中,补偿层50由与内电极14到28相同的材料制成,并与内电极同时形成。通过以相同的材料同时地形成补偿层50和内电极14到28(例如,通过丝网印刷方法或金属膜转移方法等),可以实现低成本的生产,并且不增加生产工艺。
此外,在此实施例中,与内电极14到28位于同一平面的补偿层50形成于与通过介质层12A堆叠的另一内电极上的引线14A到28A相对应的位置处。当内电极14到28形成于构成介质层12A的陶瓷基板30A到30H上,且基板在没有补偿层50的情况下堆叠和加压时,内电极的引线14A到28A会由于基板30A到30H的坍塌/下陷而变形。在此实施例中,补偿层50形成于与引线14A到28A相对应的位置处,因此可以有效地防止因引线14A到28A的坍塌/下陷变形而引起的破裂。
此外,补偿层50的宽度W1与引线14A到28A的宽度W2基本相同。这在有效地防止由引线14A到28A的坍塌/下陷变形所引起的破裂方面尤其有利。
应注意到,本发明并不限于上述实施例,可以在本发明的范围内对其进行多种改进。
例如,上述实施例是基于八个端子的多层陶瓷电容器来说明的,其中作为引线电极的引线14A到28A沿主体10的宽度方向Y引出,然而本发明的多端多层陶瓷的电子器件并不限于此。例如,本发明可应用于三维安装的多端多层陶瓷电容器等中,其中引线从四个侧面的各个部分上引出。此外,本发明的多端多层陶瓷电子器件并不限于多层陶瓷电容器,也可以应用于其它多端多层的陶瓷电子器件。
Claims (8)
1.一种多端多层的陶瓷电子器件,包括:
由堆叠介质层而形成的陶瓷主体;
位于所述陶瓷主体内且由所述介质层隔开的多个内电极,各所述内电极具有至少一个朝向所述陶瓷主体的任一侧面引出的引线,每个所述引线相对邻近的内电极的引线位置不同;和
设置在所述陶瓷主体外表面上且通过所述引线与所述多个内电极中的任一个相连的多个端子电极;和
位于所述内电极上未设有所述引线的部分和所述端子电极之间的多个补偿层,所述补偿层的厚度与所述内电极的厚度相同,且所述补偿层与所述内电极和端子电极中的至少一个不相连,并所述补偿层在同一平面上相互隔开。
2.根据权利要求1所述的多端多层的陶瓷电子器件,其特征在于,所述补偿层由与所述内电极相同的材料制成,并与所述内电极同时地形成。
3.根据权利要求1或2所述的多端多层的陶瓷电子器件,其特征在于,与所述内电极位于同一平面的补偿层形成于与通过所述介质层堆叠的另一内电极上的引线相对应的位置处。
4.根据权利要求3所述的多端多层的陶瓷电子器件,其特征在于,所述补偿层的宽度与所述引线的宽度相同。
5.根据权利要求4所述的多端多层的陶瓷电子器件,其特征在于,所述补偿层既不与所述内电极相连,也不与所述端子电极相连。
6.根据权利要求1所述的多端多层的陶瓷电子器件,其特征在于,所述内电极被分成各自包括内电极的多个电极图案区,各电极图案区中的内电极彼此通过所述介质层而相邻,所述多个电极图案区中的任一区中的内电极的电极图案与其它区的内电极的电极图案一一对应的具有相同形状,但是以与所述电极图案所在平面垂直的轴线处的旋转位置不同,其中该轴线作为中心轴线。
7.根据权利要求6所述的多端多层的陶瓷电子器件,其特征在于,所述陶瓷主体为六面体形状,所述多个端子电极分别设置在六面体形的陶瓷主体的四个侧面中的至少二个侧面上。
8.根据权利要求7所述的多端多层的陶瓷电子器件,其特征在于,位于同一侧面上的相邻端子电极是与不同的所述内电极相互连接。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001215145A JP3502988B2 (ja) | 2001-07-16 | 2001-07-16 | 多端子型の積層セラミック電子部品 |
JP215145/01 | 2001-07-16 | ||
JP215145/2001 | 2001-07-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1397965A CN1397965A (zh) | 2003-02-19 |
CN100458989C true CN100458989C (zh) | 2009-02-04 |
Family
ID=19049840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB021268673A Expired - Lifetime CN100458989C (zh) | 2001-07-16 | 2002-07-16 | 多端多层的陶瓷电子器件 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20030011963A1 (zh) |
JP (1) | JP3502988B2 (zh) |
CN (1) | CN100458989C (zh) |
TW (1) | TW548668B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6960366B2 (en) | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
US7463474B2 (en) | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
TWI260657B (en) | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
US7177137B2 (en) | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
US7576968B2 (en) | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
US6982863B2 (en) * | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
GB2406714B (en) * | 2003-04-08 | 2005-11-09 | Avx Corp | Plated terminations |
CN1799112A (zh) * | 2003-04-08 | 2006-07-05 | 阿维科斯公司 | 电镀端头 |
JP4059181B2 (ja) | 2003-09-29 | 2008-03-12 | 株式会社村田製作所 | 多端子型積層セラミック電子部品の製造方法 |
JP2005259982A (ja) | 2004-03-11 | 2005-09-22 | Tdk Corp | 積層セラミックコンデンサ |
JP3747940B2 (ja) * | 2004-06-03 | 2006-02-22 | 株式会社村田製作所 | 積層コンデンサおよびその製造方法 |
JP4650616B2 (ja) * | 2005-01-25 | 2011-03-16 | Tdk株式会社 | 積層電子部品の製造方法 |
JP2006253371A (ja) * | 2005-03-10 | 2006-09-21 | Tdk Corp | 多端子型積層コンデンサ及びその製造方法 |
US7697262B2 (en) | 2005-10-31 | 2010-04-13 | Avx Corporation | Multilayer ceramic capacitor with internal current cancellation and bottom terminals |
US7088569B1 (en) * | 2005-12-22 | 2006-08-08 | Tdk Corporation | Multilayer capacitor |
WO2007102369A1 (ja) * | 2006-03-07 | 2007-09-13 | Kyocera Corporation | セラミック部材の製造方法、並びにセラミック部材、ガスセンサ素子、燃料電池素子、積層型圧電素子、噴射装置、及び燃料噴射システム |
JP4896642B2 (ja) * | 2006-09-12 | 2012-03-14 | Tdk株式会社 | 積層コンデンサ及び電子機器 |
US8238116B2 (en) | 2007-04-13 | 2012-08-07 | Avx Corporation | Land grid feedthrough low ESL technology |
US8446705B2 (en) * | 2008-08-18 | 2013-05-21 | Avx Corporation | Ultra broadband capacitor |
JP5751080B2 (ja) | 2010-09-28 | 2015-07-22 | 株式会社村田製作所 | 積層セラミック電子部品 |
CN102082026A (zh) * | 2010-10-31 | 2011-06-01 | 冯益安 | 同介质多极板分(增)压电容 |
KR101141402B1 (ko) | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
JP6282388B2 (ja) * | 2011-10-24 | 2018-02-21 | デクセリアルズ株式会社 | 静電容量素子、及び共振回路 |
KR101994713B1 (ko) | 2013-04-22 | 2019-07-01 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
KR101514514B1 (ko) * | 2013-04-22 | 2015-04-22 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 실장 기판 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012377A (ja) * | 1998-06-17 | 2000-01-14 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
JP2001155953A (ja) * | 1999-11-26 | 2001-06-08 | Tdk Corp | 三次元搭載用多端子積層セラミックコンデンサ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6579600B1 (en) * | 1996-07-25 | 2003-06-17 | Materials Systems, Inc. | Multilayer capacitor and method |
EP0917165B1 (en) * | 1997-11-14 | 2007-04-11 | Murata Manufacturing Co., Ltd. | Multilayer capacitor |
JP3233090B2 (ja) * | 1998-02-06 | 2001-11-26 | 株式会社村田製作所 | 高圧用積層コンデンサ |
US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
JP3772622B2 (ja) * | 2000-02-03 | 2006-05-10 | 株式会社村田製作所 | 薄膜積層コンデンサおよびその実装方法 |
-
2001
- 2001-07-16 JP JP2001215145A patent/JP3502988B2/ja not_active Expired - Lifetime
-
2002
- 2002-07-10 US US10/191,568 patent/US20030011963A1/en not_active Abandoned
- 2002-07-10 TW TW091115287A patent/TW548668B/zh not_active IP Right Cessation
- 2002-07-16 CN CNB021268673A patent/CN100458989C/zh not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000012377A (ja) * | 1998-06-17 | 2000-01-14 | Murata Mfg Co Ltd | 積層セラミック電子部品及びその製造方法 |
JP2001155953A (ja) * | 1999-11-26 | 2001-06-08 | Tdk Corp | 三次元搭載用多端子積層セラミックコンデンサ |
Also Published As
Publication number | Publication date |
---|---|
US20030011963A1 (en) | 2003-01-16 |
CN1397965A (zh) | 2003-02-19 |
JP2003031435A (ja) | 2003-01-31 |
JP3502988B2 (ja) | 2004-03-02 |
TW548668B (en) | 2003-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100458989C (zh) | 多端多层的陶瓷电子器件 | |
CN100458990C (zh) | 多层陶瓷电子器件 | |
CN102299003B (zh) | 多层陶瓷电容器 | |
JP5218545B2 (ja) | 積層コンデンサ | |
US6657848B2 (en) | Multilayer electronic device and method for producing same | |
US6407907B1 (en) | Multilayer ceramic capacitor | |
CN1783376B (zh) | 多层片状电容器 | |
KR100884902B1 (ko) | 적층 커패시터 및 그 실장구조 | |
CN1661741B (zh) | 层叠电容器 | |
KR101068275B1 (ko) | 적층콘덴서 | |
CN100431067C (zh) | 叠层电容器 | |
TWI321330B (en) | Monolithic capacitor | |
CN1967750B (zh) | 多层芯片电容器 | |
CN100565730C (zh) | 多层电容器 | |
WO2007060818A1 (ja) | 積層コンデンサ | |
JP5267548B2 (ja) | 積層コンデンサ | |
CN216162684U (zh) | 线圈部件及包含该线圈部件的滤波器电路 | |
CN206976139U (zh) | 共模噪声滤波器 | |
US20010030593A1 (en) | Complex electronic component | |
US20080225463A1 (en) | Layered capacitor and mounting structure | |
CN101465204B (zh) | 叠层电容器阵列 | |
JP3563665B2 (ja) | 積層型電子回路部品 | |
JP3923723B2 (ja) | 積層型電子部品 | |
CN206471231U (zh) | 具有多个端电极的积层电容器 | |
JP3563664B2 (ja) | 積層型電子回路部品及び積層型電子回路部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20090204 |
|
CX01 | Expiry of patent term |