CN100454766C - 解码用ldpc码编码的数据的解码装置和方法 - Google Patents
解码用ldpc码编码的数据的解码装置和方法 Download PDFInfo
- Publication number
- CN100454766C CN100454766C CNB2005100794632A CN200510079463A CN100454766C CN 100454766 C CN100454766 C CN 100454766C CN B2005100794632 A CNB2005100794632 A CN B2005100794632A CN 200510079463 A CN200510079463 A CN 200510079463A CN 100454766 C CN100454766 C CN 100454766C
- Authority
- CN
- China
- Prior art keywords
- check matrix
- unit
- decoding
- ldpc
- detecting unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
- H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
- H03M13/1105—Decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/63—Joint error correction and other techniques
- H03M13/6337—Error control coding in combination with channel estimation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0047—Decoding adapted to other signal detection operation
- H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
信道状态检测单元依据导频信号检测在发射装置和接收装置之间的信道的状态。在校验矩阵重建单元中存储被使用用于在发射装置中进行LDPC编码的参考校验矩阵。校验矩阵重建单元依据信道状态检测单元的检测结果重建参考校验矩阵。LDPC解码单元通过基于从校验矩阵重建单元提供的校验矩阵,为从检测单元输入的编码位序列中每一位的似然值执行LDPC解码操作,来获得在接收数据中每一位的概率值。硬判决单元使接收数据中每一位的概率值经受硬判决并获得接收数据。
Description
相关申请的交叉引用
这个申请基于2004年6月23日提出的在先日本专利申请2004-185390,并且要求该申请的优先权,该申请的全部内容通过引用包含在此。
技术领域
这个发明涉及在例如通信系统、信息输入/输出系统等中采用的使用LDPC(低密度奇偶校验)码的解码装置和方法。
背景技术
众所周知,LDPC码是由稀疏校验矩阵定义的块码,而且通过重复解码来进行解码。LDPC码在二分图(bipartite graph)上创建,并且具有这样一个特性,即二分图的结构对发射误码率特性有大的影响。
众所周知,通过优化二分图的结构,LDPC码能够形成高效的编码器。一种形成实质上最优的编码器的方法现在被引入到二进制对称通信信道(在发射机和接收机之间的发射路径)中。
此外,构思了一种在除了二进制对称信道或者时间或频率变化的信道之外的信道中,通过从接收侧到发射侧执行反馈、获得最优编码器结构的方法(例如,日本专利申请KOKAI公开2003-198383)。
时间变化的信道的示例为,在包含衰减的移动通信和包含许多多路径的室内通信中使用的CDMA(码分多址)、OFDM(正交频分多路复用)等。
除了二进制对称信道之外的信道的调制方法的示例为,M值PSK(相移键控)、M值QAM(正交调幅)、M值ASK(幅移键控)、M值AMPM(调幅-调相)、M值PPM(脉冲位置调制)等。
然而,在上述从接收侧向发射侧执行反馈的方法中,发射(编码)侧和接收(解码)侧都需要依据信道状态重建系统,而且允许从接收侧向发射侧发送信道状态的反馈信道需要是安全的。为此,如果以传统方法优化编码器结构,则信道的使用效率低,而且适应于该信道状态的速度是慢的。
发明内容
已经实现了本发明来解决上述问题。本发明的目的是提供一种解码装置,其中即使采用了除了二进制对称信道或者时间或频率变化的信道之外的信道,也不降低信道的使用效率,而且适应于该信道状态的速度是高的。
依据本发明的一个方面,提供了一种能够解码用LDPC码编码的数据的解码装置,其中编码的数据是从发射机发射的。解码装置包含:检测单元,被配置为检测接收的信号,以获得编码数据中的每个二进制位的似然值;信道状态检测单元,被配置为检测接收信号的发射信道的状态;校验矩阵重建单元,被配置为基于所述信道状态检测单元的检测结果通过行操作来通过矩阵运算重建预置LDPC码的校验矩阵,以获得该校验矩阵的导出矩阵;以及解码单元,被配置为依据该导出矩阵通过使用似然值解码编码的数据。
根据本发明的另一方面,提供了一种能够解码用LDPC码编码的数据的解码装置,其中编码数据是从发射机发射的,该装置包含:检测单元,被配置为检测接收的信号,以获得编码数据中的每个二进制位的似然值;信道状态检测单元,被配置为检测接收信号的发射信道的状态;校验矩阵重建单元,被配置为基于信道状态检测单元的检测结果通过行操作重建预置LDPC码的校验矩阵,以获得该校验矩阵的导出矩阵;第一解码单元,被配置为依据该导出矩阵、通过使用似然值解码编码的数据;第二解码单元,被配置为依据该导出矩阵、通过使用似然值解码编码的数据;以及解码信息合成单元,被配置为基于第一解码单元和第二解码单元的输出,生成解码的数据。
根据本发明的另一方面,提供了一种能够解码用LDPC码编码的数据的解码方法,其中编码数据是从发射机发射的,该方法包含:检测接收的信号,以获得编码数据中的每个二进制位的似然值;检测所接收的从发射机发射的信号的发射信道的信道状态;基于对信道状态的检测结果通过行操作重建预置LDPC码的校验矩阵,以获得该校验矩阵的导出矩阵;以及依据该导出矩阵、通过使用似然值解码编码的数据。
依据本发明的解码装置,即使采用了除了二进制对称信道或者时间或频率变化的信道之外的信道,也通过把校验矩阵转换为导出矩阵来执行解码操作。因此,信道的使用效率没有变低。适应于该信道状态的速度变为高。
附图说明
图1示出了依据本发明第一实施例在接收装置中的操作原理的例图;
图2示出了一个矩阵,其说明依据本发明第一实施例的接收装置中的操作原理;
图3示出了一个矩阵,其说明依据本发明第一实施例的接收装置中的操作原理;
图4示出了一个矩阵,其说明依据本发明第一实施例的接收装置中的操作原理;
图5示出了依据本发明第一实施例的接收装置的框图;
图6示出了说明图5所示的接收装置的操作的矩阵;
图7示出了图5所示的接收装置的操作的说明;
图8示出了图5所示的接收装置的修改示例的框图;
图9示出了应用了图5所示的接收装置的修改示例的通信系统的框图;
图10示出了依据本发明第二实施例的接收装置的框图;
图11说明了形成8PSK调制中的信号点的位的可靠性;
图12示出了应用了图10所示的接收装置的修改示例的通信系统的框图;
图13示出了应用了图10所示的接收装置的修改示例的通信系统的框图;
图14示出了依据本发明第三实施例的接收装置的框图;以及
图15示出了图14所示的接收装置的修改示例的框图。
具体实施方式
下面将参考附图对本发明的实施例进行说明。
当使用LDPC码时,在二分图上形成编码器。由生成矩阵编码信息,该生成矩阵由基于编码器的校验矩阵生成。例如,如果编码器由图1所示的二分图表示,则如图2所示形成校验矩阵。在图1中,a、b、c、d、e、f、g、h表示变量节点,且A、B、C、D表示校验节点。在变量节点的圆圈和校验节点的方形每一个中的数字表示和其它节点的连接的数目。
在校验矩阵中,行向量分别对应于变量节点a、b、c、d、e、f、g、h,而且列向量分别对应于校验节点A、B、C、D。此外,“1”表示变量节点与和其对应的校验节点彼此相连,而“0”表示变量节点不与和其对应的校验节点连接。
在这个校验矩阵中,能够执行和普通行列式相同的操作。例如,如同普通行列式的操作那样,增加或者交换任意的行向量。众所周知,通过这些操作获得的行列式源自于操作前的行列式,而且操作结果是不变的。换句话说,即使在为LDPC而采用的校验矩阵中增加或者交换了任意的行向量,编码器的功能也是相同的。不用说,解码器的操作也是相同的。
例如,如果在图2所示的校验矩阵中,把第一行添加到第二行和第四行中,则能够获得图3所示的校验矩阵。如图4所示,对应于通过这样的行操作获得的校验矩阵(在下文中称作导出校验矩阵)的二分图,不同于图1中的二分图。
然而,即使在图2的校验矩阵(即图1的二分图)中和图3的导出校验矩阵(即图4的二分图)中,编码器的操作也是相同的。通过使用这些校验矩阵中的任何一个,能够借此对通过使用图2中的校验矩阵创建的编码序列进行解码。
因此,在校验矩阵中执行行操作不会对解码产生影响。然而,通过行操作重建校验矩阵修改了二分图的结构,并且改变了整个通信系统的特性。
本发明人已经注意到这一点,以便通过按照校验矩阵的矩阵运算改变LDPC码的解码特性,来提供能够适应于信道的时间和频率变化的高可靠性的解码系统。
接下来,将说明向在通信系统的接收装置中提供的解码装置应用依据本发明的解码电路。
图5示出了依据本发明第一实施例的接收装置的结构。接收装置包含解调单元501、检测单元502、LDPC解码单元503、信道状态检测单元504、校验矩阵重建单元505和硬判决单元506。
解调单元501经由天线(未显示)接收从发射装置发射的无线电信号,并且以例如8PSK(相移键控)方案解调接收的无线电信号。检测单元502通过检测解调单元501的解调结果,输出编码的位序列中的每一位的似然值。每一位的似然值被输出到LDPC解码单元503。
信道状态检测单元504依据解调单元501的解调结果中的导频信号,检测在发射装置和接收装置之间的信道的状态。表示所检测的信道状态的信息,作为信道信息被输出到校验矩阵重建单元505。
在校验矩阵重建单元505中存储为在发射装置中进行LDPC编码而采用的校验矩阵(在下文中称作参考校验矩阵)。校验矩阵重建单元505依据从信道状态检测单元504提供的信道信息,在参考校验矩阵上执行行操作并且重建参考校验矩阵,以获得从该参考校验矩阵导出的校验矩阵(在下文中称作导出校验矩阵)。通过重建获得的导出校验矩阵被提供给LDPC解码单元503。
LDPC解码单元503通过基于从校验矩阵重建单元505提供的导出校验矩阵,在从检测单元502输入的编码位序列中的每一位的似然值上执行LDPC解码操作,来输出接收数据中每一位的概率值。硬判决单元506在概率值上执行硬判决并且获得接收数据。
接下来,将描述由校验矩阵重建单元505进行的校验矩阵重建操作。
依据由信道状态检测单元504检测的信道状态,校验矩阵重建单元505在参考校验矩阵上执行行操作,以便改变在二分图中每个变量节点的程度(即,和每个变量节点连接的分支数目)。
这里假定,存储在校验矩阵重建单元505中的参考校验矩阵和图2所示的校验矩阵相同。在这种情况下,二分图具有上述图1所示的结构。例如,如果由信道状态检测单元504检测的信道状态表示分配给变量节点c的似然值为低可靠性的,则校验矩阵重建单元505在参考校验矩阵上执行行操作,以便增加和变量节点c连接的分支数目。
图1中,变量节点c与校验节点B和D相连,但是没有和校验节点A或者C相连。校验矩阵重建单元505检测这个连接,并且基于异或逻辑,向对应于连接的校验节点B和D的行向量增加对应于未连接的校验节点A的行向量。
通过执行这样的行操作,参考校验矩阵变为图6所示的导出校验矩阵。换句话说,通过校验矩阵重建单元505的行操作,形成图7所示的二分图,而且增加被分配了低可靠性似然值的变量节点c的程度。
因此,将由校验矩阵重建单元505获得的导出校验矩阵提供给LDPC解码单元503。LDPC解码单元503由此以次数多于用参考校验矩阵执行LDPC解码操作的次数,执行关于变量节点c的操作。换句话说,增加了执行关于具有低可靠性似然值的变量节点的操作的次数,并且因此能够增强可靠性。
在具有上述结构的接收装置中,由信道状态检测单元504监控与发射装置的信道的状态,基于监控结果重建预存储的参考校验矩阵,并且基于通过重建获得的导出校验矩阵、通过LDPC解码操作执行解码。
依据具有上述结构的接收装置,所使用的信道不局限于二进制对称信道。即使使用了时间和频率变化的信道,也能够通过使用响应于信道状态的导出校验矩阵执行解码,而且由此能够获得高的传输质量。此外,因为不需要进行和发射侧的协商,所以没有降低信道的使用效率,而且适应于该信道状态的速度为高的。
本发明不局限于上述实施例。例如,本发明还能够应用于发射数据在发射装置中被交织的情况。在这种情况下,在检测单元502和LDPC解码单元503之间提供了去交织器。去交织器去交织检测单元502的输出,并且向LDPC解码单元503输出该去交织结果。
在上述实施例中,LDPC解码单元503基于由校验矩阵重建单元505重建的导出校验矩阵,执行LDPC解码操作。代替这个,例如,LDPC解码单元503可以基于最初预置的参考校验矩阵执行LDPC解码操作,并且在这个LDPC解码操作的迭代操作期间,依据由校验矩阵重建单元505重建的导出校验矩阵执行LDPC解码操作。
可以为LDPC的每个块执行由校验矩阵重建单元505进行的校验矩阵重建。此外,可以基于信道状态检测单元504的检测结果,通过使用相同的校验矩阵解码多个块。
此外,还能够构思图8所示的结构。在图8所示的解码装置中,由图5所示的解码装置中的LDPC解码单元503最初获得的解码结果,作为加权系数反映在检测单元502的检测结果上。
图8中,检测单元802通过检测解调单元801的解调结果,输出编码的位序列中每一位的似然值。
每一位的似然值被暂时存储在检测单元802内部提供的缓冲存储器中,并且被输出到LDPC解码单元803。
信道状态检测单元804依据解调单元801的解调结果中的导频信号,检测在发射装置和接收装置之间的信道的状态。表示所检测的信道状态的信息,作为信道信息被输出到校验矩阵重建单元805。
校验矩阵重建单元805中存储被使用来构造用于在发射装置中进行LDPC编码的生成矩阵的校验矩阵(在下文中称作参考校验矩阵)。校验矩阵重建单元805响应于从信道状态检测单元804提供的信道信息,重建参考校验矩阵。通过重建获得的校验矩阵(在下文中称作导出校验矩阵)被提供给LDPC解码单元803。
LDPC解码单元803通过基于从校验矩阵重建单元805提供的导出校验矩阵,在从检测单元802输入的编码位序列中的每一位的似然值上执行LDPC解码操作,来输出接收数据中每一位的概率值。概率值作为在先概率值输出到检测单元802。
检测单元802利用和其对应的在先概率值,加权存储在缓冲存储器中的每个似然值。因此,用该在先概率值对通过检测获得的、编码位序列中每一位的似然值进行加权,并且向LDPC解码单元803输出该加权的似然值。
LDPC解码单元803使用由校验矩阵重建单元805重建的导出校验矩阵,在加权的似然值上执行LDPC解码操作,并且获得接收数据中每一位的概率值。概率值作为辅助概率值输出到硬判决单元806。硬判决单元806执行辅助概率值的硬判决以获得接收数据。
在具有上述结构的接收装置中,由信道状态检测单元804监控与发射装置的信道的状态,依据该监控结果重建预存储的参考校验矩阵,并且由LDPC解码单元803获得概率值。在那之后,概率值作为权重被反映在要进行LDPC解码的似然值上,并且由LDPC解码单元803在LDPC解码操作中进行进一步处理。因此能够获得较高的传输质量。
顺便提及,发射数据在发射装置中经常被交织,以保持编码数据和发送符号的独立性。上述结构也能够应用于这个情况。图9示出了执行交织的通信系统的结构示例。
在发射装置910中,LDPC编码单元911基于参考校验矩阵编码发射数据并且输出编码的位序列。该位序列由交织器912进行交织。
映射单元913执行映射,以把由交织器912交织的位序列拆分成为对应于后续阶段的M-ary(M进制)调制单元914的单位的位序列(M取任意正值)。M-ary调制单元914基于映射单元913的映射结果执行M-ary调制。例如,M-ary调制单元914使用映射的位序列,以8PSK等方案执行载波的M-ary调制。这样获得的发射信号经由天线(未显示)发射到接收装置920。
在接收装置920中,发射信号由天线(未显示)作为接收信号接收,并且被输入到解调单元921中。解调单元921以8PSK方案解调接收信号。检测单元922检测解调单元921的解调结果,并且获得编码的位序列中每一位的似然值。每一位的似然值被暂时存储在检测单元922中提供的缓冲存储器中,并且也由去交织器923进行去交织,并且被输出到LDPC解码单元924。
信道状态检测单元926依据解调单元921的解调结果中的导频信号,检测在发射装置910和接收装置920之间的信道的状态。表示所检测的信道状态的信息,作为信道信息被输出到校验矩阵重建单元927。
在校验矩阵重建单元927中存储被用于构造在发射装置910中进行LDPC编码的生成矩阵的参考校验矩阵。校验矩阵重建单元927依据从信道状态检测单元926提供的信道信息,重建参考校验矩阵,以获得从参考校验矩阵导出的校验矩阵(在下文中称作导出校验矩阵)。通过重建获得的导出校验矩阵被提供给LDPC解码单元924。
LDPC解码单元924通过基于从校验矩阵重建单元927提供的导出校验矩阵,在从去交织器923输入的、去交织了的位序列中的每一位的似然值上执行LDPC解码操作,来输出接收数据中每一位的概率值。在交织器925中交织该概率值,并且将该值作为在先概率值输出到检测单元922。
检测单元922用和其对应的在先概率值,加权存储在缓冲存储器中的每个似然值。因此,用在先概率值对通过检测获得的编码位序列中每一位的似然值进行加权,而且向去交织器923输出该加权的似然值。
去交织器923去交织加权的似然值,然后向LDPC解码单元924输出加权的似然值。LDPC解码单元924使用由校验矩阵重建单元927重建的导出校验矩阵,在加权的似然值上执行LDPC解码操作,并且获得接收数据中每一位的概率值。
该概率值作为辅助概率值输出到硬判决单元928。硬判决单元928执行辅助概率值的硬判决以获得接收数据。
如上所述,如果在发射装置910中执行了交织,则在检测单元922和LDPC解码单元924之间提供去交织器923,并且在反馈回路中提供交织器925。
接下来,将描述依据本发明第二实施例的接收装置1020。图10示出了向接收装置1020发射一个发射信号的发射装置1010的结构,和接收装置1020的结构。
在发射装置1010中,LDPC编码单元1011基于参考校验矩阵编码发射数据,并且输出编码的位序列。映射单元1012执行映射,以把编码的位序列拆分为对应于后续阶段的M-ary调制单元1013的单位的位序列。
M-ary调制单元1013基于映射单元1012的映射结果执行M-ary调制。例如,M-ary调制单元1013使用映射的位序列,以8PSK等方案执行载波的M-ary调制。这样获得的发射信号经由天线(未显示)发射到接收装置1020。
在接收装置1020中,发射信号由天线(未显示)作为接收信号接收,并且被输入到解调单元1021中。解调单元1021以8PSK方案解调接收信号。检测单元1022检测解调单元1021的解调结果,并且获得编码的位序列中每一位的似然值。每一位的似然值被输出到LDPC解码单元1023。
校验矩阵重建单元1024存储被使用用于在发射装置1010中进行LDPC编码的参考校验矩阵,并且对应于映射单元1012的映射算法。校验矩阵重建单元1024,依据参考校验矩阵和映射算法,重建参考校验矩阵,以获得从参考校验矩阵导出的校验矩阵(在下文中称作导出校验矩阵)。通过重建获得的导出校验矩阵被提供给LDPC解码单元1023。
LDPC解码单元1023通过基于从校验矩阵重建单元1024提供的导出校验矩阵,在从检测单元1022输入的每一位的似然值上执行LDPC解码操作,来输出接收数据中每一位的概率值。硬判决单元1025执行该概率值的硬判决并且获得接收数据。
接下来,将描述由校验矩阵重建单元1024进行的校验矩阵重建操作。
校验矩阵重建单元1024依据在发射装置1010中使用的参考校验矩阵和映射算法,在参考校验矩阵上执行行操作,以便改变二分图中每个变量节点的程度(即,和每个变量节点连接的分支数目)。
在具有上述结构的M-ary调制单元1013中,执行8PSK调制。在8PSK调制中,一个符号表示如图11所示的3位数据,但是每一位都具有不同的错误概率。换句话说,和相邻信号点比较起来,第一位的数据是不同的。在该数据中,将以高的可能性出现错误,而且错误概率是高的。
相反,在由虚线划分的两个组中,在信号点中第三位的数据是共用的。在该数据中,和第一位中的数据相比,将以小的可能性出现错误而且错误概率是低的。在由实线划分的四个组中,信号点中的第二位的数据是共用的。在该数据中,和第一位中的数据相比,将以小的可能性出现错误,但是和第三位中的数据相比,将以高可能性出现错误。
因此,在相同信号点处映射的多个位具有不同的错误概率。因此,校验矩阵重建单元1024在参考校验矩阵上执行行操作,以使被分配了高错误概率的位的变量节点具有更多数目的和校验节点连接的分支。
将由校验矩阵重建单元1024这样重建的导出校验矩阵提供给LDPC解码单元1023。因此LDPC解码单元1023,以比使用参考校验矩阵的LDPC解码操作更多的次数,执行有关被分配了高错误概率的位的变量节点的操作。换句话说,就低可靠性的似然值而言,通过增加对变量节点执行操作的次数来增强可靠性。
如上所述,在对应于M-ary调制的接收装置1020中,依据由一个符号表示的每一位的误码率,重建预存储在校验矩阵重建单元1024中的参考校验矩阵,并且基于通过重建获得的导出校验矩阵,在LDPC解码操作中执行解码。
因此,依据具有上述结构的接收装置1020,即使使用了M-ary调制,也能够通过重建校验矩阵以及增加执行有关低可靠性似然值的操作的次数,来执行解码,而且因此能够获得高传输质量。
本发明不局限于上述实施例。例如,本发明还能够应用于发射数据在发射装置1010中被交织的情况。在这种情况下,在检测单元1022和LDPC解码单元1023之间提供了去交织器。去交织器对检测单元1022的输出进行去交织,并且向LDPC解码单元1023输出该去交织结果。
在上述实施例中,LDPC解码单元1023基于由校验矩阵重建单元1024重建的导出校验矩阵,执行LDPC解码操作。然而,代替这个,LDPC解码单元1023可以,例如基于最初预置的参考校验矩阵执行LDPC解码操作,并且在这个LDPC解码操作的迭代操作期间,基于由校验矩阵重建单元1024重建的导出校验矩阵执行LDPC解码操作。
此外,还能够构思图12所示的结构。在图12所示的解码装置中,由图10所示的解码装置中的LDPC解码单元1023最初获得的解码结果,作为加权系数反映在检测单元1002的检测结果上。发射装置1010的结构和图10所示的那个发射装置的结构相同。
在图12中,检测单元1222通过检测解调单元1221的解调结果,输出编码的位序列中每一位的似然值。每一位的似然值被暂时存储在检测单元1222内部提供的缓冲存储器中,并且被输出到LDPC解码单元1223。
校验矩阵重建单元1224存储被使用用于在发射装置1010中进行LDPC编码的参考校验矩阵,并且对应于映射单元1012的映射算法。校验矩阵重建单元1224,依据该参考校验矩阵和映射算法,重建参考校验矩阵,并且获得从参考校验矩阵导出的校验矩阵(在下文中称作导出校验矩阵)。通过重建获得的导出校验矩阵和通过校验矩阵重建单元1024获得的那个矩阵相同,并且被提供给LDPC解码单元1223。
LDPC解码单元1223通过基于从校验矩阵重建单元1224提供的导出校验矩阵,在从检测单元1222输入的编码位序列中的每一位的似然值上执行LDPC解码操作,来输出接收数据中每一位的概率值。概率值作为在先概率值被输出到检测单元1222。
检测单元1222用和其对应的在先概率值,加权存储在缓冲存储器中的每个似然值。因此,用该在先概率值加权通过检测获得的、编码位序列中每一位的似然值,而且向LDPC解码单元1223输出该加权的似然值。
LDPC解码单元1223使用由校验矩阵重建单元1224重建的导出校验矩阵,在加权的似然值上执行LDPC解码操作,并且获得接收数据中每一位的概率值。该概率值作为辅助概率值输出到硬判决单元1225。硬判决单元1225执行辅助概率值的硬判决以获得接收数据。
如上所述,在对应于M-ary调制的接收装置1220中,依据由一个符号表示的每一位的误码率,重建预存储在校验矩阵重建单元1224中的参考校验矩阵。LDPC解码单元1223首先基于通过重建获得的导出校验矩阵获得在先概率值,并且在似然值上执行LDPC解码之前,把该在先概率值作为权重反映到似然值上。然后,在LDPC解码单元1223中,在在先概率值上执行LDPC解码操作。因此能够获得较高的传输质量。
此外,可以把第一实施例中的信道状态检测单元504添加到图12的接收装置1220上,以便校验矩阵重建单元1224能够依据参考校验矩阵、映射算法以及由信道状态检测单元504检测的信道状态信息,重建参考校验矩阵。
图13中示出了作为接收装置1320的结构的应用。发射装置1010的结构和图10所示的相同。在图13中,检测单元1322通过检测解调单元1321的解调结果,输出编码的位序列中每一位的似然值。每一位的似然值被暂时存储在检测单元1322内部提供的缓冲存储器中,并且被输出到LDPC解码单元1323。
信道状态检测单元1326依据解调单元1321的解调结果中的导频信号,检测在发射装置1010和接收装置1320之间的信道的状态。表示所检测的信道状态的信息,作为信道信息被输出到校验矩阵重建单元1324。
校验矩阵重建单元1324存储被使用用于在发射装置1010中进行LDPC编码的参考校验矩阵,并且对应于映射单元1012的映射算法。校验矩阵重建单元1324,依据该参考校验矩阵、映射算法和信道信息,重建参考校验矩阵,并且获得从参考校验矩阵导出的校验矩阵(在下文中称作导出校验矩阵)。通过重建获得的导出校验矩阵和通过校验矩阵重建单元1024获得的那个矩阵相同,并且依据信道信息而发生改变。
LDPC解码单元1323通过基于从校验矩阵重建单元1324提供的导出校验矩阵,在从检测单元1322输入的编码位序列中的每一位的似然值上执行LDPC解码操作,来输出接收数据中每一位的概率值。该概率值作为在先概率值被输出到检测单元1322。
检测单元1322用和其对应的在先概率值,加权存储在缓冲存储器中的每个似然值。因此,用该在先概率值对通过检测获得的、编码位序列中每一位的似然值进行加权,而且向LDPC解码单元1323输出该加权的似然值。
LDPC解码单元1323使用由校验矩阵重建单元1324重建的导出校验矩阵,在加权的似然值上执行LDPC解码操作,并且计算接收数据中每一位的概率值。概率值作为辅助概率值被输出到硬判决单元1325。硬判决单元1325执行辅助概率值的硬判决以获得接收数据。
如上所述,在对应于M-ary调制的接收装置1320中,依据由一个符号表示的每一位的误码率,重建预存储在校验矩阵重建单元1324中的参考校验矩阵。LDPC解码单元1323首先基于通过重建获得的导出校验矩阵获得主要概率值,然后在似然值上执行LDPC解码之前,把该主要概率值作为权重反映到似然值上。然后,在LDPC解码单元1323中,在在先概率值上执行LDPC解码操作。因此能够获得较高的传输质量。
在通过校验矩阵重建单元1324执行的参考校验矩阵重建中,考虑了由信道状态检测单元1326检测的、在发射装置1010和接收装置1320之间的信道状态。因此,即使当使用的信道不仅仅局限于二进制对称信道,而是时间和频率变化的信道时,也能够通过依据信道状态重建校验矩阵来执行解码,并且因此能够获得高的传输质量。此外,因为不需要进行和发射侧的协商,所以没有降低信道的使用效率,而且适应于该信道状态的速度是高的。
接下来,将描述依据本发明第三实施例的接收装置。图14示出了该接收装置的结构。接收装置包含解调单元1401、检测单元1402、LDPC解码单元1403a和1403b、信道状态检测单元1404、校验矩阵重建单元1405、解码信息合成单元1406和硬判决单元1407。
解调单元1401经由天线(未显示)接收从发射装置发射的无线电信号,并且以例如8PSK方案解调接收的无线电信号。检测单元1402通过检测解调单元1401的解调结果,输出编码的位序列中的每一位的似然值。每一位的似然值被输出到每个LDPC解码单元1403a和1403b。
信道状态检测单元1404依据解调单元1401的解调结果中的导频信号,检测在发射装置和接收装置之间的信道的状态。表示所检测的信道状态的信息,作为信道信息被输出到校验矩阵重建单元1405。
在校验矩阵重建单元1405中存储被使用用于在发射装置中进行LDPC编码的校验矩阵(在下文中称作参考校验矩阵)。校验矩阵重建单元1405依据从信道状态检测单元1404提供的信道信息重建参考校验矩阵,并且获得从参考校验矩阵导出的校验矩阵(在下文中称作导出校验矩阵)。然后,校验矩阵重建单元1405将通过重建获得的导出校验矩阵提供给LDPC解码单元1403a,以及把参考校验矩阵提供给LDPC解码单元1403b。
LDPC解码单元1403a和1403b分别通过基于从校验矩阵重建单元1405提供的导出校验矩阵和参考校验矩阵,在从检测单元1402输入的编码位序列中的每一位的似然值上执行LDPC解码操作,来计算接收数据中每一位的概率值。
解码信息合成单元1406以和其对应的位单位为单位合成分别通过LDPC解码单元1403a和1403b获得的概率值,然后向硬判决单元1407输出合成的概率值。硬判决单元1407在通过合成获得的概率值上执行硬判决,并且获得接收数据。
如上所述,接收装置包含两个LDPC解码单元1403a和1403b,促使解码单元基于彼此不同的校验矩阵执行LDPC解码操作,并且合成校验矩阵的两个操作结果以获得解码数据。
因此,即使信道状态改变了,和使用单个LDPC解码单元相比,也能够在LDPC解码单元1403a和1403b任何一个中执行适当的LDPC解码操作,并且因此能够获得高的传输质量。
此外,接收装置通过信道状态检测单元1404监控与发射装置的信道的状态,并且促使LDPC解码单元1403a通过基于依据监控结果重建的导出校验矩阵的LDPC解码操作,执行解码。
因此,即使当使用的信道不仅仅局限于二进制对称信道,而是时间和频率变化的信道时,也能够通过依据信道状态重建导出校验矩阵来执行解码,并且因此能够获得高的传输质量。此外,因为不需要进行和发射侧的协商,所以没有降低信道的使用效率,而且适应于该信道状态的速度为高的。
本发明不局限于上述实施例。在解码信息合成单元1406中合成LDPC解码单元1403a和1403b的解码结果。然而,例如,可以提供选择单元和控制单元来代替解码信息合成单元1406,而且选择单元可以有选择地向硬判决单元1407输出LDPC解码单元1403a和1403b的解码结果的任何一个。在这种情况下,选择单元的切换控制由控制单元实施。选择单元的选择被认为是取决于信道状态检测单元1404的检测结果、LDPC解码单元1403a和1403b的解码结果的质量监测结果等。
因为LDPC解码单元1403a和1403b基于彼此不同的校验矩阵执行LDPC解码操作,所以在解码聚合(converge)的迭代操作之前经过的时间可能是不同的。然而,能够提供监控两个操作的进行状态的控制单元,以便当一个解码单元的校正子(syndrome)变为“0”时,控制单元结束另一个解码单元的解码。
此外,这个实施例还能够应用于发射数据在发射装置中被交织的情况。在这种情况下,在检测单元1402之后立即提供去交织器。去交织器去交织检测单元1402的输出,并且向LDPC解码单元1403a和1403b输出这个结果。
在上述实施例中,LDPC解码单元1403a基于由校验矩阵重建单元1405重建的导出校验矩阵,执行LDPC解码操作。
代替这个,例如,LDPC解码单元1403a可以基于最初预置的参考校验矩阵执行LDPC解码操作,并且在这个LDPC解码操作的迭代操作期间,基于由校验矩阵重建单元1405重建的导出校验矩阵,执行LDPC解码操作。
可以为LDPC的每个块执行由校验矩阵重建单元1405进行的校验矩阵重建。此外,可以基于信道状态检测单元1404的检测结果,通过使用相同的校验矩阵解码多个块。
此外,还能够构思图15所示的结构。在图15所示的解码装置中,由图14所示的解码装置中的解码信息合成单元1406最初获得的解码结果,作为加权系数反映在检测单元1402的检测结果上。
在图15中,检测单元1502通过检测解调单元1501的解调结果,获得编码的位序列中每一位的似然值。每一位的似然值被暂时存储在检测单元1502中提供的缓冲存储器中,并且被输出到LDPC解码单元1503a和1503b。
信道状态检测单元1504依据解调单元1501的解调结果中的导频信号,检测在发射装置和接收装置之间的信道的状态。表示所检测的信道状态的信息,作为信道信息被输出到校验矩阵重建单元1505。
在校验矩阵重建单元1505中存储被使用用于在发射装置中进行LDPC编码的校验矩阵(在下文中称作参考校验矩阵)。校验矩阵重建单元1505依据从信道状态检测单元1504提供的信道信息,重建参考校验矩阵,并且获得从参考校验矩阵导出的校验矩阵(在下文中称作导出校验矩阵)。然后,校验矩阵重建单元1505将通过重建获得的导出校验矩阵提供给LDPC解码单元1503a,以及把参考校验矩阵提供给LDPC解码单元1503b。
LDPC解码单元1503a和1503b分别通过基于从校验矩阵重建单元1505提供的导出校验矩阵和参考校正矩阵,在从检测单元1502输入的编码位序列中的每一位的似然值上执行LDPC解码操作,来输出接收数据中每一位的概率值。
解码信息合成单元1506以和其对应的位单位为单位,合成分别由LDPC解码单元1503a和1503b获得的概率值。合成的概率值作为主要概率值被输出到检测单元1502。
检测单元1502利用和其对应的主要概率值对存储在缓冲存储器中的每个似然值进行加权。因此,用该在先概率值对通过检测获得的、编码位序列中每一位的似然值进行加权,而且向LDPC解码单元1503a和1503b输出该加权的似然值。
LDPC解码单元1503a和1503b中的每一个基于从校验矩阵重建单元1505提供的导出校验矩阵,在从检测单元1502输入的编码位序列中的每一位的似然值上执行LDPC解码操作,并且获得接收数据中每一位的概率值。
解码信息合成单元1506以和其对应的位单位为单位,合成分别由LDPC解码单元1503a和1503b获得的概率值。通过合成获得的概率值,作为辅助概率值被输出到硬判决单元1507。
硬判决单元1507在辅助概率值上执行硬判决并且获得接收数据。
如上所述,在接收装置中,分别由LDPC解码单元1503a和1503b获得概率值。在那之后,把所获得的概率值的合成值(在先概率值)作为权重反映在要被LDPC解码的似然值上,并且进一步在LDPC解码单元1503a和1503b中进行LDPC解码。因此能够获得较高的传输质量。
在图14或者图15所示的接收装置中,提供了信道状态检测单元1404或者1504以依据信道状态重建参考校验矩阵。代替这个或者除这个之外,例如,类似于图10所示的校验矩阵重建单元1024,校验矩阵重建单元1405或者1505可以对应于M-ary调制,并且依据由一个符号表示的每一位的误码率,重建参考校验矩阵。
本发明不局限于上述实施例,而且能够以各种方式修改本发明的组成元素而没有背离本发明的精神和范围。此外,还能够从这些实施例中公开的多个组成元素的任何适当组合中提取本发明的各个方面。可以在这些实施例中公开的所有组成元素中删除某些组成元素。不同实施例中描述的组成元素可以任意组合。
在上述实施例中,本发明应用于无线电通信系统,但是不局限于此。本发明还能够应用于能够通过使用LDPC码输入、输出和传输信息、诸如通讯设备、硬盘驱动器、音频设备等各种连线设备。
本领域技术人员容易想到另外的优点和修改。因此,本发明的宽阔方面不局限于此处显示和描述的特定细节和代表性实施例。因此,可以进行各种修改,而没有背离由权利要求和它们的等效含义所定义的、总体发明思想的精神或者范围。
Claims (8)
1、一种能够解码用LDPC码编码的数据的解码装置,其中编码数据是从发射机发射的,该装置包含:
检测单元,被配置为检测接收的信号,以获得编码数据中的每个二进制位的似然值;
信道状态检测单元,被配置为检测接收信号的发射信道的状态;
校验矩阵重建单元,被配置为基于所述信道状态检测单元的检测结果通过行操作来重建预置LDPC码的校验矩阵,以获得该校验矩阵的导出矩阵;以及
解码单元,被配置为依据该导出矩阵、通过使用似然值解码编码的数据。
2、如权利要求1所述的解码装置,进一步包含:解调单元,被配置为解调通过M-ary调制生成的信号,该M-ary调制把编码数据中的多个二进制数据项分配给一个信号点。
3、如权利要求2所述的解码装置,其特征在于:校验矩阵重建单元依据分配给信号点的多个二进制位中的每一个的可靠性,通过行操作重建预置LDPC码的校验矩阵,以获得校验矩阵的导出矩阵。
4、如权利要求2所述的解码装置,其中,校验矩阵重建单元依据分配给信号点的多个二进制位中的每一个的可靠性以及信道状态检测单元的检测结果,通过行操作重建校验矩阵,以获得导出矩阵。
5、一种能够解码用LDPC码编码的数据的解码装置,其中编码数据是从发射机发射的,该装置包含:
检测单元,被配置为检测接收的信号,以获得编码数据中的每个二进制位的似然值;
信道状态检测单元,被配置为检测接收信号的发射信道的状态;
校验矩阵重建单元,被配置为基于信道状态检测单元的检测结果通过行操作重建预置LDPC码的校验矩阵,以获得该校验矩阵的导出矩阵;
第一解码单元,被配置为依据该导出矩阵、通过使用似然值解码编码的数据;
第二解码单元,被配置为依据该导出矩阵、通过使用似然值解码编码的数据;以及
解码信息合成单元,被配置为基于第一解码单元和第二解码单元的输出,生成解码的数据。
6、如权利要求5所述的解码装置,进一步包含:解调单元,被配置为解调通过M-ary调制生成的信号,该M-ary调制把编码数据中的多个二进制数据项分配给一个信号点。
7、一种能够解码用LDPC码编码的数据的解码方法,其中编码数据是从发射机发射的,该方法包含:
检测接收的信号,以获得编码数据中的每个二进制位的似然值;
检测所接收的从发射机发射的信号的发射信道的信道状态;
基于对信道状态的检测结果通过行操作重建预置LDPC码的校验矩阵,以获得该校验矩阵的导出矩阵;以及
依据该导出矩阵、通过使用似然值解码编码的数据。
8、如权利要求7所述的解码方法,进一步包含:解调通过M-ary调制生成的信号,该M-ary调制把编码数据中的多个二进制数据项分配给一个信号点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004185390A JP4050726B2 (ja) | 2004-06-23 | 2004-06-23 | 復号装置 |
JP2004185390 | 2004-06-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1713531A CN1713531A (zh) | 2005-12-28 |
CN100454766C true CN100454766C (zh) | 2009-01-21 |
Family
ID=35515464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100794632A Expired - Fee Related CN100454766C (zh) | 2004-06-23 | 2005-06-23 | 解码用ldpc码编码的数据的解码装置和方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7337385B2 (zh) |
JP (1) | JP4050726B2 (zh) |
CN (1) | CN100454766C (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4177824B2 (ja) * | 2005-03-16 | 2008-11-05 | 株式会社東芝 | 符号化方法、復号化方法および符号化システム |
JP4212567B2 (ja) * | 2005-03-31 | 2009-01-21 | 株式会社東芝 | 受信装置および復調方法 |
JP4244351B2 (ja) * | 2005-09-22 | 2009-03-25 | ローム株式会社 | 信号処理装置および信号記憶システム |
CN100544212C (zh) * | 2006-01-23 | 2009-09-23 | 南京大学 | 高速的减少存储需求的低密度校验码解码器 |
KR100933139B1 (ko) * | 2006-02-22 | 2009-12-21 | 삼성전자주식회사 | 통신 시스템에서 신호 수신 장치 및 방법 |
CN100546205C (zh) * | 2006-04-29 | 2009-09-30 | 北京泰美世纪科技有限公司 | 构造低密度奇偶校验码的方法、译码方法及其传输系统 |
FR2905210B1 (fr) * | 2006-08-24 | 2008-10-31 | St Microelectronics Sa | Procede et dispositif de decodage par couches d'une succession de blocs encodes avec un code ldpc |
FR2905209B1 (fr) * | 2006-08-24 | 2008-10-31 | St Microelectronics Sa | Procede et dispositif de decodage de blocs encodes avec un code ldpc |
CN101170337B (zh) * | 2006-10-25 | 2012-04-11 | 中国科学院上海微系统与信息技术研究所 | 优化吞吐量的多天线多速率发射机及其发射方法 |
WO2008087042A1 (en) * | 2007-01-19 | 2008-07-24 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Multiple-bases belief-propagation and permutation decoding for block codes |
JP2008271516A (ja) * | 2007-03-29 | 2008-11-06 | Nagaoka Univ Of Technology | 畳み込み符号及びターボ符号の復号器 |
KR100937430B1 (ko) * | 2008-01-25 | 2010-01-18 | 엘지전자 주식회사 | 신호 송수신 방법 및 신호 송수신 장치 |
JP5291990B2 (ja) * | 2008-06-05 | 2013-09-18 | 株式会社日立国際電気 | 無線通信システム及び受信装置並びに受信信号処理方法 |
US8286066B2 (en) * | 2009-05-18 | 2012-10-09 | Micron Technology, Inc. | Non-volatile memory with bi-directional error correction protection |
CN103023603B (zh) * | 2011-09-20 | 2015-07-08 | 澜起科技(上海)有限公司 | 基于ldpc校验矩阵的比特交织编码调制的实现方法 |
KR20150128750A (ko) * | 2013-03-07 | 2015-11-18 | 마벨 월드 트레이드 리미티드 | 늦은 신뢰도 정보를 사용하여 디코딩하기 위한 시스템 및 방법 |
US9323611B2 (en) * | 2013-03-21 | 2016-04-26 | Marvell World Trade Ltd. | Systems and methods for multi-stage soft input decoding |
US10371884B2 (en) * | 2014-08-04 | 2019-08-06 | Dolby Laboratories Licensing Corporation | Tiled assemblies for a high dynamic range display panel |
KR102214101B1 (ko) * | 2014-09-05 | 2021-02-09 | 삼성전자주식회사 | 반복 검출 및 복호 수신 방법 및 장치 |
JP6774824B2 (ja) * | 2016-09-08 | 2020-10-28 | 日本放送協会 | 復号装置、ホログラム再生装置、及び復号方法 |
CN110896341A (zh) * | 2018-09-06 | 2020-03-20 | 力同科技股份有限公司 | 一种信号处理方法、集成对讲芯片及对讲机 |
CN112332860B (zh) * | 2020-11-17 | 2022-07-19 | 中国人民解放军海军航空大学 | 一种ldpc码稀疏校验矩阵重建方法及系统 |
CN117560020B (zh) * | 2024-01-09 | 2024-04-09 | 清华大学 | 一种信道编码稀疏校验矩阵重建方法、装置和电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198383A (ja) * | 2001-12-27 | 2003-07-11 | Mitsubishi Electric Corp | Ldpc符号用検査行列生成方法 |
US20040019845A1 (en) * | 2002-07-26 | 2004-01-29 | Hughes Electronics | Method and system for generating low density parity check codes |
WO2004042989A1 (en) * | 2002-11-07 | 2004-05-21 | Motorola Inc | Iterative decoding with likelihood weighting |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7184486B1 (en) * | 2000-04-27 | 2007-02-27 | Marvell International Ltd. | LDPC encoder and decoder and method thereof |
US6888897B1 (en) * | 2000-04-27 | 2005-05-03 | Marvell International Ltd. | Multi-mode iterative detector |
US6965652B1 (en) * | 2000-06-28 | 2005-11-15 | Marvell International Ltd. | Address generator for LDPC encoder and decoder and method thereof |
US7072417B1 (en) * | 2000-06-28 | 2006-07-04 | Marvell International Ltd. | LDPC encoder and method thereof |
US7000177B1 (en) * | 2000-06-28 | 2006-02-14 | Marvell International Ltd. | Parity check matrix and method of forming thereof |
US6901119B2 (en) * | 2001-02-22 | 2005-05-31 | International Business Machines Corporation | Method and apparatus for implementing soft-input/soft-output iterative detectors/decoders |
US6895547B2 (en) | 2001-07-11 | 2005-05-17 | International Business Machines Corporation | Method and apparatus for low density parity check encoding of data |
US6757117B1 (en) * | 2001-08-24 | 2004-06-29 | Cirrus Logic, Inc. | Data detection in a disk drive system using erasure pointers |
US7254188B2 (en) * | 2003-12-16 | 2007-08-07 | Comtech Ef Data | Method and system for modulating and detecting high datarate symbol communications |
JP3875693B2 (ja) * | 2004-03-24 | 2007-01-31 | 株式会社東芝 | Lpc符号を用いた符号化ビットのマッピング方法及び送信装置 |
-
2004
- 2004-06-23 JP JP2004185390A patent/JP4050726B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-22 US US11/158,061 patent/US7337385B2/en not_active Expired - Fee Related
- 2005-06-23 CN CNB2005100794632A patent/CN100454766C/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003198383A (ja) * | 2001-12-27 | 2003-07-11 | Mitsubishi Electric Corp | Ldpc符号用検査行列生成方法 |
US20040019845A1 (en) * | 2002-07-26 | 2004-01-29 | Hughes Electronics | Method and system for generating low density parity check codes |
WO2004042989A1 (en) * | 2002-11-07 | 2004-05-21 | Motorola Inc | Iterative decoding with likelihood weighting |
Also Published As
Publication number | Publication date |
---|---|
US7337385B2 (en) | 2008-02-26 |
CN1713531A (zh) | 2005-12-28 |
JP4050726B2 (ja) | 2008-02-20 |
JP2006013714A (ja) | 2006-01-12 |
US20060005104A1 (en) | 2006-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100454766C (zh) | 解码用ldpc码编码的数据的解码装置和方法 | |
US10735135B2 (en) | Variable spectral efficiency optical modulation schemes | |
CN100563122C (zh) | 用于在无线通信系统中使用提升低密度奇偶校验码来时空编码的方法和装置 | |
CN101133558B (zh) | 发射数据的方法、接收数据的方法、发射器和接收器 | |
JP5235629B2 (ja) | 無線通信装置の符号化及び変調方法、並びに復号方法 | |
CN101611552B (zh) | 移动通讯系统中用于匹配码字大小的方法及发射机 | |
CN101218773B (zh) | 用于16正交幅度调制方案的信号空间扩展方法和装置 | |
US20050216821A1 (en) | Mapping method for encoded bits using LDPC code, transmitting and receiving apparatuses employing this method, and program for executing this method | |
CN101523789B (zh) | 用于在具有至少两个天线的无线系统中发射数据流的方法以及实现该方法的发射机 | |
CN102457356B (zh) | 用于网格编码调制系统中的编码和解码的方法和系统 | |
KR20100070409A (ko) | 저밀도 패리티 검사 부호를 사용하는 통신 시스템에서 신호매핑 방법 및 이를 위한 장치 | |
KR100924526B1 (ko) | 부분적 코히어런트 시스템을 위한 부호화 적용 변조기법 | |
CN101521514B (zh) | 结合重复累积码的多元编码调制方法及装置 | |
i Fabregas et al. | Bit-interleaved coded modulation with shaping | |
KR102082034B1 (ko) | 최적화된 코드 변조를 생성하기 위한 방법 및 장치 | |
CN102428667B (zh) | 实施差分调制的调制方法和装置、对应的解调方法和装置 | |
WO2019073029A1 (en) | METHOD AND DEVICE FOR ADAPTIVE CODING AND MODULATION | |
US7907070B2 (en) | Systems and methods for providing unequal error protection using embedded coding | |
JP5135603B2 (ja) | マルチレベル符号化変調を用いた再送方法、送信機および受信機 | |
KR20070022569A (ko) | Ldpc 부호화된 데이터의 송수신 장치 및 그를 이용하는변복조 방법 | |
JP5521063B2 (ja) | 無線通信装置の符号化及び変調方法、並びに復号方法 | |
KR101187070B1 (ko) | 패리티 검사 행렬을 이용하여 부호화하는 방법 | |
CN102369672A (zh) | 生成软比特的系统和方法 | |
Vandana et al. | A Review of Constellation Shaping and BICM-ID of Ldpc Codes for DVB-S2 Systems | |
Altay | Performance of systematic distance-4 binary linear block codes with continuous phase frequency shift keying over MIMO systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090121 Termination date: 20120623 |