KR20070022569A - Ｌｄｐｃ 부호화된 데이터의 송수신 장치 및 그를 이용하는변복조 방법 - Google Patents

Abstract

본 발명은 LDPC(Low Density Parity Check) 부호화 방법에 관한 것으로서, 보다 상세하게는, 송신 단에서 적은 전력으로 데이터를 송신하여도 수신 단에서 오류율이 더 낮은 데이터 수신이 가능한 LDPC 부호화된 데이터의 송수신 장치 및 그를 이용하는 변복조 방법에 관한 것이다. 본 발명에 따른 LDPC 부호화된 데이터의 변조방법은, LDPC(Low Density Parity Check) 패리티 검사행렬(parity check matrix)을 이용하여 입력 데이터를 부호화하고, 상기 부호화된 데이터 열의 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)에 근거하여 정해진 비트들을 해당 데이터 심볼로 매핑하는 특징을 갖는다.

LDPC, 무게, weight, 패리티 검사행렬, BER

Description

ＬＤＰＣ 부호화된 데이터의 송수신 장치 및 그를 이용하는 변복조 방법{apparatuses for transmitting and receiving LDPC coded data and a method for modulating and demodulating LDPC coded data using LDPC Code}

도 1은 이동통신 채널의 구조를 나타내는 도면이다.

도 2는 PSK 변조 방식의 성상도를 나타내는 도면이다.

도 3은 BPSK의 비트 에러(Bit Error) 결정 영역을 나타내는 도면이다.

도 4는 16 QAM 및 64 QAM의 성상도를 나타내는 도면이다.

도 5는 LDPC 패리티 검사 행렬의 무게(weight) 분포와, 디코딩 반복(iteration)에 따라 전송 데이터의 위치별 비트 에러확률(BER)을 나타내는 도면이다.

도 6은 16 QAM에서 하나의 심볼에 매핑(mapping)되는 4개의 비트들의 성상도를 나타내는 도면이다.

도 7은 16 QAM에서 각 비트 위치에 따른 오류율을 나타내는 도면이다.

도 8은 64 QAM(Quadrature amplitude modulation)에서 하나의 심볼에 매핑(mapping)되는 6개의 비트들의 성상도를 나타낸다.

도 9는 64 QAM에서 각 비트 위치에 따른 오류율을 나타내는 도면이다.

도 10은 본 발명에 따른 송수신단의 구조를 나타내는 도면이다.

도 11은 본 발명의 일 실시예에 의하는 경우의 성능 향상을 나타내는 도면이다.

도 12는 본 발명의 일 실시예에 따르는 경우의 성능 향상을 나타내는 또 다른 도면이다.

본 발명은 LDPC(Low Density Parity Check) 부호화 방법에 관한 것으로서, 보다 상세하게는, 송신 단에서 적은 전력으로 데이터를 송신하여도 수신 단에서 오류율이 더 낮은 데이터 수신이 가능한 LDPC 부호화된 데이터의 송수신 장치 및 그를 이용하는 변복조 방법에 관한 것이다.

도 1은 이동통신 채널의 구조를 나타내는 도면이다. 이하 도 1을 참조하여 이동통신 채널의 구조를 설명한다. 송신 단(Transmitter)에서 전송할 데이터를 무선채널에서 손실이나 왜곡 없이 전송하기 위해 채널 코딩(channel coding) 절차를 거친다. 채널 코딩(Channel coding) 절차를 거친 데이터(data)는 무선 채널로 전송될 때 여러 개의 비트들이 모여서 하나의 심볼로 전송될 수 있다. 이때, 여러 비트들을 하나의 심볼(symbol)로 매핑(mapping) 되는 절차를 변조(modulation)라 한다.

상기 변조(Modulation)된 데이터는 무선 채널을 통해 수신 단(Receiver)에 전달된다. 이 과정에서 전송된 데이터는 페이딩(Fading)과 열 잡음 등을 겪게 되어 데이터에 왜곡이 발생할 수 있다. 수신 단에서는 상기 왜곡된 데이터를 수신한 후 상기 송신 단의 일련의 절차를 역순으로 수행한다. 상기 심볼로 매핑(mapping)된 데이터를 비트열로 바꾸는 복조(demodulation) 작업을 수행하고, 채널 디코딩(Channel Decoding) 절차를 거치며 왜곡된 데이터를 원래 데이터로 복원한다.

채널 부호화는 전송 채널 상의 노이즈, 간섭 등에 의해 전송도중에 발생할 수 있는 오류를 발견하고 손상된 신호를 복원할 수 있도록 송수신측에서 합의된 임의의 신호를 부가하는 과정이다. 채널 인코딩(Channel Encoding)과 채널 디코딩(Channel Decoding)에는 컨벌루션 코딩(Convolutional Coding), 터보 코딩(Turbo Coding), LDPC 코딩(LDPC Coding) 등의 여러 기술이 사용되는데, 이하 LDPC 코딩에 관하여 설명한다.

채널 인코더(Channel Encoder)는, 패리티 비트(Parity Bits)를 발생하는데 사용되는 패리티 검사행렬(Parity Check Matrix) H 또는 상기 H 행렬로부터 유도되는 패리티 검사 생성행렬(Parity Check Generate Matrix) G를 저장하고 있다.

채널 디코더(Channel Decoder)는 수신된 데이터(왜곡된 Systematic Bits + Parity Bits)를 H행렬과 연산을 통하여 상기 입력된 데이터(Systematic Bits)들이 제대로 복구되는지를 확인하고 복구 실패시 연산을 재수행한다.

상기 변조(Modulation)는 BPSK(Binary Phase Shift Keying), QPSK(Quadrature Phase Shift Keying), 16-QAM(Quadrature Amplitude Modulation), 64-QAM, 256-QAM 등이 사용된다. 예를 들어, 16-QAM은 변조(Modulation)시 채널 인코딩(Channel Encoding) 절차를 거친 데이터 열을 4비트 단위로 하나의 심볼에 매핑(mapping)한다. 16-QAM은 복조(Demodulation) 시 무선 채널을 거쳐 수신된 데이 터의 하나의 심볼을 4개의 bit로 디매핑(demapping) 한다.

이하 LDPC 부호에 관하여 설명한다. LDPC 부호의 개념을 설명하면 다음과 같다.

선형 부호는 생성행렬 G 또는 패리티 체크 행렬 H로 기술될 수 있다. 선형 부호의 특징은 모든 부호어 c 에 대하여,

을 만족하도록 부호가 구성된다는 점이다. 이 선형 부호의 일종으로서, 최근에 주목받는 LDPC 부호는 1962년 Gallager에 의하여 처음 제안되었다. 이 부호의 특징으로는 패리티 체크 행렬의 원소가 대부분 0으로 이루어지고, 0이 아닌 원소의 수는 부호 길이에 비하여 적은 수를 가지도록 하여 확률을 기반으로 한 반복적 복호가 가능한 점이다. 처음 제안된 LDPC 부호는 패리티 체크 행렬을 비체계적인(non-systematic) 형태로 정의하였고, 그것의 행과 열에 균일하게 적은 무게(weight)를 갖도록 설계되었다.

여기서, 무게(weight)란 행렬에서 열(column) 또는 행(row)에 포함된 1의 개수를 의미한다.

LDPC 부호의 패리티 체크 행렬 H 상에 0이 아닌 원소의 밀도가 적기 때문에 낮은 복호 복잡도를 가지게 된다. 아울러, 복호 성능도 기존의 부호들보다 우수하여 Shannon의 이론적인 한계에 근접하는 좋은 성능을 보인다. 하지만 LDPC 부호는 당시 하드웨어 기술로서 구현이 어려워서 30여 년이 넘게 많은 사람의 관심을 끌지 못하였다. 1980년대 초반 그래프를 이용하여 반복적 복호를 하는 방법이 개발되어, 이를 이용하여 LDPC 부호를 실제로 복호할 수 있는 여러 알고리즘들이 개발되었다. 이를 대표하는 알고리즘으로 합곱 알고리즘(sum-product Algorithm)을 뽑을 수 있다.

이하, LDPC 부호의 특징을 설명한다. LDPC 부호는 높은 오류 정정 성능을 갖고 있으며, 이로 인해 통신 속도와 용량의 개선을 가능하게 한다. 상기 LDPC 부호는 MIMO(Multiple Input Multiple Output) 시스템과 결합하여 수백 Mbit/s의 전송이 가능한 고속 무선 LAN에 적용될 수 있고, 또한 250km/h에서 1Mbit/s 이상의 전송 속도를 갖는 고속 이동 통신에 적용될 수 있고, 또한 40Gbits/s 이상의 광통신에 적용될 수 있다. 또한, 상기 LDPC 부호의 높은 오류 정정 성능으로 인해 전송 품질이 개선되어 저품질의 통신 경로에서 재전송의 회수를 감소시키는 양자 암호화 통신을 가능하게 할 수 있다. 또한, LDPC 부호의 낮은 복잡도와 뛰어난 손실 보상으로 인해, 유실된 패킷을 용이하게 복원할 수 있으며, 이는 인터넷과 이동 통신을 통해 TV 품질과 동일한 품질의 컨텐츠를 전송할 수 있게 한다. LDPC의 장점인 넓은 적용 범위와 큰 용량으로 인하여, 전에는 불가능한 것으로 여겨졌던 100m 범위까지의 10GBASE-T 전송이 LDPC 부호를 통해 실현 가능하다. 동시에 36MHz 대역의 단일 위성 송신기의 전송 용량을 1.3배 늘어난 80M비트/s까지 늘릴 수 있다. 이런 장점으로 높은 주파수 효율을 지향하는 IEEE802.16 시스템과 IEEE802.11 시스템 등에서 차세대 채널코딩 방법으로 채택되고 있다.

이하 LDPC 인코딩(부호화) 방법을 설명한다.

일반적인 LDPC 부호화(Encoding) 방법은, LDPC 패리티 검사행렬(Parity Check Matrix) H로부터 생성행렬(Generation Matrix) G를 유도해 내어, 정보 비트 (information bit)를 부호화(encoding)한다. 상기 생성행렬 G를 유도하기 위해, 상기 검사행렬 H를 가우스 소거(Gaussian Reduction) 방법을 통해 [ P^T : I ] 형태로 구성한다. 상기 정보 비트(Information bit)의 수를 k이라 하고, 인코딩 된 코드 워드(codeword)의 크기를 n이라고 할 때, 상기 P 행렬은 행의 개수가 k이고 열의 개수가 n-k인 행렬이고, 상기 I는 행 크기가 k 열 크기가 k인 단위 행렬(Identity Matrix)이다.

상기 생성행렬 G 는, 상기 검사행렬 H 가 [ P^T : I ]와 같이 표현되었을 때, [ I : P ] 행렬이 된다. 인코딩(Encoding) 되는 k 비트 크기의 정보 비트를 행렬로 표시하면, 행의 개수는 1이고 열의 개수는 k인 행렬 x로 표현할 수 있다. 이 경우 코드 워드 c는 다음과 같은 식으로 설명된다.

c = xG = [ x : xP ]

이하 LDPC의 디코딩 방법을 설명한다. 수신 단의 디코딩(decoding) 블록에서는 송신 단의 인코딩(Encoding) 결과인 상기 c에서 상기 정보 비트 x를 구해야 하는데, 이를 위해 상기 LDPC 코드의 cH^T=0인 성질을 이용한다. 즉, 수신된 코드 워드(codeword)를 c'라 할 때, c'H^T의 값을 계산하여 결과가 0 이면, 상기 코드 워드를 디코딩(decoding)하여 정보 비트(information bit) x를 복원한다. 만약 상기 c'H^T의 값이 0이 아닌 경우, 그래프(graph)를 통한 합-곱(sum-product) 알고리즘 등을 사 용하여, c'H^T의 값이 0이 되는 c'를 찾아 정보 비트 x를 복원한다.

이하 변조(Modulation)를 설명한다. 변조는 심벌들을 채널의 특성에 적합한 파형들로 변환하는 과정이다. M-ary 변조방식에서는 k개의 정보 비트를 한 개의 심볼로 매핑(mapping)하는 변조과정을 거치며, M = 2^k개의 파형을 나타낸다. 따라서 M은 심볼 집합의 개수를 의미한다.

도 2는 PSK 변조 방식의 성상도를 나타내는 도면이다. PSK(Phase Shift Keying)는 통신채널을 통해 전송할 정보를 반송파의 위상에 싣는 방법이다. 일반적으로 M-ary PSK 방식에서 반송파 위상의 범위가 0≤Θ≤2 Π 이므로 정보를 전송하기 위해 사용되는 반송파의 위상은 m = 0,1,…, M-1 에서 Θm = 2Πm/M 이다. 도 3을 통해, 이와 같은 위상차에 기본을 둔 BPSK(Binary PSK), QPSK(Quadrature PSK), 8PSK 각각의 신호 성상도(constellation map)를 살펴볼 수 있다.

디지털 변조방식들을 비교하는 데 사용되는 중요한 성능평가 요소가 오류확률이다. 수신측에서 부정확한 결정을 하도록 하는 확률은 심볼오류확률이고, M>2일 때 심볼을 기반으로 결정이 이루어지더라도 시스템의 성능은 비트오류확률로 설명한다.

도 3은 BPSK의 비트 에러(Bit Error) 결정 영역을 나타내는 도면이다. BPSK를 사용하고 통신채널을 통과시켰을 때 각 정보비트에 오류가 생길 확률은, 상기 도 3에서 볼 수 있듯이 전송된 정보비트에 채널 상의 잡음이 입혀져서 판단 기준(decision line)을 벗어나 다른 심볼로 복조된 경우의 확률이다. 즉, s1이 전송되 었지만 잡음의 영향으로 s2가 전송되어 왔다고 결정하는 경우와 그 반대의 경우가 되는 것이다. 두 개의 심볼에 대한 오류가 각각 발생할 확률은 1/2로 동일하며, 확률밀도함수는 대칭이므로 각각의 가능성 함수에서 오류가 발생하는 방향으로의 넓이가 같다. 따라서, 도 3의 빗금 부분의 넓이를 구함으로써 BPSK의 비트오류확률을 구할 수 있다. 이때 상보오류함수(complementary error function) 또는 보 오류함수(co-error finction)라고 불리는 오류함수를 이용해 나타내며 BPSK의 비트오류확률은 아래의 식과 같다.

그리고 BPSK의 경우에는 한 비트가 하나의 심볼이 되기 때문에 심볼오류확률은 비트오류확률과 같다.

시스템의 성능을 해석할 때 기준이 될 수 있는 S/N 과 Eb/No 사이의 일반적인 관계는 다음과 같다. 여기서 S는 평균신호전력이고 R은 비트율이다.

QPSK는 두 개의 직교 BPSK 채널로 그 특성을 묘사할 수 있다. QPSK의 정보비트는 I(Inphase), Q(Quadrature) 채널로 쪼개지며, 각각의 채널에서의 정보 비트들은 원래 비트 스트림의 비트율의 반의 속도로 반송파의 직교성분을 변조한다. 또한 각 채널의 평균신호전력도 원래의 QPSK에 비해 1/2이다. 따라서 원래의 QPSK 파형 이 R bits/s의 비트율과 S watt의 평균전력을 가지고 있다면 두 개의 채널로 나뉘어진 BPSK 파형은 R/2 bits/s의 비트율과 S/2 watt의 평균전력을 갖는 것이다.

즉, QPSK 심볼들 사이의 90°위상 편이를 갖는 직교성이 BPSK와 같은 비트오류확률(BER)의 결과로 나타나는 것이다. 하지만 심볼오류확률(SER)에서는 BPSK의 경우와 다르다. QPSK는 두 개의 비트가 하나의 심볼이 되기 때문에 QPSK의 심볼오류확률(SER)은 당연히 비트오류확률(BER)보다 높다. 그리고 일반적인 M-ary 직교신호집합에 대한 비트오류확률(P_B)과 심볼오류확률(P_E)의 관계를 나타내면 아래와 같고, 이때 k가 극한으로 증가한다면 1/2의 값을 갖는다.

따라서 QPSK에 대해서는 P_E = 2P_B이다. QPSK에서 확장하여, 일반적인 M-ary 변조방식을 생각해보면 MPSK 신호화는 QPSK와 달리 비직교방식이라는 것을 알 수 있다. 이러한 비직교 방식에서는 이웃한 심볼에 해당하는 정보비트가 단지 한 비트의 위치에서만 다르도록 매핑하는 Gray Code를 사용하고 있으며, 이런 방법을 이용함으로써 하나의 M진 심볼오류가 발생할 때 k개의 입력 비트중 단지 하나만 오류가 있을 가능성이 크게 된다. MPSK의 심볼오류확률(P_E), 심볼오류확률(P_E)에 대한 비트오류확률(P_B)의 관계를 나타내면 아래의 식과 같다.

MPSK변조는 대역폭을 효율적으로 이용하기 위한 방식으로 잘 알려진 변조기술이다. M이 커지면서 동일 대역폭 내에서 데이터율의 k배 증가를 허용하기 때문에 이때 고정된 데이터율에 대한 전송을 허용하는 MPSK의 사용은 k에 의해 요구된 대역폭을 줄이는 것이다.

도 4는 16 QAM 및 64 QAM의 성상도를 나타낸다. QAM(Quadrature Amplitude Modulation)은 높은 데이터 율을 필요로 하는 시스템에서 사용하는 변조방식으로 PSK와 ASK(Amplitude Shift Keying)의 결합으로 볼 수 있다. 또한 직교 위상에서 독립적으로 진폭 변조된 두 개의 반송파로 구성되어 있기 때문에 QPSK의 논리적 확장으로도 볼 수 있다. QAM방식 역시 위의 PSK방식과 마찬가지의 M-ary 신호파형(M = 2^k)을 발생시키며 16QAM과 64QAM의 신호 성상도는 도시된 바와 같다.

QAM에서도 PSK에서 비트오류확률을 구했을 때의 조건과 마찬가지로 오류를 일으키는 요인은 가우스 잡음 뿐이라고 가정한다. 정보비트의 비트 스트림에 따라 각 심볼로 매핑되어 전송된 후, 채널을 통과할 때 잡음의 영향을 받은 심볼은 전송될 수 있는 심볼들과의 유클리드 거리(Euclidean distance)를 계산하여 그 거리가 가장 짧은 심볼로 검출되는 복조과정을 수행한다. 이런 변,복조 과정에서 생기는 비트오류의 확률은 다음과 같이 나타난다.

위 식에 의한 16QAM, 64QAM의 비트오류확률을 보면 QAM 또한 M이 늘어남에 따라 MPSK에서 설명한 것과 마찬가지로 요구되는 대역폭을 줄이는 방법임을 알 수 있으며 QAM은 MPSK보다 대역폭 효율과 Eb/No, 전력의 트레이드 오프가 효과적이다.

상술한 종래 기술에 따른 LDPC 부호화된 데이터의 송수신 방법은 LDPC 인코더의 출력 비트를 상술한 변조 기법 중 하나를 이용하여 하나의 데이터 심볼로 매핑하는 것이다. 따라서 종래의 송신 장치는 LDPC 인코더와 성상 매핑(constellation mapping)을 수행하는 변조부를 포함하였고, 수신 장치는 constellation demapping을 수행하는 복조부와 LDPC 디코더를 포함하여 구성되었다. 이러한 종래의 변조 방법 및 이에 따른 송수신 장치는 LDPC 코딩의 특성을 고려하지 않고 있었다.

본 발명은 상술한 종래 기술을 개선하기 위하여 제안되는 것으로, 본 발명의 목적은 낮은 오류율의 데이터 송수신을 가능하게 하기 위하여 LDPC 패리티 검사행렬의 구조를 반영하는 LDPC 부호화된 데이터의 변복조 방법을 제공하는 것이다.

발명의 개요

본 발명에 따른 LDPC 부호화된 데이터의 변조방법은, LDPC(Low Density Parity Check) 패리티 검사행렬(parity check matrix)을 이용하여 입력 데이터를 부호화하고, 상기 부호화된 데이터 열의 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)에 근거하여 정해진 비트들을 해당 데이터 심볼로 매핑하는 특징을 갖는다.

본 발명의 세부적 특징은, 상기 패리티 검사행렬의 무게는 행(row) 또는 열(column)의 무게인 것이다. 또한, 상기 정해진 비트들의 순서는 변조방식의 특성을 고려하여 정해지며, 상기 정해진 비트들의 개수는 변조방식에 따라 결정되는 특징이 있다.

본 발명의 세부적 특징은, 상기 심볼로 매핑하는 단계는, 상기 부호화된 데이터 열의 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)와, 상기 데이터 열의 각 비트가 매핑되는 데이터 심볼의 비트 위치에 의한 성능 차이에 따라 상기 부호화된 데이터 열을 배열하고, 상기 배열된 데이터 열의 적어도 둘 이상의 비트를 상기 데이터 심볼로 변환하는 것이다.

본 발명의 또 다른 세부적 특징은, 상기 배열하는 단계는, 상기 패리티 검사행렬의 무게가 크거나 작은 위치에 대응되는 상기 데이터 열의 비트가, 상기 데이터 심볼을 이루는 비트의 위치 중 우수한 성능의 비트 위치에 매핑되도록 상기 데이터 열을 배열하는 것이다.

본 발명에 따른 LDPC 부호화된 데이터의 송신 장치는, LDPC(Low Density Parity Check) 패리티 검사행렬(parity check matrix)을 이용하여 입력 데이터를 부호화하는 LDPC 인코더와, 상기 부호화된 데이터 열의 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)와, 상기 데이터 열의 각 비트가 매핑되는 데이터 심볼의 비트 위치에 의한 성능 차이에 따라 상기 데이터 열의 적어도 둘 이상의 비트를 상기 데이터 심볼로 매핑하는 변조 모듈을 포함하여 이루어진다.

본 발명에 따른 LDPC 부호화된 데이터의 복조방법은, LDPC(Low Density Parity Check) 패리티 검사행렬에 의해 부호화된 데이터 열을 상기 패리티 검사행렬의 무게(weight)와, 상기 데이터 열의 각 비트가 매핑되는 데이터 심볼의 비트 위치에 의한 성능 차이에 따라 매핑된 데이터 심볼을 전송하는 신호를 수신하고, 상기 수신 신호의 데이터 심볼을 상기 패리티 검사행렬의 무게(weight)와, 상기 데이터 심볼의 비트 위치에 의한 성능 차이에 따라 상기 부호화된 데이터 열로 변환하고, 상기 변환된 데이터 열을 상기 패리티 검사 행렬을 이용하여 복호화(decoding)하는 특징을 갖는다.

본 발명에 따른 LDPC 부호화된 데이터의 수신장치는, LDPC(Low Density Parity Check) 패리티 검사행렬에 의해 부호화된 데이터 열을 상기 패리티 검사행렬의 무게(weight)와, 상기 데이터 열의 각 비트가 매핑되는 데이터 심볼의 비트 위치에 의한 성능 차이에 따라 매핑된 데이터 심볼을 전송하는 신호를 수신하는 수신 모듈과, 상기 수신 신호의 데이터 심볼을 상기 패리티 검사행렬의 무게(weight)와, 상기 데이터 심볼의 비트 위치에 의한 성능 차이에 따라 상기 부호화된 데이터 열로 변환하는 복조 모듈과, 상기 변환된 데이터 열을 상기 패리티 검사 행렬을 이용하여 복호화(decoding)하는 LDPC 디코더(decoder)를 포함하여 이루어진다.

발명의 바람직한 실시예

일반적으로 LDPC 코드에서는 H 행렬(LDPC Parity Check Matrix)의 무게(weight)가 큰 위치가 디코딩(decoding) 능력이 뛰어나 에러(error)에 강하고, 무게(weight)가 작은 위치가 디코딩(decoding) 능력이 떨어져 에러(error)에 취약하다. 이러한 LDPC 코드의 특성은 PSK, QAM등의 변조 기법의 특성과 조합되어 전체 시스템의 성능을 향상시킬 수 있다. PSK, QAM등의 변조 기법에 있어, 하나의 심볼로 매핑되는 다수의 비트의 위치에 따라 성능차이(구체적으로, 오류 확률(error probability)의 차이)가 발생하는 경우, 상기와 같은 변조 기법의 특성은 상술한 LDPC 코드의 특성과 조합되어 통신 시스템의 성능을 개선할 수 있다.

이하 LDPC 코드의 H 행렬에서 무게가 다른 비트 위치(bit position)에 따라 변화하는 에러확률에 대하여 설명한다.

도 5는 상기 H 행렬의 무게(weight) 분포와, 디코딩 반복(iteration)에 따른 전송 데이터의 위치별 비트 에러확률(Bit Error Rate; BER)을 나타내는 도면이다. LDPC 인코더에 의해 부호화되는 정보 비트의 비트 수를 k라 하고, 부호화된 코드워드의 비트 수를 n이라 하는 경우, 상기 H 행렬의 행의 개수는 n-k개 이고 열의 개수는 n개 이다. 도 5의 BER은, 상기 H 행렬의 행의 개수(n-k)가 288이고 열의 개수(n)가 576인 경우로서, 상기 H 행렬에 의한 LDPC 부호의 부호화율(code rate)이 1/2인 경우의 BER을 나타낸다. 도 5에서, x축은 전송되는 하나의 코드워드(크기는 576)의 각 비트 위치(bit position)를 나타내고, y축은 각 위치에 대한 오류율(BER)과 상기 H 행렬의 열(Column)의 무게(Weight)를 나타낸다.

도 5의 가장 상단에 위치하는 실선은 상기 H 행렬의 열(Column)의 무게 (weight)를 나타낸다. 도시된 바와 같이, 하나의 코드워드의 각 비트 위치에 따른, 상기 H 행렬의 열의 무게는 2, 3, 6이다. 도 5의 가장 상단에 위치하는 실선의 하단에 위치하는 다수의 실선은, LDPC 디코더(decoder)에서 디코딩(decoding) 반복(iteration) 횟수에 따른 하나의 코드워드의 각 비트 위치별 BER을 나타낸다. 도시된 바와 같이, 상기 H 행렬의 무게(weight)가 큰 위치의 비트(bit)에서는 BER이 낮고, 상기 H 행렬의 무게(weight)가 작은 위치의 비트(bit)에서는 BER이 높은 것을 알 수 있다.

이하, 본 발명에 의해 상기 H 행렬의 무게에 따른 특성과 조합되는 변조 방식의 특성을 설명한다.

도 6은 16 QAM(Quadrature amplitude modulation)에서 하나의 심볼에 매핑(mapping)되는 4개의 비트들의 성상도를 나타낸다. 4개의 비트의 BER 특성은 두 개의 그룹으로 구분될 수 있다. 도시된 성상도(constellation map)에 따라 4개의 비트를 하나의 16 QAM 심볼로 매핑하는 경우에는, 상기 16 QAM의 심볼에 매핑(mapping)되는 4개의 비트 중, 앞의 두 비트는 에러(error)에 강한 우수군으로, 뒤의 두 비트는 에러(error)에 취약한 열등군으로 분류된다. 즉, 16 QAM 하나의 심볼에 매핑(Mapping)되는 4개의 비트를 (i₁, q₁, i₂, q₂) 로 할 때, 상기 처음 두 개의 비트 i₁, q₁에 대한 비트 오류율에 의해, 상기 i₁, q₁은 우수군으로 분류되며, 우수군의 BER은 하기 수학식 1과 같이 표시된다.

한편, 상기 i₂, q₂의 오류율에 의해 상기 i₂, q₂는 열등군으로 분류되며, 열등군의 BER은 하기 수학식 2와 같다.

도 6에서 화살표로 표시된 부분이 각 비트가 1이 되는 위치이고, 화살표가 없는 부분은 각 위치가 0이 되는 위치를 나타낸다.

도 7은 16 QAM에서 각 비트 위치에 따른 오류율을 나타내는 도면이다. 상기 수학식 1, 2에서 보는 바와 같이, 16 QAM의 네 비트의 오류율 특성은 우수군과 열등군의 두 개 군으로 구분된다. 도 7에서 SER은 Symbol Error Rate를, BER은 모든 Bit에 대한 평균 오류율을, BER[0]과 BER[1]은 열등군에 속한 비트의 오류율을, BER[2]과 BER[3]은 우수군에 속한 비트의 오류율을 나타낸다.

상술한 바와 같이 16 QAM의 Gray Mapping의 경우, 하나의 심볼에 매핑되는 4개의 비트 중, 처음 두 개는 우수군을 이루고 다음 두 개는 열등군을 이룬다. 도 6에 도시된 16 QAM의 Gray Mapping의 경우, QAM 심볼에 매핑된 첫 번째 비트와 두 번째 비트에 오류(error)가 발생하기 위해서는 수신된 QAM 심볼과 원래의 QAM 심볼 간의 유클리드 거리(Euclidean distance)가 커야하고, QAM 심볼에 매핑된 세 번째 비트와 네 번째 비트에 오류(error)가 발생하기 위해서는 수신된 QAM 심볼과 원래의 QAM 심볼 간의 유클리드 거리가 작아도 되기 때문에, 상기 수학식 1, 2에서 유도된 것처럼 하나의 QAM 심볼을 구성하는 각 비트의 위치에 따라 에러율의 차이가 발생한다.

도 8은 64 QAM(Quadrature amplitude modulation)에서 하나의 심볼에 매핑(mapping)되는 6개의 비트들의 성상도를 나타낸다. 6개의 비트의 BER 특성은 세 개의 그룹으로 구분될 수 있다. 도시된 성상도(constellation map)에 따라 6개의 비트를 하나의 64 QAM 심볼로 매핑하는 경우에는, 상기 64 QAM의 심볼에 매핑(mapping)되는 6개의 비트 중, 앞의 두 비트는 에러(error)에 강한 우수군으로, 뒤의 두 비트는 에러(error)에 취약한 열등군으로 분류된다. 또한, 중간의 두 비트는 상기 우수군과 열등군 중간 사이의 중간 정도의 BER 성능을 ㄴ나타낸다. 64 QAM 하나의 심볼에 매핑(Mapping)되는 6개의 비트를 (i₁, q₁, i₂, q₂, i₃, q₃)로 할 때, 상기 처음 두 개의 비트 i₁, q₁에 대한 비트 오류율에 의해, 상기 i₁, q₁은 우수군으로 분류되며, 상기 우수군의 BER은 하기 수학식 3과 같이 표시된다.

한편, 상기 i₂, q₂의 오류율에 의해 상기 i₂, q₂는 중간군으로 분류되며, 상기 중간군의 BER은 하기 수학식 4와 같다.

한편, 상기 i₃, q₃의 오류율에 의해 상기 i₃, q₃는 열등군으로 분류되며, 상기 열등군의 BER은 하기 수학식 5와 같다.

도 8에서 화살표로 표시된 부분이 각 비트가 1이 되는 위치이고, 화살표가 없는 부분은 각 위치가 0이 되는 위치를 나타낸다.

도 9는 64 QAM에서 각 비트 위치에 따른 오류율을 나타내는 도면이다. 상기 수학식 3, 4, 5에서 보는 바와 같이, 64 QAM의 세 비트의 오류율 특성은 우수군과, 중간군 및 열등군의 세 개 군으로 구분된다. 도 9에서 BER은, 모든 Bit에 대한 평균 오류율을, BER(i, j)는 i번째 비트와 j번째 비트의 오류율을 나타낸 것이다.

본 발명에서 이용하는 이러한 비트 위치에 따른 특성은, 상술한 16 QAM 및 64 QAM 뿐만 아니라 256 QAM 이상의 변조 방법 및 8 PSK 이상의 변조 방법에 모두 적용된다.

본 발명은 LDPC H행렬의 무게(weight)에 따른 비트 오류율의 차이와, 변조 방식에 있어 비트 위치에 따른 비트 오류율의 차이를 이용하여 더 좋은 성능을 발휘하는 변복조 방법 및 송수신 장치를 제안한다.

본 발명의 일 실시예에 따라, LDPC H행렬의 무게(weight)에 따른 비트 오류율의 차이와, 변조 방식에 있어 비트 위치에 따른 비트 오류율의 차이를 이용하는 통신 시스템은, 도 10에 도시된 바와 같이 송신 단(200), 무선 채널, 수신 단(300)으로 이루어질 수 있다.

상기 송신 단(Transmitter)(200)은 입력 데이터에 대한 채널 부호화(channel coding)를 수행하는 LDPC 인코더(Encoder)(210)와, H 행렬(LDPC 패리티 검사 행렬)의 무게(weight)와 상기 송신 단의 성상도를 고려하여 LDPC 부호화된 데이터 열을 재배열하는 재배열 모듈(220) 및 QAM 또는 PSK 등의 변조(modulation)를 수행하는 변조 모듈(230)을 포함하여 이루어진다.

상기 수신 단(Receiver)(300)은 무선 채널(Wireless Channel)을 통과해서 왜곡이 발생한 수신된 데이터 심볼을 비트로 매핑하는 복조(demodulaion) 모듈(330)과, 상기 송신 단에 구비된 재배열 모듈(220)에 의해 재배열된 비트들의 순서를 복원하는 복원 모듈(320) 및 LDPC 인코더(Encoder)(210)로 부호화(encoding)된 데이터를 복원하는 LDPC 디코더(Decoder)(310)로 구성되어 있다.

본 발명의 일 실시예에 따른 재배열 모듈(220)은 논리적으로 분리된 모듈로 서, 하드웨어적으로 분리되어 구현되거나 상기 변조 모듈(230) 등에 포함되어 하나의 모듈(240)로 구현될 수 있다. 또한, 상기 수신 단에 구비되는 복원 모듈(320) 역시 논리적으로 분리된 모듈로서, 하드웨어적으로 분리되어 구현되거나 상기 복조 모듈(330) 등에 포함되어 하나의 모듈(340)로 구현될 수 있다.

이하 본 발명의 제1 실시예에 따른 LDPC 부호화된 데이터의 송수신 장치의 동작을 설명한다. 상기 제1 실시예는, 상기 LDPC 인코더(210)에 의해 부호화된 비트 열(bit stream)에 있어서 상기 H 행렬에서 행렬의 무게(weight)가 큰 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 우수군에 위치하는 비트에 매핑하고, 상기 H 행렬에서 행렬의 무게(weight)가 작은 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 열등군에 위치하는 비트에 매핑하는 데이터 변복조 방법이다.

상기 송신 단(Transmitter)은 수신 단으로 전송되는 입력데이터를 LDPC 인코더(Encoder)(210)를 통해 부호화한다. LDPC 인코더(Encoder)(210)에 의하여 부호화되는 정보 비트의 크기를 k라고, LDPC 인코더(210)에 의해 부호화된 데이터 열의 크기를 n이라 하는 경우 상기 n은 상기 k에 비해 크거나 같다. 상기 n 비트로 구성된 코드워드는 상기 재배열 모듈(220)에 입력된다. 상기 제1 실시예에서는, 변조 방식으로 도 6을 통해 설명한 16 QAM 매핑을 사용한다. 본 발명은 각 심볼을 구성하는 비트의 위치에 따라 성능 차이가 발생하는 모든 변조방식에 적용될 수 있는바, 상기 16 QAM은 본 발명의 일 실시예에 불과하며 본 발명은 16 QAM에 한정되지 않는다. 본 발명에 따른 데이터 변복조 방법은 상기 H 행렬의 행(row) 또는 열 (column)의 무게에 따라 상기 부호화된 데이터 열을 재배열하는 특징을 갖는바, 이하 H 행렬의 열의 무게에 따라 상기 부호화된 데이터 열을 재배열하는 방법을 살펴본다.

상기 재배열 모듈은(220), LDPC 인코더(Encoder)(210)에서 상기 n 개의 비트로 구성된 코드 워드를 생성하는 생성행렬 G를 유도하는데 사용하는 H 행렬의 무게(Weight)의 크기에 따라, 상기 H 행렬의 무게(weight)의 위치에 해당하는 비트를 정렬한다. 상기 제 1 실시예는, 상기 H 행렬에서 행렬의 무게(weight)가 큰 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 우수군에 위치하는 비트에 매핑하는 방식이고, 상기 16 QAM 심볼의 우수군에 포함되는 비트는 처음 2개의 비트이므로, 상기 행렬의 무게(weight)의 위치에 해당하는 비트는 내림 차순에 의해 정렬할 수 있다. 정렬된 n개의 비트는 다음과 같다.

예를 들어, LDPC 패리티 검사 행렬 H 가 다음과 같은 경우를 설명한다. 상기 H 행렬은 행의 개수가 n-k이고, 열의 개수가 n개 이므로 상기 LDPC 부호에 의해 6비트의 정보 비트가 12비트의 비트열로 변환된다.

상기 H 행렬의 k번 째 열의 무게(column weight)를 W_k라 하면, W₁ = 5, W₂ = 1, W₃ = 4, W₄ = 2, W₅ = 3, W₆ = 3, W₇ = 3, W₈ = 2, W₉ = 2, W₁₀ = 2, W₁₁ = 6, W₁₂ =2이다. 상기 H 행렬로부터 유도된 G 행렬에 의해 부호화(encoding) 된 12개의 bit를 a_k(k = 1, ... , 12)라 할 때, 각 a_k를 상기 W_k의 크기에 따라 내림차순으로 재배열하면, 정렬된 a_k는 a₁₁, a₁, a₃, a₅, a₆, a₇, a₄, a₈, a₉, a₁₀, a₁₂, a₂와 같다. 상기 H 행렬에서 열의 무게(Weight)가 같은 위치의 비트들 사이의 배열은 임의로 배열이 가능하다. 즉, 상기 H 행렬의 무게(weight)가 2인 a₄, a₈, a₉, a₁₀, a₁₂ 의 배열은 임의로 배열될 수 있다.

상기 재배열 모듈은, 상기 H 행렬의 무게(Weight)의 크기에 따라 정렬된 n개의 비트들 중에서 처음 두 비트와 마지막 두 비트를 모아 4비트의 집합을 구성한다. 구성된 4비트의 집합은 [M₁, M₂, L₂, L₁], [M₃, M₄, L₄, L₃], ... , [M_{(n/2 - 1)}, M_{n /2}, L_{n /2}, L_{(n/2 - 1)}]로 이루어진다.

상기 제1 실시예에서 상기 변조 모듈(230)은 16 QAM 매핑을 수행하는바, 상 기 변조 모듈에서는 상기 4 비트의 집합을 QAM 심볼에 매핑한다. 상기 재배열 모듈(220)의 출력이 상기 변조 모듈(230)에 입력되면, 상기 4 비트 중 앞의 두 비트인 M은 오류(Error)에 강한 우수군의 위치에, 상기 4 비트 중 뒤의 두 비트인 L은 오류(Error)에 약한 열등군의 위치에 입력되는 것이다. 상기 변조 모듈(230)의 출력신호는 수신 단(300)으로 전송된다.

이하 수신 단(300)에서의 동작을 설명한다. 상기 수신 단(Receiver)(300)에서 수신된 n/4 개의 데이터 심볼들은 복조 모듈(330)을 통해[M'₁, M'₂, L'₂, L'₁], [M'₃, M'₄, L'₄, L'₃], ... , [M'_{(n/2 - 1)}, M'_{n /2}, L'_{n /2},L'_{(n/2 - 1)}] 형태의 4비트 집합으로 구성된다. 여기서, M'_i 또는 L'_i은 송신 단(200)의 데이터 심볼에 잡음(Noise)이 추가된 형태이다.

상기와 같이 데이터 심볼은 비트 열로 매핑되며, 상기 비트 열의 4비트의 정보들은 상기 수신 단(300)의 복원 모듈(320)에 의해 재정렬된다. 상기 수신 단의 복원 모듈(320)은 상기 송신 단의 재배열 모듈(220)의 동작을 역으로 수행한다. 즉, 상기 복원 모듈(320)에 의하여 상기 4비트의 집합 [M'₁, M'₂, L'₂, L'₁], [M'₃, M'₄, L'₄, L'₃], ... , [M'_{(n/2 - 1)}, M'_{n /2}, L'_{n /2},L'_{(n/2 - 1)}]은 M'₁, M'₂, M'₃, ... , M'_{n /2,} L'_{n /2,} L'₂, L'₁ (즉, a'₁₁, a'₁, a'₃, a'₅, a'₆, a'₇, a'₄, a'₈, a'₉, a'₁₀, a'₁₂, a'₂)로 변환된 후, a'₁, a'₂, a'₃, a'₄, a'_{5 ,} a'₆, a'₇, a'₈, a'₉, a'₁₀, a'₁₁, a'₁₂로 재배열된다. 상기 재배열된 비트 열은 상기 LDPC 디코더(310)에 의하여 디코딩 (Decoding)되어 상기 k 비트 크기의 수신 데이터로 복원된다. 상기와 같은 수신 단(300)의 동작을 통하여 송신 단(200)의 전송 데이터를 복구할 수 있다.

도 11은 본 발명의 제1 실시예에 따르는 경우의 성능 향상을 나타내는 도면이다. 도 11은 k가 288 비트이고, n이 576 비트이고, 16 QAM의 Gray Mapping을 사용하는 경우에 있어서의 BER을 나타낸다. 도시된 바와 같이, 본 발명의 제1 실시예에 따르는 재배열 모듈(220) 및 복원 모듈(320)을 이용하는 경우 BER 특성이 개선되는 것을 확인할 수 있다.

이하 본 발명의 제2 실시예에 따른 LDPC 부호화된 데이터의 변복조 방법을 설명한다. 상기 제2 실시예는, 상기 LDPC 인코더에 의해 부호화된 비트 열(bit stream)에 있어서 상기 H 행렬에서 행렬의 무게(weight)가 작은 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 우수군에 위치하는 비트에 매핑하고, 상기 H 행렬에서 행렬의 무게(weight)가 큰 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 열등군에 위치하는 비트에 매핑한다.

본 발명의 제2 실시예에 따른 송수신 장치의 동작을 살펴보면 다음과 같다.

상기 송신 단(Transmitter)(200)은 수신 단(300)으로 전송되는 입력데이터를 LDPC 인코더(Encoder)(210)를 통해 부호화한다. LDPC 인코더(Encoder)(210)에 의하여 부호화되는 정보 비트의 크기는 k이고, LDPC 인코더(210)에 의해 부호화된 데이터 열의 크기를 n이다. 상기 n 비트로 구성된 코드워드는 상기 재배열 모듈(220)에 입력된다. 상기 제2 실시예에서는 변조 방식으로 16 QAM 매핑을 사용한다. 본 발명은 각 심볼을 구성하는 비트의 위치에 따라 성능 차이가 발생하는 모든 변조방식에 적용될 수 있는바, 상기 16 QAM은 본 발명의 일 실시예에 불과하며 본 발명은 16 QAM에 한정되지 않는다.

상기 재배열 모듈(220)은, LDPC 인코더(Encoder)(210)에서 상기 n 개의 비트로 구성된 코드 워드를 생성하는 생성행렬 G를 유도하는데 사용하는 H 행렬의 무게(Weight)의 크기에 따라, 행렬의 무게(weight)의 위치에 해당하는 비트를 정렬한다. 제 2 실시예는, 상기 H 행렬에서 행렬의 무게(weight)가 작은 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 우수군에 위치하는 비트에 매핑하는 방식이고, 상기 16 QAM 심볼의 우수군에 포함되는 비트는 처음 2개의 비트이므로, 상기 행렬의 무게(weight)의 위치에 해당하는 비트는 오름 차순에 의해 정렬할 수 있다. 정렬된 n개의 비트는 다음과 같다.

예를 들어, LDPC 패리티 검사 행렬 H 가 다음과 같은 경우를 설명한다. 상기 H 행렬은 행의 개수가 n-k이고, 열의 개수가 n개 이므로 상기 LDPC 부호에 의해 6비트의 정보 비트가 12비트의 비트열로 변환된다.

상기 H 행렬의 k번째 열의 무게(column weight)를 W_k라 하면, W₁ = 5, W₂ = 1, W₃ = 4, W₄ = 2, W₅ = 3, W₆ = 3, W₇ = 3, W₈ = 2, W₉ = 2, W₁₀ = 2, W₁₁ = 6, W₁₂ =2이다. 상기 H 행렬로부터 유도된 G 행렬에 의해 부호화(encoding) 된 12개의 bit를 a_k(k = 1, ... , 12)라 할 때, 각 a_k를 W_k의 크기에 따라 오름차순으로 재배열하면, a₂, a₁₂, a₁₀, a₉, a₈, a₄, a₇, a₆, a₅, a₃, a₁, a₁₁와 같다. 상기 H 행렬에서 열의 무게(Weight)가 같은 위치의 비트들 사이의 배열은 임의로 배열이 가능하다.

상기 재배열 모듈(220)은, 상기 H 행렬의 무게(Weight)의 크기에 따라 재배열된 n개의 비트들 중에서 처음 두 비트와 마지막 두 비트를 모아 4비트의 집합을 형성한다. 구성된 4비트의 집합은[L₁, L₂, M₂, M₁], [L₃, L₄, M₄, M₃], ... , [L_{(n/2 - 1)}, L_{n /2}, M_n/2, M_{(n/2 - 1)}]로 이루어진다.

제2 실시예에서 상기 변조 모듈(230)은 16 QAM 매핑을 수행하는바, 상기 변조 모듈(230)에서는 상기 4 비트의 집합을 QAM 심볼에 매핑한다. 상기 4비트의 집 합이 상기 변조 모듈(230)에 입력되면, 4비트 중 앞의 두 비트인 L은 오류(Error)에 강한 우수군의 위치에, 4 비트 중 뒤의 두 비트인 M은 오류(Error)에 약한 열등군의 위치에 매핑되는 것이다. 상기 변조 모듈(230)의 출력은 수신 단(300)으로 전송된다.

이하 수신 단(300)의 동작을 설명한다. 상기 수신 단(Receiver)(300)에서 수신된 n/4 개의 데이터 심볼들은 [L'₁, L'₂, M'₂, M'₁], [L'₃, L'₄, M'₄, M'₃], ... ,[L'_{(n/2 - 1)}, L'_{n /2}, M'_{n /2}, M'_{(n/2 - 1)}] 형태의 4비트 집합으로 구성된다. 여기서, M'_i 또는 L'_i는 송신 단의 데이터 심볼에 잡음(Noise)이 추가된 형태이다.

상기와 같이 데이터 심볼은 비트 열로 매핑되며, 상기 비트 열의 4비트의 정보들은 상기 수신 단의 복원 모듈(320)에 의해 재정렬된다. 상기 수신 단의 복원 모듈(320)은 상기 송신 단의 재배열 모듈(220)의 동작을 역으로 수행한다. 즉, 상기 복원 모듈(320)에 의하여 상기 4비트의 집합 [L'₁, L'₂, M'₂, M'₁], [L'₃, L'₄, M'₄, M'₃], ... ,[L'_{(n/2 - 1)}, L'_n/2, M'_{n /2}, M'_{(n/2 - 1)}]은 L'₁, L'₂, L'₃, ... , L'_{n /2,} M'_{n /2,} M'₂, M'₁(즉, a'₂, a'₁₂, a'₁₀, a'₉, a'₈, a'₄, a'₇, a'₆, a'₅, a'₃, a'₁, a'₁₁)로 변환된 후, a'₁, a'₂, a'₃, a'₄, a'₅, a'₆, a'₇, a'₈, a'₉, a'₁₀, a'₁₁, a'₁₂로 재배열된다. 상기 재배열된 비트 열은 상기 LDPC 디코더(310)에 의하여 디코딩(Decoding)되어 k 비트 크기의 수신 데이터로 복원된다. 상기와 같은 수신 단(300)의 동작을 통하여 송신 단(200)의 전송 데이터를 복구할 수 있다.

이하 본 발명의 제3 실시예에 따른 LDPC 부호화된 데이터의 송수신 장치의 동작을 설명한다. 상기 제3 실시예는, 상기 LDPC 인코더(210)에 의해 부호화된 비트 열(bit stream)에 있어서 상기 H 행렬에서 행렬의 무게(weight)가 큰 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 우수군 또는 중간군에 위치하는 비트에 매핑하고, 상기 H 행렬에서 행렬의 무게(weight)가 작은 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 열등군 또는 중간군에 위치하는 비트에 매핑하는 데이터 변복조 방법이다.

상기 송신 단(Transmitter)은 수신 단으로 전송되는 입력데이터를 LDPC 인코더(Encoder)(210)를 통해 부호화한다. LDPC 인코더(Encoder)(210)에 의하여 부호화되는 정보 비트의 크기를 k라고, LDPC 인코더(210)에 의해 부호화된 데이터 열의 크기를 n이라 하는 경우 상기 n은 상기 k에 비해 크거나 같다. 상기 n 비트로 구성된 코드워드는 상기 재배열 모듈(220)에 입력된다. 상기 제3 실시예에서는, 변조 방식으로 도 8을 통해 설명한 64 QAM 매핑을 사용한다. 본 발명은 각 심볼을 구성하는 비트의 위치에 따라 성능 차이가 발생하는 모든 변조방식에 적용될 수 있는바, 상기 64 QAM은 변조 방식의 일례에 불과하며 본 발명은 64 QAM에 한정되지 않는다. 본 발명에 따른 데이터 변복조 방법은 상기 H 행렬의 행(row) 또는 열(column)의 무게에 따라 상기 부호화된 데이터 열을 재배열하는 특징을 갖는바, 이하 H 행렬의 열의 무게에 따라 상기 부호화된 데이터 열을 재배열하는 방법을 살펴본다.

상기 재배열 모듈은(220), LDPC 인코더(Encoder)(210)에서 상기 n 개의 비트 로 구성된 코드 워드를 생성하는 생성행렬 G를 유도하는데 사용하는 H 행렬의 무게(Weight)의 크기에 따라, 상기 H 행렬의 무게(weight)의 위치에 해당하는 비트를 정렬한다. 상기 제 3 실시예는, 상기 H 행렬에서 행렬의 무게(weight)가 큰 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 우수군 또는 중간군에 위치하는 비트에 매핑하는 방식이고, 상기 64 QAM 심볼의 우수군에 포함되는 비트는 처음 2개의 비트이므로, 상기 행렬의 무게(weight)의 위치에 해당하는 비트는 내림 차순에 의해 정렬할 수 있다. 정렬된 n개의 비트는 다음과 같다.

예를 들어, LDPC 패리티 검사 행렬 H 가 다음과 같은 경우를 설명한다. 상기 H 행렬은 행의 개수가 n-k이고, 열의 개수가 n개 이므로 상기 LDPC 부호에 의해 6비트의 정보 비트가 12비트의 비트열로 변환된다.

상기 H 행렬의 k번 째 열의 무게(column weight)를 W_k라 하면, W₁ = 5, W₂ = 1, W₃ = 4, W₄ = 2, W₅ = 3, W₆ = 3, W₇ = 3, W₈ = 2, W₉ = 2, W₁₀ = 2, W₁₁ = 6, W₁₂ =2이다. 상기 H 행렬로부터 유도된 G 행렬에 의해 부호화(encoding) 된 12개의 bit를 a_k(k = 1, ... , 12)라 할 때, 각 a_k를 상기 W_k의 크기에 따라 내림차순으로 재배열하면, 정렬된 a_k는 a₁₁, a₁, a₃, a₅, a₆, a₇, a₄, a₈, a₉, a₁₀, a₁₂, a₂와 같다. 상기 H 행렬에서 열의 무게(Weight)가 같은 위치의 비트들 사이의 배열은 임의로 배열이 가능하다. 즉, 상기 H 행렬의 무게(weight)가 2인 a₄, a₈, a₉, a₁₀, a₁₂ 의 배열은 임의로 배열될 수 있다.

상기 재배열 모듈(220)은, 상기 H 행렬의 무게(Weight)의 크기에 따라 정렬된 n개의 비트들 중에서 처음 세 비트와 마지막 세 비트를 모아 6 비트의 집합을 구성한다. 구성된 6비트의 집합은 [M₁, M₂, M₃, L₃, L₂, L₁], [M₄, M₅, M₆, L₆, L₅, L₄], ... , [M_{(n/2 - 2)}, M_{(n/2 - 1)}, M_{n /2}, L_{n /2}, L_{(n/2 - 1)}, L_{(n/2 - 2)}]로 이루어진다.

상기 제3 실시예에서 상기 변조 모듈(230)은 64 QAM 매핑을 수행하는바, 상기 변조 모듈에서는 상기 6 비트의 집합을 QAM 심볼에 매핑한다. 상기 재배열 모듈(220)의 출력이 상기 변조 모듈(230)에 입력되면, 상기 6 비트 중 앞의 세 비트인 M은 우수군과 중간군의 위치에, 상기 6 비트 중 뒤의 세 비트인 L은 열등군과 중간군의 위치에 입력되는 것이다. 상기 변조 모듈(230)의 출력신호는 수신 단(300)으로 전송된다.

이하 수신 단(300)에서의 동작을 설명한다. 상기 수신 단(Receiver)(300)에서 수신된 n/6 개의 데이터 심볼들은 복조 모듈(330)을 통해 [M'₁, M'₂, M'₃, L'₃, L'₂, L'₁], [M'₄, M'₅, M'₆, L'₆, L'₅, L'₄], ... , [M'_{(n/2 - 2)}, M'_{(n/2 - 1)}, M'_{n /2}, L'_{n /2}, L'_{(n/2 - 1),} L'_{(n/2 - 2)}] 형태의 6비트 집합으로 구성된다. 여기서, M'_i 또는 L'_i은 송신 단(200)의 데이터 심볼에 잡음(Noise)이 추가된 형태이다.

상기와 같이 데이터 심볼은 비트 열로 매핑되며, 상기 비트 열의 6비트의 정보들은 상기 수신 단(300)의 복원 모듈(320)에 의해 재정렬된다. 상기 수신 단의 복원 모듈(320)은 상기 송신 단의 재배열 모듈(220)의 동작을 역으로 수행한다. 즉, 상기 복원 모듈(320)에 의하여 상기 6비트의 집합 [M'₁, M'₂, M'₃, L'₃, L'₂, L'₁], [M'₄, M'₅, M'₆, L'₆, L'₅, L'₄], ... , [M'_{(n/2 - 2)}, M'_{(n/2 - 1)}, M'_{n /2}, L'_{n /2}, L'_{(n/2 - 1),} L'_{(n/2 - 2)}]은 M'₁, M'₂, M'₃, ... , M'_{n /2,} L'_{n /2,} L'₂, L'₁ (즉, a'₁₁, a'₁, a'₃, a'₅, a'₆, a'₇, a'₄, a'₈, a'₉, a'₁₀, a'₁₂, a'₂)로 변환된 후, a'₁, a'₂, a'₃, a'₄, a'_{5 ,} a'₆, a'₇, a'₈, a'₉, a'₁₀, a'₁₁, a'₁₂로 재배열된다. 상기 재배열된 비트 열은 상기 LDPC 디코더(310)에 의하여 디코딩(Decoding)되어 상기 k 비트 크기의 수신 데이터로 복원된다. 상기와 같은 수신 단(300)의 동작을 통하여 송신 단(200)의 전송 데이터를 복구할 수 있다.

도 12는 본 발명의 제3 실시예에 따르는 경우의 성능 향상을 나타내는 도면이다. 도 12는 k가 288 비트이고, n이 576 비트이고, 64 QAM Mapping을 사용하는 경우에 있어서의 BER 및 FER을 나타낸다. 도시된 바와 같이, 본 발명의 제3 실시예에 따르는 재배열 모듈(220) 및 복원 모듈(320)을 이용하는 경우 BER 특성이 개선 되는 것을 확인할 수 있다.

이하 본 발명의 제4 실시예에 따른 LDPC 부호화된 데이터의 변복조 방법을 설명한다. 상기 제4 실시예는, 상기 LDPC 인코더에 의해 부호화된 비트 열(bit stream)에 있어서 상기 H 행렬에서 행렬의 무게(weight)가 작은 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 우수군 또는 중간군에 위치하는 비트에 매핑하고, 상기 H 행렬에서 행렬의 무게(weight)가 큰 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 열등군 또는 중간군에 위치하는 비트에 매핑한다.

본 발명의 제4 실시예에 따른 송수신 장치의 동작을 살펴보면 다음과 같다.

상기 송신 단(Transmitter)(200)은 수신 단(300)으로 전송되는 입력데이터를 LDPC 인코더(Encoder)(210)를 통해 부호화한다. LDPC 인코더(Encoder)(210)에 의하여 부호화되는 정보 비트의 크기는 k이고, LDPC 인코더(210)에 의해 부호화된 데이터 열의 크기를 n이다. 상기 n 비트로 구성된 코드워드는 상기 재배열 모듈(220)에 입력된다. 상기 제4 실시예에서는 변조 방식으로 64 QAM 매핑을 사용한다. 본 발명은 각 심볼을 구성하는 비트의 위치에 따라 성능 차이가 발생하는 모든 변조방식에 적용될 수 있는바, 상기 64 QAM은 본 발명의 변조방식의 일례에 불과하며 본 발명은 64 QAM에 한정되지 않는다.

상기 재배열 모듈(220)은, LDPC 인코더(Encoder)(210)에서 상기 n 개의 비트로 구성된 코드 워드를 생성하는 생성행렬 G를 유도하는데 사용하는 H 행렬의 무게(Weight)의 크기에 따라, 행렬의 무게(weight)의 위치에 해당하는 비트를 정렬한다. 제4 실시예는, 상기 H 행렬에서 행렬의 무게(weight)가 작은 위치에 해당하는 비트를, 변조(modulation) 방식에 따라 우수군에 위치하는 비트에 매핑하는 방식이고, 상기 64 QAM 심볼의 우수군에 포함되는 비트는 처음 2개의 비트이므로, 상기 행렬의 무게(weight)의 위치에 해당하는 비트는 오름 차순에 의해 정렬할 수 있다. 정렬된 n개의 비트는 다음과 같다.

예를 들어, LDPC 패리티 검사 행렬 H 가 다음과 같은 경우를 설명한다. 상기 H 행렬은 행의 개수가 n-k이고, 열의 개수가 n개 이므로 상기 LDPC 부호에 의해 6비트의 정보 비트가 12비트의 비트열로 변환된다.

상기 H 행렬의 k번째 열의 무게(column weight)를 W_k라 하면, W₁ = 5, W₂ = 1, W₃ = 4, W₄ = 2, W₅ = 3, W₆ = 3, W₇ = 3, W₈ = 2, W₉ = 2, W₁₀ = 2, W₁₁ = 6, W₁₂ =2이다. 상기 H 행렬로부터 유도된 G 행렬에 의해 부호화(encoding) 된 12개의 bit를 a_k(k = 1, ... , 12)라 할 때, 각 a_k를 W_k의 크기에 따라 오름차순으로 재배열하 면, a₂, a₁₂, a₁₀, a₉, a₈, a₄, a₇, a₆, a₅, a₃, a₁, a₁₁와 같다. 상기 H 행렬에서 열의 무게(Weight)가 같은 위치의 비트들 사이의 배열은 임의로 배열이 가능하다.

상기 재배열 모듈(220)은, 상기 H 행렬의 무게(Weight)의 크기에 따라 재배열된 n개의 비트들 중에서 처음 세 비트와 마지막 세 비트를 모아 6 비트의 집합을 형성한다. 구성된 6비트의 집합은[L₁, L₂, L₃, M₃, M₂, M₁], [L₄, L₅, L₆, M₆, M₅, M₄], ... , [L_{(n/2 - 2)}, L_{(n/2 - 1)}, L_{n /2}, M_{n /2}, M_{(n/2 - 1),} M_{(n/2 - 2)}]로 이루어진다.

제4 실시예에서 상기 변조 모듈(230)은 64 QAM 매핑을 수행하는바, 상기 변조 모듈(230)에서는 상기 6 비트의 집합을 QAM 심볼에 매핑한다. 상기 6비트의 집합이 상기 변조 모듈(230)에 입력되면, 6비트 중 앞의 세 비트인 L은 우수군 또는 중간군의 위치에, 6 비트 중 뒤의 세 비트인 M은 열등군 또는 중간군의 위치에 매핑되는 것이다. 상기 변조 모듈(230)의 출력은 수신 단(300)으로 전송된다.

이하 수신 단(300)의 동작을 설명한다. 상기 수신 단(Receiver)(300)에서 수신된 n/6 개의 데이터 심볼들은 [L'₁, L'₂, L'₃, M'₃, M'₂, M'₁], [L'₄, L'₅, L'₆, M'₆, M'₅, M'₄], ... , [L'_{(n/2 - 2)}, L'_{(n/2 - 1)}, L'_{n /2}, M'_{n /2}, M'_{(n/2 - 1),} M'_{(n/2 - 2)}] 형태의 6비트 집합으로 구성된다. 여기서, M'_i 또는 L'_i는 송신 단의 데이터 심볼에 잡음(Noise)이 추가된 형태이다.

상기와 같이 데이터 심볼은 비트 열로 매핑되며, 상기 비트 열의 6비트의 정보들은 상기 수신 단의 복원 모듈(320)에 의해 재정렬된다. 상기 수신 단의 복원 모듈(320)은 상기 송신 단의 재배열 모듈(220)의 동작을 역으로 수행한다. 즉, 상기 복원 모듈(320)에 의하여 상기 6비트의 집합 [L'₁, L'₂, L'₃, M'₃, M'₂, M'₁], [L'₄, L'₅, L'₆, M'₆, M'₅, M'₄], ... , [L'_{(n/2 - 2)}, L'_{(n/2 - 1)}, L'_{n /2}, M'_{n /2}, M'_{(n/2 - 1),} M'_{(n/2 - 2)}]은 L'₁, L'₂, L'₃, ... , L'_{n /2,} M'_{n /2,} M'₂, M'₁(즉, a'₂, a'₁₂, a'₁₀, a'₉, a'₈, a'₄, a'₇, a'₆, a'₅, a'₃, a'₁, a'₁₁)로 변환된 후, a'₁, a'₂, a'₃, a'₄, a'₅, a'₆, a'₇, a'₈, a'₉, a'₁₀, a'₁₁, a'₁₂로 재배열된다. 상기 재배열된 비트 열은 상기 LDPC 디코더(310)에 의하여 디코딩(Decoding)되어 k 비트 크기의 수신 데이터로 복원된다. 상기와 같은 수신 단(300)의 동작을 통하여 송신 단(200)의 전송 데이터를 복구할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정해져야 할 것이다.

본 발명에 따른 데이터 송수신 장치 및 데이터 변복조 방법은 LDPC 패리티 검사 행렬 H의 무게(Weight)와 하나의 심볼에 매핑되는 다수의 비트의 위치에 성능 차이의 조합을 고려하여 데이터를 송수신하므로, 다음과 같은 장점을 얻을 수 있다.

첫째, LDPC H 행렬의 무게(weight)가 큰 위치에 해당하는 비트를 변조(modulation) 방법에 따라 우수한 위치에 매핑(mapping)하고, 무게가 작은 위치에 해당하는 비트를 열등한 위치에 매핑(mapping) 함으로써, 즉 디코딩(decoding) 시에 여러 비트들에 영향을 주는 비트의 신뢰도를 높힘으로써, 우수한 성능을 얻을 수 있는 효과가 있다.

둘째, LDPC H행렬에서 무게(weight)가 작은 위치에 해당하는 비트를 변조(modulation) 방법에 따라 우수한 위치에 매핑(mapping)하고, 무게가 큰 위치에 해당하는 비트를 열등한 위치에 매핑(mapping) 함으로써, 즉, 디코딩(decoding) 시에 신뢰도(reliability)가 낮은 비트들을 보호해 줌으로써, 더 우수한 성능을 얻을 수 있는 효과가 있다.

Claims (24)

1. LDPC(Low Density Parity Check) 패리티 검사행렬(parity check matrix)을 이용하여 입력 데이터를 부호화하는 단계;

   상기 부호화된 데이터 열에서 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)에 근거하여 정해진 비트들을 해당 데이터 심볼로 매핑하는 단계를 포함하는 것을 특징으로 하는 LDPC 부호화된 데이터의 변조 방법.
2. 제1항에 있어서,

   상기 정해진 비트들의 순서는, 변조 방식의 특성을 고려하여 정해지는 것을 특징으로 하는 LDPC 부호화된 데이터의 변조 방법.
3. 제1항에 있어서,

   상기 정해진 비트들의 개수는, 변조 방식에 따라 결정되는 것을 특징으로 하는 LDPC 부호화된 데이터의 변조 방법.
4. 제1항에 있어서, 상기 심볼로 매핑하는 단계는,

   상기 부호화된 데이터 열의 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)에 따라 상기 부호화된 데이터 열의 비트가 매핑되는 위치가 변화하도록 상기 부호화된 데이터 열을 배열하는 단계; 및

   상기 배열된 데이터 열의 적어도 둘 이상의 비트를 상기 데이터 심볼로 변환하는 단계를 포함하여 이루어지는 LDPC 부호화된 데이터의 변조 방법.
5. 제4항에 있어서, 상기 배열하는 단계는,

   상기 패리티 검사행렬의 무게가 큰 위치에 대응하는 상기 데이터 열의 비트가, 상기 데이터 심볼을 이루는 비트의 위치 중 우수한 성능의 비트 위치에 매핑되도록 상기 데이터 열을 배열하는 것을 특징으로 하는 LDPC 부호화된 데이터의 변조 방법.
6. 제4항에 있어서, 상기 배열하는 단계는,

   상기 패리티 검사행렬의 무게가 작은 위치에 대응하는 상기 데이터 열의 비트가, 상기 데이터 심볼을 이루는 비트의 위치 중 우수한 성능의 비트 위치에 매핑되도록 상기 데이터 열을 재배열하는 것을 특징으로 하는 LDPC 부호화된 데이터의 변조 방법.
7. 제5항 또는 제6항에 있어서,

   상기 데이터 심볼의 비트 위치에 따른 성능은, 수신 단에서의 상기 비트 위치에 따른 오류율에 의한 성능인 것을 특징으로 하는 LDPC 부호화된 데이터의 변조 방법.
8. 제1항에 있어서,

   상기 패리티 검사행렬의 무게(weight)는, 상기 패리티 검사행렬의 행(row) 또는 열(column)의 무게인 것을 특징으로 하는 LDPC 부호화된 데이터의 변조 방법.
9. LDPC(Low Density Parity Check) 패리티 검사행렬(parity check matrix)을 이용하여 입력 데이터를 부호화하는 LDPC 인코더; 및

   상기 부호화된 데이터 열의 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)에 근거하여 정해진 비트들을 해당 데이터 심볼로 매핑하는 변조 모듈을 포함하여 이루어지는 LDPC 부호화된 데이터의 송신 장치.
10. 제9항에 있어서,

    상기 변조 모듈은, 상기 정해진 비트들을 해당 데이터 심볼로 매핑하는 변조방식의 특성에 따라 상기 정해진 비트들의 순서를 정하는 것을 특징으로 하는 LDPC 부호화된 데이터의 송신 장치.
11. 제9항에 있어서,

    상기 변조 모듈은, 상기 정해진 비트들을 해당 데이터 심볼로 매핑하는 변조방식의 특성에 따라 상기 정해진 비트들의 개수를 결정하는 것을 특징으로 하는 LDPC 부호화된 데이터의 송신 장치.
12. 제9항에 있어서, 상기 변조 모듈은,

    상기 부호화된 데이터 열의 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)에 따라 상기 부호화된 데이터 열의 비트가 매핑되는 비트위치가 변화하도록 상기 부호화된 데이터 열을 배열하는 배열 모듈 및

    상기 배열된 데이터 열의 적어도 둘 이상의 비트를 상기 데이터 심볼로 변환하는 매핑 모듈을 포함하여 이루어지는 것을 특징으로 하는 LDPC 부호화된 데이터의 송신 장치.
13. 제12항에 있어서, 상기 배열 모듈은,

    상기 패리티 검사행렬의 무게가 큰 위치에 대응되는 상기 데이터 열의 비트가, 상기 데이터 심볼을 이루는 비트의 위치 중 우수한 성능의 비트 위치에 매핑되도록 상기 데이터 열을 배열하는 것을 특징으로 하는 LDPC 부호화된 데이터의 송신 장치.
14. 제12항에 있어서, 상기 배열 모듈은,

    상기 패리티 검사행렬의 무게가 작은 위치에 대응되는 상기 데이터 열의 비트가, 상기 데이터 심볼을 이루는 비트의 위치 중 우수한 성능의 비트 위치에 매핑되도록 상기 데이터 열을 배열하는 것을 특징으로 하는 LDPC 부호화된 데이터의 송신 장치.
15. 제13항 또는 제14항에 있어서,

    상기 데이터 심볼의 비트 위치에 따른 성능은, 수신 단에서의 상기 비트 위치에 따른 오류율에 의한 성능인 것을 특징으로 하는 LDPC 부호화된 데이터의 송신 장치.
16. 제9항에 있어서,

    상기 패리티 검사행렬의 무게(weight)는, 상기 패리티 검사행렬의 행(row) 또는 열(column)의 무게인 것을 특징으로 하는 LDPC 부호화된 데이터의 송신장치.
17. LDPC(Low Density Parity Check) 패리티 검사행렬에 의해 부호화된 데이터 열을 상기 패리티 검사행렬의 무게(weight)에 근거하여 정해진 개수의 비트들이 매핑된 데이터 심볼을 전송하는 신호를 수신하는 단계;

    상기 수신 신호의 데이터 심볼을 상기 패리티 검사행렬의 무게(weight)에 따라 상기 부호화된 데이터 열로 변환하는 단계; 및

    상기 변환된 데이터 열을 상기 패리티 검사 행렬을 이용하여 복호화(decoding)하는 단계를 포함하여 이루어지는 LDPC 부호화된 데이터의 복조 방법.
18. 제17항에 있어서, 상기 부호화된 데이터 열로 변환하는 단계는,

    상기 데이터 심볼을 적어도 둘 이상의 비트 열로 매핑하는 단계 및

    상기 매핑된 비트 열을, 상기 부호화된 데이터 열의 각 비트에 대응하는 상 기 패리티 검사행렬의 무게(weight)에 따라, 상기 부호화된 데이터 열로 복원하는 단계를 포함하여 이루어지는 LDPC 부호화된 데이터의 복조 방법.
19. 제17항에 있어서,

    상기 정해진 개수의 비트들의 순서는, 변조방식의 특성을 고려하여 정해지는 것을 특징으로 하는 LDPC 부호화된 데이터의 복조 방법.
20. 제17항에 있어서,

    상기 정해진 비트들의 개수는, 변조방식에 따라 결정되는 것을 특징으로 하는 LDPC 부호화된 데이터의 복조 방법.
21. LDPC(Low Density Parity Check) 패리티 검사행렬에 의해 부호화된 데이터 열을 상기 패리티 검사행렬의 무게(weight)에 근거하여 정해진 개수의 비트들이 매핑된 데이터 심볼을 전송하는 신호를 수신하는 수신 모듈;

    상기 수신 신호의 데이터 심볼을 상기 패리티 검사행렬의 무게(weight)에 따라 상기 부호화된 데이터 열로 변환하는 복조 모듈; 및

    상기 변환된 데이터 열을 상기 패리티 검사 행렬을 이용하여 복호화(decoding)하는 LDPC 디코더(decoder)를 포함하여 이루어지는 LDPC 부호화된 데이터의 수신장치.
22. 제21항에 있어서,

    상기 복조 모듈은, 상기 데이터 심볼을 적어도 둘 이상의 비트 열로 매핑하는 매핑 모듈 및

    상기 매핑된 비트 열을, 상기 부호화된 데이터 열의 각 비트에 대응하는 상기 패리티 검사행렬의 무게(weight)에 따라, 상기 부호화된 데이터 열로 복원 모듈을 포함하여 이루어지는 LDPC 부호화된 데이터의 수신 장치.
23. 제21항에 있어서,

    상기 정해진 개수의 비트들의 순서는, 변조방식의 특성을 고려하여 정해지는 것을 특징으로 하는 LDPC 부호화된 데이터의 수신 장치.
24. 제21항에 있어서,

    상기 정해진 비트들의 개수는, 변조방식에 따라 결정되는 것을 특징으로 하는 LDPC 부호화된 데이터의 수신 장치.

Images